CN105990166A - 晶圆键合方法 - Google Patents

晶圆键合方法 Download PDF

Info

Publication number
CN105990166A
CN105990166A CN201510090153.4A CN201510090153A CN105990166A CN 105990166 A CN105990166 A CN 105990166A CN 201510090153 A CN201510090153 A CN 201510090153A CN 105990166 A CN105990166 A CN 105990166A
Authority
CN
China
Prior art keywords
substrate
wafer
conductive bond
sacrifice layer
wafer bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510090153.4A
Other languages
English (en)
Other versions
CN105990166B (zh
Inventor
汪新学
王明军
方伟
周耀辉
伏广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510090153.4A priority Critical patent/CN105990166B/zh
Publication of CN105990166A publication Critical patent/CN105990166A/zh
Application granted granted Critical
Publication of CN105990166B publication Critical patent/CN105990166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种晶圆键合方法，包括：提供待键合的第一晶圆，所述第一晶圆包括衬底，所述衬底包括键合面以及相对于所述键合面的背面；在所述衬底中形成从衬底键合面露出的导电键合结构；在所述导电键合结构表面形成牺牲层；以所述牺牲层为掩模，去除部分衬底，使导电键合结构的表面凸出于所述衬底的表面；去除所述牺牲层；将所述第一晶圆与另一晶圆键合。本发明的有益效果在于对导电键合结构的表面进行保护，减小导电键合结构材料在去除衬底的过程中受到的影响，尽量地保证了导电键合结构中的材料不至于发生迁移，这样有利于减小发生短路现象的几率，进而提升晶圆之间的键合质量。

Description

晶圆键合方法
技术领域
本发明涉及半导体制造领域，具体涉及一种晶圆键合方法。
背景技术
封装技术实质为一种芯片打包的技术，这种打包对于芯片来说是必须的，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。封装技术的好坏直接影响到芯片自身性能的发挥和与之连接的印制电路板的设计和制造。
目前的封装技术已经从表面贴装技术、球栅阵列端子型封装技术(BallGrid Array,BGA)逐渐过渡到三维封装技术(3D Package)。三维封装技术又可分为封装叠层的三维封装、芯片叠层的三维封装以及晶圆叠层的三维封装等类型。三维封装的优点在于可以提高互连线的密度，降低器件外形的总体高度。
以基于硅通孔(Through Silicon Via，TSV)工艺的3D封装为例，这种工艺在待键合的晶圆的键合面形成导电键合结构，在键合晶圆时，通过键合晶圆键合面的导电键合结构以实现晶圆之间的键合。一般来说，形成的导电键合结构与半导体材料的衬底之间形成有隔离层，且导电键合结构的表面凸出于衬底表面，以防止晶圆键合后衬底与相互键合的晶圆接触而发生短路
但是，在现有技术中形成的导电键合结构的质量并不够理想，这会导致晶圆键合质量受到影响。因此，如何较好地形成晶圆中的所述导电键合结构成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是通过提供一种晶圆键合方法，以较好地形成待键合晶圆键合面的导电键合结构。
为解决上述问题，本发明提供一种晶圆键合方法，包括：
提供待键合的第一晶圆，所述第一晶圆包括衬底，所述衬底包括键合面以及相对于所述键合面的背面；
在所述衬底中形成从衬底键合面露出的导电键合结构；
在所述导电键合结构表面形成牺牲层；
以所述牺牲层为掩模，去除部分衬底，使导电键合结构的表面凸出于所述衬底的表面；
去除所述牺牲层；
将所述第一晶圆与另一晶圆键合。
可选的，形成导电键合结构的步骤之后，形成牺牲层的步骤之前，所述晶圆键合方法还包括：
减薄所述第一晶圆的厚度。
可选的，减薄第一晶圆的步骤包括：
对所述第一晶圆的背面进行研磨以去除部分衬底，或者，去除部分衬底和导电键合结构，以减薄所述第一晶圆的厚度。
可选的，减薄第一晶圆至第一晶圆的厚度变为90～110微米。
可选的，在导电键合结构表面形成牺牲层的步骤包括：形成厚度在1～2微米范围内的牺牲层。
可选的，在导电键合结构表面形成牺牲层的步骤包括：采用化学气相沉积的方式形成所述牺牲层。
可选的，所述牺牲层的材料为正硅酸乙酯。
可选的，在导电键合结构表面形成牺牲层的步骤包括：
去除部分导电键合结构，以使所述导电键合结构的表面低于所述衬底表面；所述导电键合结构表面与衬底共同形成凹槽；
在所述衬底以及导电键合结构表面以及所述凹槽中形成牺牲层材料，并使所述牺牲层材料的表面不低于衬底表面；
去除部分牺牲层材料，仅保留位于凹槽中的部分牺牲层材料以形成所述牺牲层。
可选的，去除部分导电键合结构的步骤包括：采用湿法刻蚀去除部分导电键合结构。
可选的，去除部分牺牲层材料的步骤包括：
采用化学机械研磨的方式去除部分牺牲层材料。
可选的，去除部分衬底以使导电键合结构的表面凸出于衬底表面的步骤包括：采用干法刻蚀以去除部分衬底。
可选的，所述衬底的材料为硅；
干法刻蚀以去除部分衬底的步骤包括：采用六氟化硫和氧气的混合气体作为干法刻蚀的刻蚀气体。
可选的，干法刻蚀以去除部分衬底的步骤包括：使刻蚀设备的偏置功率小于100瓦特。
可选的，去除部分衬底以使导电键合结构的表面凸出于衬底表面的步骤之后，所述晶圆键合方法还包括：
在所述衬底以及导电键合结构的侧壁形成第一保护层；
在所述第一保护层上形成露出导电键合结构的第二保护层，所述第二保护层的表面不高于所述导电键合结构的表面。
可选的，所述第一保护层的材料是氮化硅。
可选的，所述第二保护层的材料是氧化物。
与现有技术相比，本发明的技术方案具有以下优点：
在第一晶圆的衬底中形成导电键合结构之后，在所述导电键合结构的表面形成牺牲层，然后在以所述牺牲层作为掩模以去除部分衬底，进而使导电键合结构的表面突出于所述衬底的表面。这样有利于在去除衬底的过程中对导电键合结构的表面进行保护，减小导电键合结构材料在去除衬底的过程中受到的影响，尽量地保证了导电键合结构中的材料不至于发生迁移，这样有利于减小发生短路现象的几率，进而提升晶圆之间的键合质量。
附图说明
图1至图9是本发明晶圆键合方法一实施例中各个步骤的结构示意图。
具体实施方式
在现有的晶圆键合过程中，在晶圆的衬底中形成导电键合结构之后，一般使形成于衬底中的导电键合结构凸出于衬底表面。具体来说，现有技术一般采用刻蚀的方式对衬底进行回刻，以达到使导电键合结构凸出于衬底表面的目的。
但是，对衬底进行刻蚀的过程中很容易对导电键合结构造成影响，一些导电键合结构材料原子会因刻蚀而发生迁移，这可能导致晶圆发生短路等现象。其原因在于，导电键合结构中的导电材料容易在刻蚀衬底的过程中受到影响，例如，在采用干法刻蚀衬底的过程中，刻蚀离子在轰击衬底的同时也会轰击、腐蚀导电键合结构中的导电材料，导致部分导电材料(例如一些金属原子)被轰击而发生迁移，一些迁移的金属原子与半导体材料的衬底相接触而导致短路。
为此，本发明提供一种晶圆键合方法，包括以下步骤：
提供待键合的第一晶圆，所述第一晶圆包括衬底，所述衬底包括键合面以及相对于所述键合面的背面；在所述衬底中形成从衬底键合面露出的导电键合结构；在所述导电键合结构表面形成牺牲层；以所述牺牲层为掩模，去除部分衬底，使导电键合结构的表面凸出于所述衬底的表面；去除所述牺牲层；将所述第一晶圆与另一晶圆键合。
通过上述步骤，在第一晶圆的衬底中形成导电键合结构之后，在所述导电键合结构的表面形成牺牲层，然后在以所述牺牲层作为掩模以去除部分衬底，进而使导电键合结构的表面突出于所述衬底的表面。这样有利于在去除衬底的过程中对导电键合结构的表面进行保护，减小导电键合结构材料在去除衬底的过程中受到的影响，尽量地保证了导电键合结构中的材料不至于发生迁移，这样有利于减小发生短路现象的几率，进而提升晶圆之间的键合质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1至图9，为本发明晶圆键合方法一实施例中各个步骤的结构示意图。
首先，请参考图1，提供待键合的第一晶圆，所述第一晶圆包括衬底100，所述衬底100包括键合面以及相对于所述键合面的背面。
在本实施例中，所述衬底100为硅衬底，所述硅衬底可以通过外延生长等方式形成。但是这只是一个实施例，本发明对此并不作限定。
在这之后，在所述衬底100中形成导电键合结构，并使所述导电键合结构从所述衬底100的键合面露出，以便于后续与其他晶圆中的导电键合结构相互键合。
具体的，在本实施例中，采用以下方式形成所述导电键合结构：
在衬底100中形成开口；
在开口的内壁形成隔离层111，所述隔离层111起绝缘作用，并用于减小后续形成的导电材料扩散进入衬底100中的几率；
在本实施例中，所述隔离层111的材料为四乙基原硅酸酯(SATEOS)。这种材料为半导体领域常用的绝缘材料，与整个制造工艺兼容性高，并且这种材料的覆盖能力也较好。
在这之后，在内壁形成有隔离层111的开口中填充导电材料以形成金属柱112。具体的，所述导电材料可以是例如铜等金属材料。
所述金属柱112与隔离层111共同形成导电键合结构。如前文所述，所述隔离层111还可以用于防止铜扩散至硅衬底100当中。
但是需要说明的是，以上形成导电键合结构的步骤仅仅是一个示例，本发明对具体如何形成所述导电键合结构不作任何限定。
请结合参考图2，在形成所述导电键合结构之后，在本实施例中，还包括以下步骤：
减薄所述第一晶圆的厚度。这样做的目的在于减小第一晶圆的体积。
具体的，在本实施例中，减薄晶圆的步骤包括对所述第一晶圆的背面进行研磨以去除部分衬底100和导电键合结构，进而达到减薄所述第一晶圆厚度的目的。其中去除部分导电键合结构可以调整导电键合结构的尺寸。
但是本发明对具体如何减薄所述第一晶圆不作任何限定，同时也对是否必须去除导电键合结构不作限定，也就是说，在本发明的其他实施例中，也可以不去除部分导电键合结构，仅对衬底100的一部分进行去除，这同样可以达到减薄第一晶圆的目的。
在本实施例中，可以将所述第一晶圆减薄至约90～110微米的厚度。具体的，可以减薄至100微米。但是这些参数仅仅是一个示例，本发明对具体将第一晶圆减薄至何种厚度不作任何限定。
在减薄所述第一晶圆的步骤之后，在所述导电键合结构表面形成牺牲层。所述牺牲层用于对露出的导电键合结构进行保护(例如，后续的去除部分衬底100的步骤)，减小导电键合结构材料在去除衬底100的过程中受到的影响，尽量地保证了导电键合结构中的材料不至于发生迁移，这样有利于减小发生短路现象的几率，进而提升晶圆之间的键合质量。
具体的，请参考图3至图6，在本实施例中，可以采用以下方式在所述导电键合结构上形成所述牺牲层：
首先请参考图3，去除部分导电键合结构，以使所述导电键合结构的表面低于所述衬底100表面，所述导电键合结构表面与衬底100共同形成凹槽101；在后续步骤中将在所述凹槽101中填充牺牲层材料进而形成牺牲层。
由于在本实施例中，所述导电键合结构包括金属柱112以及隔离层111，因此具体来说是使所述金属柱112的表面低于所述衬底100表面以形成所述凹槽101，所述凹槽101是由导电键合结构表面以及衬底100上的部分隔离层111所构成。
具体的，在本实施例中可以采用湿法刻蚀的方式去除部分金属柱112，这样的刻蚀方式具有较大的可是选择比，能够减小对周围结构的影响。
此外，在本实施例中，去除大约1～2微米厚度的金属柱112，也就是说，形成的所述凹槽101的深度在1～2微米的范围内。凹槽101的深度用于定义后续形成的牺牲层的厚度。
请继续参考图4，在去除部分金属柱112以形成所述凹槽101的步骤之后，在所述衬底100以及导电键合结构表面以及所述凹槽101中形成牺牲层材料121，并使所述牺牲层材料121的表面不低于衬底100表面，进而保证在凹槽101中形成的牺牲层材料121的厚度不小于凹槽101的深度。
由于在本实施例中，所述凹槽101的深度在大约1～2微米范围内，所以本实施例中可以形成2～3微米厚度的牺牲层材料121，这样既能够尽量保证牺牲层材料121的表面不低于衬底100表面，同时又不至于形成过厚的牺牲层材料121而给后续去除部分牺牲层材料121的步骤增加难度，同时也不至于浪费材料。
在本实施例中，可以形成正硅酸乙酯(TEOS)材料的牺牲层。这种材料是半导体制造中的常用材料，比较易于获得，与整个制造工艺兼容性高。但是本发明对此不作限定，其他绝缘材料也可以形成所述牺牲层。
此外，可以相应地采用化学气相沉积的方式形成所述牺牲层。这种方式可以相对容易地控制形成的牺牲层的厚度，并且这种方式形成的牺牲层材料121具有较好的阶梯覆盖性能。
结合参考图5，去除部分牺牲层材料121，仅保留位于凹槽101中的部分牺牲层材料121以形成所述牺牲层120。
具体的，在本实施例中，可以采用化学机械研磨的方式去除部分牺牲层材料121以形成所述牺牲层120，具体的，可以以检测到衬底100材料作为化学机械研磨的停止信号，这样剩余的牺牲层材料121均位于所述凹槽101中，且其表面与衬底100平行，进而形成所述牺牲层120。
请继续参考图6，在形成所述牺牲层120之后，以所述牺牲层120为掩模，去除部分衬底100，使导电键合结构的表面凸出于所述衬底100的表面。如前文所述，所述牺牲层120可以在去除衬底100的过程中对导电键合结构的表面进行保护，减小导电键合结构材料在去除衬底100的过程中受到的影响。
在本实施例中，可以采用干法刻蚀以去除部分衬底100。具体的，由于本实施例中的衬底100为硅衬底，因此可以采用六氟化硫和氧气的混合气体作为干法刻蚀的刻蚀气体。
进一步，可以采用较低的刻蚀强度对衬底100进行刻蚀，进而减小已形成的牺牲层120被刻穿而影响到导电键合结构的表面的几率。具体的，可以使刻蚀设备的偏置功率(bias power)小于100瓦特。但是本发明对此并不所限定。
但是本发明对采用何种刻蚀剂去除部分衬底100，以及采用何种方式去除部分衬底100不作限定，在本发明的其他实施例中，也可以采用湿法刻蚀的方式。
在去除部分衬底100，使导电键合结构的表面凸出于所述衬底100的表面的步骤之后，本实施例还包括以下步骤:
在所述衬底100以及导电键合结构的侧壁形成第一保护层；所述第一保护层可以用于减小金属柱112中的金属渗透进衬底100的几率。
在所述第一保护层上形成露出导电键合结构的第二保护层，用于作为第一晶圆的保护层。
所述第二保护层的表面不高于导电键合结构的表面，这样不会妨碍导电键合结构的键合。
具体的，形成第一保护层以及第二保护层的步骤包括：
请先参考图7，在所述衬底100以及导电键合结构上形成用于形成第一保护层的第一保护层材料211；所述第一保护层位于衬底100上的部分应不高于导电键合结构的高度，这是为了给后续形成的第二保护层材料留出空间。
在本实施例中，所述第一保护层材料为氮化硅，也就是说，第一保护层的材料为氮化硅。
参考图8，在形成所述第一保护层材料211之后，在所述第一保护层材料211上形成用于形成第二保护层的第二保护层材料221。具体的，在本实施例中，所述第二保护层材料221为氧化物(例如，二氧化硅)。也就是说，第二保护层的材料为氧化物。
结合参考图9，采用平坦化的方式去除部分第二保护层材料221以形成第二保护层，同时去除部分第一保护层材料211，以形成第一保护层210。
需要说明的是，本发明的去除所述牺牲层120的动作可以在本步骤中完成，也就是说，平坦化以去除部分第二保护层材料221、第一保护层材料211的同时，也将牺牲层120去除，进而使导电键合结构从所述第一保护层210和第二保护层220中露出。
具体的，可以采用化学机械研磨的方式起初部分第一保护层材料211以及部分第二保护层材料221，并以检测到导电键合结构为停止信号。
但是，本发明对是否必须形成第一保护层210和第二保护层220不作限定，在本发明不形成第一保护层210和第二保护层220的实施例中，在去除部分衬底100以使导电键合结构的表面凸出于所述衬底100的表面的步骤之后，可直接去除所述牺牲层120。具体的，所述牺牲层120可以采用化学机械研磨等平坦化方式或者刻蚀的方式去除。
在这之后，将所述第一晶圆与另一晶圆键合，本实施例定义所述“另一晶圆”为第二晶圆。所述第二晶圆的键合面中也形成有用于与第一晶圆的导电键合结构相对应的其他的导电键合结构，通过将第一晶圆和第二晶圆的导电键合结构键合以实现第一晶圆和第二晶圆之间的键合。
具体的，可以将第一晶圆和第二晶圆放置于一高温高压的环境中，并使第一晶圆和第二晶圆相互挤压以实现第一晶圆和第二晶圆的导电键合结构之间的键合。但这只是一个示例，本发明对第一晶圆和第二晶圆之间具体如何键合不作任何限定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种晶圆键合方法，其特征在于，包括：
提供待键合的第一晶圆，所述第一晶圆包括衬底，所述衬底包括键合面以及相对于所述键合面的背面；
在所述衬底中形成从衬底键合面露出的导电键合结构；
在所述导电键合结构表面形成牺牲层；
以所述牺牲层为掩模，去除部分衬底，使导电键合结构的表面凸出于所述衬底的表面；
去除所述牺牲层；
将所述第一晶圆与另一晶圆键合。
2.如权利要求1所述的晶圆键合方法，其特征在于，形成导电键合结构的步骤之后，形成牺牲层的步骤之前，所述晶圆键合方法还包括：
减薄所述第一晶圆的厚度。
3.如权利要求2所述的晶圆键合方法，其特征在于，减薄第一晶圆的步骤包括：
对所述第一晶圆的背面进行研磨以去除部分衬底，或者，去除部分衬底和导电键合结构，以减薄所述第一晶圆的厚度。
4.如权利要求2所述的晶圆键合方法，其特征在于，减薄第一晶圆至第一晶圆的厚度变为90～110微米。
5.如权利要求1所述的晶圆键合方法，其特征在于，在导电键合结构表面形成牺牲层的步骤包括：形成厚度在1～2微米范围内的牺牲层。
6.如权利要求1所述的晶圆键合方法，其特征在于，在导电键合结构表面形成牺牲层的步骤包括：采用化学气相沉积的方式形成所述牺牲层。
7.如权利要求1所述的晶圆键合方法，其特征在于，所述牺牲层的材料为正硅酸乙酯。
8.如权利要求1所述的晶圆键合方法，其特征在于，在导电键合结构表面形成牺牲层的步骤包括：
去除部分导电键合结构，以使所述导电键合结构的表面低于所述衬底表面；所述导电键合结构表面与衬底共同形成凹槽；
在所述衬底以及导电键合结构表面以及所述凹槽中形成牺牲层材料，并使所述牺牲层材料的表面不低于衬底表面；
去除部分牺牲层材料，仅保留位于凹槽中的部分牺牲层材料以形成所述牺牲层。
9.如权利要求8所述的晶圆键合方法，其特征在于，去除部分导电键合结构的步骤包括：采用湿法刻蚀去除部分导电键合结构。
10.如权利要求8所述的晶圆键合方法，其特征在于，去除部分牺牲层材料的步骤包括：
采用化学机械研磨的方式去除部分牺牲层材料。
11.如权利要求1所述的晶圆键合方法，其特征在于，去除部分衬底以使导电键合结构的表面凸出于衬底表面的步骤包括：采用干法刻蚀以去除部分衬底。
12.如权利要求11所述的晶圆键合方法，其特征在于，所述衬底的材料为硅；干法刻蚀以去除部分衬底的步骤包括：采用六氟化硫和氧气的混合气体作为干法刻蚀的刻蚀气体。
13.如权利要求12所述的晶圆键合方法，其特征在于，干法刻蚀以去除部分衬底的步骤包括：使刻蚀设备的偏置功率小于100瓦特。
14.如权利要求1所述的晶圆键合方法，其特征在于，去除部分衬底以使导电键合结构的表面凸出于衬底表面的步骤之后，所述晶圆键合方法还包括：
在所述衬底以及导电键合结构的侧壁形成第一保护层；
在所述第一保护层上形成露出导电键合结构的第二保护层，所述第二保护层的表面不高于所述导电键合结构的表面。
15.如权利要求14所述的晶圆键合方法，其特征在于，所述第一保护层的材料是氮化硅。
16.如权利要求14所述的晶圆键合方法，其特征在于，所述第二保护层的材料是氧化物。
CN201510090153.4A 2015-02-27 2015-02-27 晶圆键合方法 Active CN105990166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510090153.4A CN105990166B (zh) 2015-02-27 2015-02-27 晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510090153.4A CN105990166B (zh) 2015-02-27 2015-02-27 晶圆键合方法

Publications (2)

Publication Number Publication Date
CN105990166A true CN105990166A (zh) 2016-10-05
CN105990166B CN105990166B (zh) 2018-12-21

Family

ID=57037887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510090153.4A Active CN105990166B (zh) 2015-02-27 2015-02-27 晶圆键合方法

Country Status (1)

Country Link
CN (1) CN105990166B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950161A (zh) * 2019-03-20 2019-06-28 德淮半导体有限公司 一种半导体结构的制作方法
CN110690163A (zh) * 2019-10-12 2020-01-14 上海先方半导体有限公司 半导体器件及其制作方法
CN111710648A (zh) * 2020-07-07 2020-09-25 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN101246867A (zh) * 2007-01-23 2008-08-20 三星电子株式会社 具有金属焊垫结构的电子器件及其制造方法
CN101783303A (zh) * 2009-01-14 2010-07-21 台湾积体电路制造股份有限公司 用于堆叠半导体基板的激光接合方法
CN102315119A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 用离子注入形成掩模层的方法及用其制造的半导体器件
CN102651358A (zh) * 2011-02-23 2012-08-29 索尼公司 连结电极及其制造方法和半导体器件及其制造方法
CN102651357A (zh) * 2011-02-24 2012-08-29 精工爱普生株式会社 半导体装置、传感器以及电子设备
CN102655136A (zh) * 2011-02-11 2012-09-05 海力士半导体有限公司 半导体芯片及其制造方法
CN102668271A (zh) * 2009-09-01 2012-09-12 国立大学法人东北大学 布线连接方法和功能器件
US20130075905A1 (en) * 2011-09-23 2013-03-28 Samsung Electronics Co., Ltd. Semiconductor Chips and Semiconductor Packages and Methods of Fabricating the Same
CN103081077A (zh) * 2010-08-10 2013-05-01 国立大学法人东北大学 半导体装置的制造方法及半导体装置
US20140141555A1 (en) * 2010-06-18 2014-05-22 Glo Ab Nanowire led structure and method for manufacturing the same
US20140159239A1 (en) * 2012-12-12 2014-06-12 Micron Technology, Inc. Methods of selectively removing a substrate material and related semiconductor structures

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备
CN101246867A (zh) * 2007-01-23 2008-08-20 三星电子株式会社 具有金属焊垫结构的电子器件及其制造方法
CN101783303A (zh) * 2009-01-14 2010-07-21 台湾积体电路制造股份有限公司 用于堆叠半导体基板的激光接合方法
CN102668271A (zh) * 2009-09-01 2012-09-12 国立大学法人东北大学 布线连接方法和功能器件
US20140141555A1 (en) * 2010-06-18 2014-05-22 Glo Ab Nanowire led structure and method for manufacturing the same
CN102315119A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 用离子注入形成掩模层的方法及用其制造的半导体器件
CN103081077A (zh) * 2010-08-10 2013-05-01 国立大学法人东北大学 半导体装置的制造方法及半导体装置
CN102655136A (zh) * 2011-02-11 2012-09-05 海力士半导体有限公司 半导体芯片及其制造方法
CN102651358A (zh) * 2011-02-23 2012-08-29 索尼公司 连结电极及其制造方法和半导体器件及其制造方法
CN102651357A (zh) * 2011-02-24 2012-08-29 精工爱普生株式会社 半导体装置、传感器以及电子设备
US20130075905A1 (en) * 2011-09-23 2013-03-28 Samsung Electronics Co., Ltd. Semiconductor Chips and Semiconductor Packages and Methods of Fabricating the Same
US20140159239A1 (en) * 2012-12-12 2014-06-12 Micron Technology, Inc. Methods of selectively removing a substrate material and related semiconductor structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950161A (zh) * 2019-03-20 2019-06-28 德淮半导体有限公司 一种半导体结构的制作方法
CN110690163A (zh) * 2019-10-12 2020-01-14 上海先方半导体有限公司 半导体器件及其制作方法
CN110690163B (zh) * 2019-10-12 2022-04-19 上海先方半导体有限公司 半导体器件及其制作方法
CN111710648A (zh) * 2020-07-07 2020-09-25 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺
CN111710648B (zh) * 2020-07-07 2023-04-11 绍兴同芯成集成电路有限公司 一种键合玻璃载板的超薄晶圆背面及双面加工工艺

Also Published As

Publication number Publication date
CN105990166B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US9847255B2 (en) TSV formation processes using TSV-last approach
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
JP5972537B2 (ja) 半導体装置及びその製造方法
CN110494975A (zh) 氧化接合的晶圆堆叠中的管芯封装
KR20130114000A (ko) 상호연결된 스택형 디바이스 웨이퍼들을 구비한 집적회로 시스템을 제공하는 방법 및 장치
KR20180053802A (ko) 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
TWI775858B (zh) 製造半導體封裝結構的方法
US9666507B2 (en) Through-substrate structure and method for fabricating the same
CN103378034A (zh) 具有硅通孔内连线的半导体封装
CN102237300A (zh) 直通基底穿孔结构及其制造方法
US9343364B2 (en) Semiconductor device and method for manufacturing the same
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
US20170256432A1 (en) Overmolded chip scale package
CN105990166A (zh) 晶圆键合方法
US20150091092A1 (en) Dynamic Threshold MOS and Methods of Forming the Same
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
CN103378028B (zh) 具有应力保护结构的半导体结构与其形成方法
CN104037134A (zh) 电子元件的扇出和异构性封装
CN105321904B (zh) 半导体装置
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN112185969A (zh) 三维存储器结构及其制备方法
CN110034064A (zh) 半导体结构及其形成方法
US9875934B2 (en) Semiconductor device and a method for forming a semiconductor device
CN106558533B (zh) 导电插塞结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180611

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

GR01 Patent grant
GR01 Patent grant