CN102668271A - 布线连接方法和功能器件 - Google Patents

布线连接方法和功能器件 Download PDF

Info

Publication number
CN102668271A
CN102668271A CN2010800485089A CN201080048508A CN102668271A CN 102668271 A CN102668271 A CN 102668271A CN 2010800485089 A CN2010800485089 A CN 2010800485089A CN 201080048508 A CN201080048508 A CN 201080048508A CN 102668271 A CN102668271 A CN 102668271A
Authority
CN
China
Prior art keywords
substrate
mentioned
connection electrode
electrode portion
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800485089A
Other languages
English (en)
Other versions
CN102668271B (zh
Inventor
田中秀治
江刺正喜
松崎荣
毛利护
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of CN102668271A publication Critical patent/CN102668271A/zh
Application granted granted Critical
Publication of CN102668271B publication Critical patent/CN102668271B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0214—Resistance welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8181—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81893—Anodic bonding, i.e. bonding by applying a voltage across the interface in order to induce ions migration leading to an irreversible chemical bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供布线连接方法和功能器件。在第一基板(10)的连接电极部(12)、第二基板(15)的连接电极部(17)中的至少一个连接电极部上预先形成金属层(14)，以第一基板(10)的连接电极部(12)与第二基板(15)的连接电极部(17)隔着金属层(14)相对的方式使第一基板(10)与第二基板(15)重叠之后，通过一边第一基板(10)与第二基板(15)升温至阳极接合温度并维持该温度一边对第一基板(10)与第二基板(15)之间施加直流电压，对第一基板(10)与第二基板(15)进行阳极接合，与此同时，使金属层(14)熔融而对第一基板(10)的连接电极部(12)与第二基板(15)的连接电极部(17)进行电连接。由此，能够以良好成品率对多个基板进行阳极接合的同时进行布线连接，对封装等有效。

Description

布线连接方法和功能器件
技术领域
本发明涉及一种在对基板彼此进行阳极接合时能够进行电连接的布线连接方法和利用该布线连接方法制造的功能器件。 
背景技术
例如，通过对玻璃基板等第二基板与形成有各种电子电路、MEMS结构体(Micro Electro Mechanical Systems：微电子机械系统)的第一基板进行接合来对电子电路、MEMS结构体进行密封。具体而言，利用薄膜制造工序、蚀刻工序等微细加工，在半导体基板与玻璃基板上分别设置各种电子电路、MEMS。然后，在使基板彼此重叠的状态下进行加热，并以对玻璃基板侧施加负电压和对半导体基板施加正电压的方式施加电压时，利用共价键使半导体基板与玻璃基板接合。这样的接合称作阳极接合，其广泛应用于MEM S的制造、封装等。 
在非专利文献1中，通过对形成有热驱动的高频MEMS开关器件的第一基板与使布线贯穿玻璃基板而成的第二基板进行阳极接合来对高频MEMS开关器件进行真空密封。在该技术中，在高频ME MS开关器件上和使第二基板局部地缺损而形成的凹坑表面上分别形成金属薄膜，并使上述金属薄膜接触，从而建立电连接。 
而专利文献1公开的不是利用阳极接合的技术，而是公开了对半导体芯片彼此进行加热压接并利用焊料来形成贯通布线而进行连接的方法。 
先行技术文献 
专利文献1：日本特开2005-277059号公报 
非专利文献1：Yongxun Liu et al.，A THERMOME CHANI CAL RELAY WITH MI CROS PRING CONTACT ARRAY，IEEE 14th International Conference on Micro Electro Mechanical Systems(MEMS 2001)，Interlaken，Switzerland，January21-25，2001，pp.220-223 
非专利文献2：Warren C.Welch lll and Khalil Najafi，GOLD-INDIUM TRANS IENT LIQUID PHASE(TLP)WAFER BONDING FOR MEMS VACUUM PACKAGING，IEEE 21st International Conference on Micro Electro Mechanical Systems(MEMS 2008)，Tucson，AZ，USA，January 13-17，2008，pp.806-809 
图13～图16示意地表示了本发明要解决的问题。此处，研究在如何在对两个基板进行阳极接合时同时建立电连接。 
例如，如图3所示，在以伸出的方式将金属层101a、102a设在玻璃基板101与Si(硅)基板102的彼此相对面上的情况下，金属层101a、102a彼此发生接触，但是由于玻璃基板与Si基板的相对面上且没有设置金属层101a、102a的表面彼此没有接触，因此至少在金属层101a、102a的周边，不能对玻璃基板101与Si基板102进行阳极接合。 
相反，如图14所示，设想下述这样的情况：在玻璃基板101上以从其相对面101b伸出的方式设置金属层101a，并在Si基板102的相对面102b上形成凹陷部102c，将金属层102a设置在该凹陷部102c中。在该情况下，若金属层102a的高度较低，则能够对玻璃基板101与Si基板102进行阳极接合，但是不能对金属层101a、102a彼此进行电连接。 
因此，为了避免图13所示那样的情况，在玻璃基板101、 Si基板102中，需要以使未形成金属层101a、102a的表面与金属层101a、102a的表面具有相同的高度的方式进行结构设计，并且，需要准确地调整各个金属层101a、102a的厚度。另外，为了避免图14所示那样的情况，需要对在玻璃基板101、硅基板102上分别形成的金属层101a、102a的厚度进行调整。如上所述，为了在对基板彼此进行阳极接合时同时对基板上的金属层彼此进行电连接，必须对各个金属层的厚度进行调整，否则产品的成品率会恶化。 
但是，在对图15所示那样的以布线沿着基板的厚度方向贯穿的方式设有布线的基板(以下，称作“带贯通布线的基板”)103与另一个基板104进行阳极接合的情况下，通过预先对带贯通布线的基板103进行研磨来获得适于接合的表面。但是，由于布线材料与晶圆基材的研磨特性的不同，如图16所示，贯通布线103a表面比晶圆表面略微凹陷。这种情况下，若想将贯通布线103a与另一个基板104上的金属层104a连接并对带贯通布线的基板103与另一个基板104进行阳极接合，则至少需要在贯通布线的表面和欲与该贯通布线相连接的金属层104a之中的任一个之上另外形成金属膜(未图示)来补偿凹坑103b。在该情况下，也需要对该金属膜的厚度进行严密的调整和管理。在带贯通布线的基板103的表面研磨处理中，尤其是在贯通布线103a的表面的凹陷量不恒定时存在问题，会导致成品率恶化。 
发明内容
本发明鉴于上述问题，其一个目的在于提供一种在以良好的成品率对多个基板进行阳极接合的同时能进行布线连接的布线连接方法，其另一个目的在于提供一种使用该布线连接方法制造的功能器件。 
为了达成上述第一个目的，本发明的布线连接方法的特征在于，在第一基板的连接电极部、第二基板的连接电极部中的至少一个连接电极部上预先形成金属层，以第一基板的连接电极部与第二基板的连接电极部隔着金属层相对的方式使第一基板与第二基板重叠之后，一边使第一基板与第二基板升温至阳极接合温度并维持该温度一边对第一基板与第二基板施加直流电压，从而对第一基板与第二基板进行阳极接合，与此同时，使金属层熔融而对第一基板的连接电极部与第二基板的连接电极部进行电连接。 
在上述布线连接方法中，特别优选的是，在设置金属层之前的阶段，以即使将第一基板与第二基板重叠、第一基板的连接电极部与第二基板的连接电极部也不接触的方式形成有空间，金属层从供金属层形成的第一基板、第二基板中的任一个基板突出且具有该空间的体积以下的大小。 
为了达成上述另一个目的，本发明的功能器件的特征在于，该功能器件是通过对第一基板与第二基板进行阳极接合而构成的，利用由金属间化合物或合金构成的连接布线部对第一基板与第二基板进行电连接，该连接布线部具有如下的性质：若利用阳极接合形成金属间化合物或合金，则所形成的金属间化合物或合金在金属层单体的熔融温度以下不发生熔融。 
采用本发明，在第一基板、第二基板中的任一个基板的连接电极部上预先形成金属层，在使第一基板与第二基板重叠且在阳极接合温度下，对第一基板与第二基板施加直流电压。因此，能够以阳极接合温度使金属层熔融而对连接电极部彼此进行电连接，并且能够对第一基板与第二基板进行阳极接合。另外，在进行阳极接合时，能够同时对第一基板与第二基板进行电布线。在这样制造的功能器件中，由于布线连接部在阳极接 合温度下至少一部分由金属间化合物或合金形成，因此能够可靠地进行电连接，提高成品率。另外，在优选的布线连接方法中，不需要对金属层的厚度进行严密的调整、管理，能够有效率地制造功能器件。 
附图说明
图1是示意地表示本发明的实施方式的布线连接方法的工序的图。 
图2是示意地表示本发明的实施方式的布线连接方法的另一个工序的图。 
图3是示意地表示本发明的实施方式的功能器件的结构图。 
图4（A）是示意地表示为了制造图3示出的功能器件而准备的LTCC基板或玻璃基板、MEMS基板的图，（B）是示意地表示对LTCC基板或玻璃基板、MEMS基板进行阳极接合前的状态的图。 
图5是示意地表示本发明的实施方式的另一个功能器件的图。 
图6是示意地表示在制造图5所示的功能器件时对两个基板进行阳极接合前的状态的图。 
图7是示意地表示本发明的实施方式的另一个功能器件的图。 
图8是示意地表示在制造图7所示的功能器件时进行阳极接合前的状态的图。 
图9是表示在实施例1～实施例2和比较例中进行的布线连接方法的工序的图。 
图10是表示作为预处理的条件筛选而用甲酸蒸气对作为 模拟物的硅基板进行处理时的温度变化的图。 
图11是表示作为接合处理的条件筛选而使硅基板与玻璃基板重叠时的温度变化的图，（A）表示载置台为常温的情况，（B）表示加热载置台的情况。 
图12是表示在实施例1～实施例2和比较例中的电流密度的时间变化的图。 
图13是示意地表示本发明要解决的问题中的一个问题的图。 
图14是示意地表示本发明要解决的问题中的另一个问题的图。 
图15是作为对本发明要解决的问题进行说明时的一个例子而示意地表示带贯通布线的基板的图。 
图16是示意地表示本发明要解决的问题中的另一个问题的图。 
附图标记说明
1、2、3、功能器件；10、第一基板(LT C C基板)；11、26、绝缘材料；12、17、22、27、32、37、连接电极部；13、空间；14、24、34、金属层；15、第二基板(MEM S基板)；16、21、Si基板；18、28、38、连接布线部；20、第一基板(MEMS基板)；23、凹陷部；25、第二基板(玻璃基板)；30、LT C C基板或玻璃基板；31、36、电极部；33、凹坑；35、ME MS基板；35a、可动部；35b、固定部；40、MEMS基板；41、ME MS结构体；41a、可动部；41b、固定部；42、第一电极部；43、第二电极部；44、凹陷部；45、LT C C基板；46、第一下侧电极部；47、第二下侧电极部；48、第一上侧电极部；49、第二上侧电极部；53、54、金属层；50、容纳部；51、52、67、 布线连接部；55、56、空间；60、LTCC基板；61、66、连接电极部；62、空间；63、金属层；65A、65B、65C、芯片；67、布线连接部；70、第一基板；71、Si基板；72、氧化膜；73、连接电极部；73a、Ti层；73b、Cu层；75、第二基板；76、LTCC基板；76a、贯通布线；77、连接电极部；77a、Cr层；77b、Cu层；78、金属层；79、连接布线部。 
具体实施方式
以下，参照附图说明本发明的几个实施方式，但是本发明的实施方式能够在权利要求书所记载的范围内进行适当的变化而实施。 
图1是示意地表示本发明的实施方式的布线连接方法的工序的图。准备要进行阳极接合的第一基板10与第二基板15。在第一基板10、第二基板15的彼此相对的表面上分别具有连接电极部12、17。在图示的例子中，第一基板10是在绝缘材料11中贯穿地设有布线来作为连接电极部12的LTCC基板，第二基板15是通过将MEMS结构体(未图示)搭载在Si基板16上并将作为连接电极部17的电极焊盘形成在相对面上而构成的。在该电极焊盘之下，根据需要来设置绝缘层(未图示)。在该状态下，在使第一基板10与第二基板15重叠时，只要划分成少量的空间13即可，具体而言，空间13的大小只要使作为连接电极部12的贯通布线比阳极接合面略微凹陷即可。例如，如图示那样，在第一基板10为带贯通布线的基板的情况下，也可以充分利用由研磨处理产生的凹坑，只要使贯通布线比阳极接合面略微凹陷即可。 
接着，将金属层14以规定的厚度设置在第一基板10、第二基板15中的任一个基板上、在图1所示的例子中将金属层14以规定的厚度设置在第1基板10的连接电极部12。此处，由在阳极接合时的温度以下发生熔融的金属来形成金属层14。金属层14具有从阳极接合面突出距离d1的厚度，但是使金属层14具有使得金属层14的体积为空间13的体积以下那样的厚度。其原因在于，如后所述，通过使金属层14熔融，金属层14的高度变低而与空间13具有相同的高度，从而高度减少部分的金属材料伸出到空间13中的没有配置金属层14的间隙部分或填满整个空间13。在连接电极部12是贯通布线的情况下，只要形成金属焊盘的底面小于该贯通布线的弯曲面、并具有大于空间13的高度的厚度的金属焊盘即可。图1（A）表示该状态。 
接着，使第一基板10与第二基板15以第一基板10的连接电极部12、第2基板15的连接电极部17隔着金属层14彼此重叠的方式重叠，并使第一基板10与第二基板15升温到金属层14熔融的温度以上的温度，之后，一边维持阳极接合温度，一边对第一基板10与第二基板15之间施加直流电压。即，对第一基板10与第二基板15进行阳极接合时，在该阳极接合的过程中，金属层14熔融，熔融了的金属流入到连接电极部12、17之间的空间13中，在连接电极部12与连接电极部17之间形成连接布线部18，从而建立电连接。 
此处，利用熔融了的金属，易于使作为连接电极部17的电极焊盘润湿，但是难以使第一基板10的绝缘材料11和第二基板15中的Si基板16润湿。如上所述，由于使金属层14的体积小于连接电极部12、17之间的空间的体积，因此熔融了的金属难以漏出到绝缘材料11和Si基板16之间。 
利用以上工序，能够在对第一基板10与第二基板15进行阳极接合的同时建立电连接。 
另外，在连接电极部12上设置的金属层14也可以由以下那 样的金属材料形成，即，该金属材料在进行阳极接合时暂时发生熔融而与构成作为另一个连接电极部17的电极焊盘的金属形成金属间化合物、合金等。这样的金属材料具有在因阳极接合而形成金属间化合物或合金时该金属间化合物或合金在该阳极接合温度以下不发生熔融的性质。作为这样的金属材料与其他的金属的组合，存在Sn/Cu、Sn/Ag、In/Ag、Su/Au、In/Au、Sn/Ni等(非专利文献2)。此处，在“(/)斜线”前所述的元素表示金属材料的种类，在“(/)斜线”后所述的元素表示其他金属、例如在图1所示的例子中表示连接电极部17的金属材料的种类。通过选择这样的金属材料与其他金属之间的组合，在进行阳极接合后，在制造功能器件时，即使升温到阳极接合温度以下，用于构成连接布线部18的金属间化合物或合金也不会发生熔融。 
图2是示意地表示本发明的实施方式的布线连接方法的另一个工序的图。准备要进行阳极接合的第一基板20与第二基板25。在第一基板20、第二基板25的彼此相对的表面上分别具有连接电极部22、27。在图示的例子中，通过将MEMS结构体(未图示)搭载在硅基板21上并将作为连接电极部22的电极焊盘形成在相对面上而构成第一基板20。连接电极部22设置在利用局部地蚀刻去除硅基板21而成的凹陷部23内。在连接电极部22之下，根据需要来设置绝缘层(未图示)。第二基板25是例如将连接电极部27作为电极焊盘设置在绝缘材料26上而成的玻璃基板。在该状态下，即使第一基板20与第二基板施25重叠，连接电极部22、27也彼此不接触，而是具有规定的间隔。 
其次，在第一基板20、第二基板25中的任一个基板上、在图2中在第1基板20的连接电极部22上以规定的厚度设置金属层24。此处，由在阳极接合时的温度以下发生熔融的金属来形 成金属层24。金属层24具有大于上述规定的间隔的厚度，但是使金属层24具有使得金属层24的体积为凹陷部23的体积以下的厚度。其原因在于，如后所述，通过使金属层24熔融，金属层24的高度变低而变得与上述的规定的间隙具有相同的高度，高度减少部分的金属材料伸出到没有配置金属层24的空间部分。如图所示，在将连接电极部22设置在第一基板20的凹陷部23内的情况下，金属层24只要以金属焊盘小于连接电极部22的表面的尺寸并使金属焊盘具有从阳极接合面仅突出距离d2的高度的方式来形成金属焊盘即可。 
接着，使第一基板20与第二基板25以第一基板20的连接电极部22、第2基板25的连接电极部27隔着金属层24彼此重叠的方式重叠，在使第一基板20与第二基板25升温到金属层24熔融的温度以上的温度之后，一边维持阳极接合温度一边对第一基板20与第二基板25之间施加直流电压。即，对第一基板20与第二基板25进行阳极接合时，在进行阳极接合的过程中，金属层24熔融，该熔融了的金属在连接电极部22、27之间扩展，形成布线连接部28，从而建立电连接。 
利用以上工序，能够在对第一基板20与第二基板25进行阳极接合的同时建立电连接。并且，关于在连接电极部22上设置的金属层22，也可以由在进行阳极接合时暂时发生熔融而与构成作为另一个连接电极部27的金属形成金属间化合物、合金那样的金属材料来形成，在该情况下，该金属间化合物、合金在阳极接合温度以下不会发生熔融。 
其次，说明能够应用本发明的实施方式的布线连接方法能够制造的功能器件。图3是示意地表示本发明的实施方式的功能器件的结构图。如图3所示，功能器件1是通过对作为第一基板的搭载有各种元件、贯通布线的LTCC基板或形成有薄膜布线等 的玻璃基板(以下，称作“LTCC基板或玻璃基板”)30与作为第二基板的MEMS基板35进行阳极接合而构成的。该功能器件1通过使MEMS基板35的可动部35a中的电极部36抵接于LTCC基板或玻璃基板30侧的电极部31而构成开关电路。 
图4（A）是示意地表示用于制造图3所示的功能器件1而准备的LTCC基板或玻璃基板30与MEMS基板35的图，（B）是示意地表示对LTCC基板或玻璃基板30与MEMS基板35进行阳极接合前的状态的图。MEMS基板35由未图示的支承基板支承。如图4（A）所示，在LTCC基板或玻璃基板30的表面上具有电极部31与连接电极部32。MEMS基板35以具有大致L字形的截面的方式由可动部35a与固定部35b构成，MEMS基板35在与LTCC基板或玻璃基板30的相对面侧具有电极部36。该电极部36的一端与连接电极部37连接，该连接电极部37沿固定部35b的底面侧设置。 
说明用于制造该功能器件1的布线连接方法。如图4（A）所示，分别准备LTCC基板或玻璃基板30与MEMS基板35。LTCC基板或玻璃基板30在表面具有连接电极部32与电极部31。LTCC基板或玻璃基板30的连接电极部32设在表面的凹坑33中，连接电极部32的表面的高度与LTCC基板或玻璃基板30的阳极接合面的高度不相同。接着，如图4（B）所示，将金属层34设在连接电极部32上。此时，不使金属层34填满凹坑33。即，以如下的方式形成金属层34：使金属层34的高度大于图4（A）所示的LTCC基板或玻璃基板30与MEMS基板35重叠时产生的连接电极部32、37彼此的分开尺寸，并且使金属层34的体积小于凹坑33的空间的体积。使金属层34的厚度大于如图4（A）所示的LTCC基板或玻璃基板30与MEMS基板35重叠时产生的连接电极部32与连接电极部37之间的间隙的高度。 
之后，如图4（B）所示，使LTCC基板或玻璃基板30与MEMS基板35以LTCC基板或玻璃基板30的连接电极部32与MEMS基板35的连接电极部37彼此相对的方式重叠。然后，使上述LTCC基板或玻璃基板30与MEMS基板35升温并维持在阳极接合温度，对LTCC基板或玻璃基板30与MEMS基板35施加电压，使得MEMS基板35相对于LTCC基板或玻璃基板30为正电压。于是，金属层34熔融而与连接电极部37形成合金或金属间化合物而成为连接布线部38，利用该连接布线部38使连接电极部32与连接电极部37电连接，与此同时，使LTCC基板或玻璃基板30与MEMS基板35的相对面接触并接合。在图3中，附图标记A1所示的部分表示进行阳极接合的面。 
图5是示意地表示本发明的实施方式的功能器件的图。图6是示意地表示在制造图5所示的功能器件时对两个基板进行阳极接合前的状态的图。如图5所示，功能器件2是通过对作为第一基板的搭载有MEMS结构体41的MEMS基板40与作为第二基板的LTCC基板45进行阳极接合而构成的。MEMS基板40是通过按规定的顺序在Si基板上反复进行薄膜形成、蚀刻、牺牲层的去除等而搭载有MEMS结构体41的基板。MEMS基板40具有平板状的第一电极部42、第二电极部43和悬臂式的MEMS结构体41。在MEMS基板40的表面侧形成有凹陷部44，在凹陷部44上设有第一电极部42及第二电极部43，在第一电极部42上设有MEMS结构体41。在第一电极部42及第二电极部43之下设有绝缘层(未图示)。说明MEMS结构体41的结构：固定部41b设在第一电极部42上，可动部41a以与第二电极部43相对的方式设在固定部41b的顶端。MEMS结构体41从MEMS基板40的凹陷部44以外的表面、即阳极接合面突出。LTCC基板45是以如下方式构成的：为了利用多层布线及贯通布线将第一下侧电极 部46与第一上侧电极部48、第二下侧电极部47与第二上侧电极部49连接，例如在进行了贯通布线的基材上印刷布线，将印刷有布线的基材层叠，从上下施加压力并进行约束而烧制成LTCC基板45。 
在本实施方式中，通过MEMS基板40的第一电极部42、LTCC基板45的第一下侧电极部46与金属层53的材料发生反应，形成合金或金属间化合物而构成布线连接部51。通过MEMS基板40的第二电极部43、LTCC基板45的第二下侧电极部47与金属层54的材料发生反应，形成合金或金属间化合物而构成布线连接部52。 
该功能器件2通过以下方式构成：利用LTCC基板45对MEMS基板40的MEMS结构体41进行气密封装，借助布线连接部51、52使MEMS基板40的第一电极部42及第二电极部43分别与第一下侧电极部46、第二下侧电极部47电接合，并且，对LTCC基板45的下表面与MEMS基板40的上表面进行阳极接合。局部地标注剖面线A2来表示进行阳极接合的界面。如图所示，由于MEMS结构体41与MEMS基板40的第一电极部43分开，因此，例如MEMS结构体41因焦耳热等而弯曲变形而与MEMS基板40的第一电极部43接触。能够利用有无电信号从设置在LTCC基板45的上表面的第一上侧电极部48及第二上侧电极部49输出来对有无该接触进行判断。或者，由于功能器件2被施加加速度而MEMS结构体41弯曲变形，从而MEMS结构体41与MEMS基板40的第一电极部43之间的距离发生变化。能够利用在LTCC基板45的上表面设置的第一上侧电极部48及第二上侧电极部49将该距离的变化作为静电电容变化而进行测量。 
说明用于制造该功能器件2的布线连接方法。分别准备LTCC基板45与MEMS基板40。LTCC基板45具有贯通布线结构 以及/或多层布线结构，且在下侧表面具有作为第一连接电极部的第一下侧电极部46与作为第二连接电极部的第二下侧电极部47。LTCC基板45的第一下侧电极部46及第二下侧电极部47分别设在凹陷的空间55、56中，第一下侧电极部46及第二下侧电极部47的表面的高度与LTCC基板45的阳极接合面的高度不相同。并且，如图6所示，将金属层53、54分别设置在作为第一连接布线部的第一下侧电极部46及作为第二连接布线部的第二下侧电极部47上。此时，使金属层53、54不会分别填满凹陷的空间55、56，而是使金属层53、54的厚度大于在未设置图6所示的金属层53、54的状态下使LTCC基板45与MEMS基板40重叠时产生的连接电极部彼此之间的间隙高度，并且使金属层53、54的体积小于凹陷的空间55、56的体积。即，使金属层53、54的厚度大于使图6所示的LTCC基板45与MEMS基板40重叠时产生的下侧电极部46、47与第一电极部42及第二电极部43之间的距离。 
之后，如图6所示，以使作为LTCC基板45的第一接电极部的第一下侧电极部46及作为LTCC基板45的第二连接电极部的第二下侧电极部47与ME MS基板40的第一电极部42及第二电极部43分别对应地相对的方式来使LTCC基板45与MEMS基板40重叠。然后，对上述LTCC基板45与MEM S基板40进行升温并维持在阳极接合温度，对LTCC基板45与MEMS基板40施加直流电压，使得MEMS基板40侧相对于LTCC基板为正电压。于是，金属层53、54熔融而与第一二电极部42及第二电极部43形成合金或金属间化合物，从而分别形成第一布线连接部51及第二布线连接部52，使第一电极部42及第二电极部43与第一下侧电极部46及第二下侧电极部47电连接。此时，使LTCC基板45与MEMS基板40的相对面接触而接合。图中，附图标记A2 所示的剖面线部分表示阳极接合部分。 
利用以上工序，能够将MEMS结构体41容纳在形成于LTCC基板45的容纳部50中并利用LTCC基板45封盖MEMS基板40。 
进一步说明另外一个实施方式。图7是示意地表示本发明的实施方式的功能器件3的剖视图，图8是示意地表示在制造图7所示的功能器件时进行阳极接合前的状态的图。如图7所示，功能器件3是通过将各种芯片65A、65B、65C阳极接合在LTCC基板60上而构成的。作为芯片65A、65B、65C，例如包括在Si基板上形成有ME MS结构体的MEMS芯片、在Si基板上形成有集成电路的IC芯片等、利用半导体工艺在由Si等半导体材料构成的晶圆上形成器件并通过划片(Scribing)将晶圆分割成个体而形成的芯片。在芯片65A、65B、65C的下表面的多个部位形成有连接电极部66。在该实施方式中，LTCC基板60与第一基板相对应，芯片65A、65B、65C与第二基板相对应。 
LTCC基板60是以如下方式构成的：为了利用多层布线将多个连接电极部61连接，例如在进行了贯通布线的基材上印刷布线，将印刷有布线的基板层叠，从上下施加压力并进行约束而烧制成LTCC基板60。多个连接电极部61以与多个芯片65A、65B、65C的各个连接电极部66相对应的方式配置。LTCC基板60的表面侧的连接电极部61形成有凹陷的空间62。因此，在LTCC基板60的各个连接电极部61上形成金属层63。金属层63的体积是凹陷的空间62的体积以下，金属层63的厚度大于在使形成金属层63之前的阶段的LTCC基板60与芯片65A、65B、65C重叠时的、LTCC基板60的连接电极部61与芯片65A、65B、65C的连接电极部66之间的间隙高度。即，LTCC基板60的金属层63自LTCC基板60的相对面突出。 
在本实施方式中，芯片65A、65B、65C的连接电极部66及LTCC基板60的连接电极部61与金属层63的材料形成合金或金属间化合物而形成布线连接部67。各布线连接部67用于将芯片65A、65B、65C与LTCC基板60电连接。 
该功能器件3将MEMS芯片、IC芯片等多个芯片65A、65B、65C阳极接合在LTCC基板60上，并利用LTCC基板60内的多层布线将多个芯片65A、65B、65C连接。将LTCC基板60用作中介层(interposer)。由此，能够实现各种功能器件。 
说明用于制造该功能器件3的布线连接方法。准备LTCC基板60与多个芯片65A、65B、65C。LTCC基板60具有多层布线结构且在表面具有多个连接电极部61。LTCC基板60的连接电极部61形成有凹陷的空间62，连接电极部61的表面与LTCC基板60的接合面不在相同的表面上。在这样的LTCC基板60中，如图8所示，将金属层63设在各连接电极部61上。此时，使金属层63不会填满凹陷的空间62，而是以如下方式形成金属层63：使金属层63的厚度大于在未设有图8所示的金属层63的状态下使LTCC基板60与芯片65A、65B、65C重叠时产生的、连接电极部61与连接电极部66之间的间隙高度，并且使金属层63的体积小于凹陷的空间62的体积。 
之后，如图8所示，以使LTCC基板60的各连接电极部61与芯片65A、65B、65C的连接电极部66分别彼此相对的方式使LTCC基板60与芯片65A、65B、65C重叠。然后，对上述LTCC基板60与芯片65A、65B、65C进行升温并维持在阳极接合温度，对LTCC基板60与芯片65A、65B、65C施加直流电压，使得芯片65A、65B、65C相对于LTCC基板60为正电压。于是，金属层63熔融而与连接电极部66形成合金或金属间化合物并构成布线连接部67，从而使连接电极部61与连接电极部66彼此电连 接，与此同时，使LTCC基板60与芯片65A、65B、65C的相对面接触而接合。 
利用以上的工序，能够将多个芯片阳极接合在一个LTCC基板上而在芯片之间进行布线连接。 
另外，说明图1所示的本发明的实施方式的具体实施例。准备由Au等金属形成了贯通布线的LTCC基板10。此时，通过对LTCC基板10的表面进行研磨，使作为连接电极部12的贯通布线的表面比LTCC基板10的绝缘材11的表面凹陷数百nm。在凹陷量不足的情况下，利用蚀刻来调整凹陷量。之后，在LTCC基板10中，利用剥离(lift-off)工艺在贯通布线表面上形成作为金属层14的In焊盘。另一方面，在Si基板16上，例如按顺序层叠Cr层、Pt层、Au层而形成作为连接电极部17的电极焊盘。此时，对贯通布线表面的凹陷、In焊盘的厚度和电极焊盘的厚度进行尺寸调整，以便满足以下关系，即，使贯通布线表面的凹陷大于In焊盘的厚度与电极焊盘的厚度之和。 
对LTCC基板10与硅基板15进行定位，将两者重叠并压紧，输入到已被加热至规定的温度的炉中。将炉的温度预先设定成使In焊盘熔融的温度以上、例如200℃以上。之后，作为阳极接合温度，将炉的温度提高至例如400℃，将电源的负极与LTCC基板10连接，将电源的正极与硅基板15连接，对LTCC基板10与硅基板15之间施加数百伏特的电压，进行阳极接合。 
或者，对LTCC基板10与Si基板15进行定位，将两者重叠并压紧，将基板对放入到炉的温度被提高至作为阳极接合温度的例如400℃的炉中，将电源的负极与LTCC基板10连接，将电源的正极与硅基板15连接，对LTCC基板10与硅基板15之间施加数百伏特的直流电压，进行阳极接合。 
于是，In焊盘熔融并与Au混合而形成熔点为500℃左右的 金属间化合物，使In焊盘与电极焊盘电连接，并且使LTCC基板10内的Na离子向一极牵引并移动，在LTCC基板10与硅基板15的接合面附近分别形成正电荷聚集的层与缺少Na离子的所谓的空间电荷层，由于静电引力而在接合面生成共价键，从而使LTCC基板10与硅基板15接合。 
采用本实施方式，即使不对作为第一基板侧的连接电极部的电极焊盘与作为第二基板侧的连接电极部的电极焊盘的各自的厚度进行严密的管理，也能够在进行阳极接合的同时建立可靠性较高的电连接。 
以下，根据具体实施例来进行进一步进行说明。 
实施例1
图9是表示在实施例1中进行的布线连接方法的工序的图。利用以下方法制造第一基板70与第二基板75。 
关于第一基板70，在硅基板71上局部地形成台阶，利用CVD法形成氧化膜之后，对用于与第二基板75接合的表面的氧化膜进行湿法蚀刻，在残留的氧化膜72上形成电路，依次分别层叠100nm的Ti层73a与600nm的Cu层73b来作为连接电极部73。使作为连接电极部73的电极焊盘的表面比接合面低300nm。 
关于第二基板75，在LTCC基板76的贯穿电极76a上，依次层叠Cr层77a与Cu层77b来作为连接电极部77，并层叠作为金属层78的Sn层。将Cr层77a的厚度设成100nm，将Cu层77b的厚度设成500nm。在实施例1中，使作为金属层78的Sn层的距离LTCC基板76的接合面的高度为600nm。 
在硅基板71、LTCC基板76上分别安装线径为0.3mm的K型热电偶，测量了执行工艺时的试样温度。 
使用的接合装置具有预处理室、定位室、接合室这三个室， 接合装置装备有从预处理室到定位室再到接合室依次输送载置台的机构。利用该机构，将试样输送到预热的接合室中，从而能够使试样快速升温。另外，在预处理室中，能够一边加热腔室一边例如以甲酸气氛进行处理。利用隔壁将预处理室与定位室及接合室隔开，且预处理室装备有独立的真空系统。该接合装置能够在高真空下一连串地进行全部的处理。 
作为在将第一基板70与第二基板75接合之前的处理，也可以通过使试样暴露在升温了的甲酸蒸气中来去除金属表面的氧化膜。根据金属材料等，在需要的情况下进行该处理。 
进行了用于预处理的条件设定的测试性试验。图10是表示用甲酸蒸气处理Si基板时的温度变化的图。横轴是时间(分钟)，左纵轴是温度(℃)，右纵轴是预处理室的腔室压力(kPa)。预处理室的加热器的温度如粗虚线所示设为恒定200℃，以高真空排气状态进行7.5分钟的排气后，关闭真空排气阀并导入甲酸蒸气。于是，如菱形图线(◆)所示，关闭真空排气阀之后经过大约3分钟时，腔室的压力达到1.5kPa，作为模拟物的Si基板如实线所示达到198℃的温度。 
根据该结果，对预处理的条件进行了如下设定。即，将预处理的甲酸蒸气的压力设为2kP a，将处理温度设为250℃，将处理时间设为到达处理压力后5分钟。其中，Sn的熔点是232℃。甲酸处理只要在150℃以上进行即可。设为该250℃是为了得到以下效果，即，暂时使S n升温至熔点温度以上，利用回流使表面平滑化。确认了即使以150℃以上的处理温度进行预处理也不会对阳极接合和布线连接产生影响。 
接着，进行了用于接合处理的条件设定的测试性试验。使作为模拟物的Si基板与LTCC基板重叠并置于载置台上，将加热器的温度设为恒定400℃，将载置台输入到接合室中。图11是表示作为接合处理的条件筛选的Si基板、LTCC基板的温度变化的图，（A）表示载置台为常温的情况，（B）表示载置台被加热至400℃的情况。
对载置台是常温的情况下的温度变化与将载置台加热至400℃的情况下的温度变化进行了比较。若载置台是常温，则作为刚输送后的模拟物的上侧的LTCC基板的温度、下侧的Si基板的温度瞬时分别上升至300℃、200℃。另一方面，在将载置台加热至400℃的情况下，作为刚输送后的模拟物的上侧的LTCC基板的温度、下侧的Si基板的温度分别上升至350℃、280℃，之后，LTCC基板、Si基板都以5℃/分钟以下的速度进行升温。 
由此，为了形成电连接，作为接合处理条件，在输送试样前预先加热载置台，将腔室的温度设定成350℃。 
确认了：在该条件下，对硼硅酸玻璃基板与Si基板进行阳极接合试验，通过设定为350℃并施加5分钟的500伏特电压，能够进行良好的接合。 
根据以上的结果，对接合处理条件进行了如下设定：使用预热了的载置台来将第一基板70与第二基板75输入到定位室和接合室中，在使第一基板70与第二基板75贴紧的状态下以2MPa按压第一基板70与第二基板75，并对第一基板70与第二基板75之间施加10分钟的500伏特的直流电压。 
在以上的预处理条件下，在预处理室中进行了预处理，之后在定位室中进行了第一基板70、第二基板75彼此的定位，并利用加热后的载置台将第一基板70、第二基板75输入腔室温度被保持为350℃的接合室中，进行了阳极接合。 
实施例2
在实施例2中，使作为金属层78的S n层距离LTCC基板76的接合面的高度为1000nm。除此之外与实施例1相同。 
比较例
在比较例中，使作为金属层78的Sn层不从LTCC基板76的接合面突出。除此之外与实施例1相同。 
说明实施例1、2以及比较例的结果。图12是表示电流密度的时间变化的图。横轴是时间(分钟)，纵轴是电流密度(μA/cm2)。单点划线、虚线、实线分别表示实施例1、实施例2、比较例的情况。在任何一种情况下，当对第一基板70与第二基板75之间施加直流电压时，随着时间的经过，阳极接合进展，接合电流密度减少。在突起的高度较低的情况、不设置突起的情况下，电流密度的减少增多。 
另外，表1表示实施例1、实施例2和比较例的连接布线部79的连接状况、基板彼此的接合状况。表中的○表示良好，×表示不良。通过将电极的突起设成距离LTCC基板76的接合面为600nm、1000nm这样的高度，使基板彼此的阳极接合和电极的连接良好。另一方面，在比较例中，基板彼此的阳极接合良好，但是电极未被连接。 
[表1] 
Figure BDA0000157659590000211
根据以上内容可知：若使第二基板75的突起的高度、即连接电极部77及金属层78的高度为从第一基板70的接合面到连接电极部73的深度的2倍～3倍的范围内，则能够同时进行阳极接合与电极连接。 
另外，为了进行阳极接合，对第一基板与第二基板之间施加直流电压，但是由于在具有贯穿电极的LTCC基板上放置模拟玻璃基板并经由该模拟玻璃基板来施加直流电压，因此，电流不会经过贯通布线而流入到MEMS的电路。因而，MEMS不会因需要施加高电压的阳极接合而损伤。 
如利用本发明的实施方式及实施例进行的说明那样，通过以能够形成金属间化合物或合金的组合形成布线连接部、金属层、并在进行阳极接合时的温度条件下对第一基板与第二基板之间施加直流电压，能够对基板彼此进行阳极接合，与此同时能够利用连接布线部对布线连接部彼此连接而进行电连接。采用本发明，不需要对低熔点金属的连接焊盘的高度进行控制或对形成有MEMS的基板进行追加加工。本发明对通用性较高的晶圆级的气密封装有效。 

Claims (11)

1.一种布线连接方法，其中，
在第一基板的连接电极部、第二基板的连接电极部中的至少一个连接电极部上预先形成金属层，以上述第一基板的连接电极部与上述第二基板的连接电极部隔着金属层相对的方式使上述第一基板与上述第二基板重叠之后，一边使上述第一基板与上述第二基板升温至阳极接合温度并维持该温度一边对上述第一基板与上述第二基板施加直流电压，从而对上述第一基板与上述第二基板进行阳极接合，与此同时，使上述金属层熔融而对上述第一基板的连接电极部与上述第二基板的连接电极部进行电连接。
2.根据权利要求1所述的布线连接方法，其中，
在设置上述金属层之前的阶段，以即使将上述第一基板与上述第二基板重叠、上述第一基板的连接电极部与上述第二基板的连接电极部也不接触的方式形成有空间，上述金属层从供该金属层形成的上述第一基板、上述第二基板中的任一个基板突出且具有上述空间的体积以下的大小。
3.根据权利要求1或2所述的布线连接方法，其中，
上述金属层由如下的金属形成：以阳极接合温度使该金属熔融时，该金属在上述第一基板的连接电极部与上述第二基板的连接电极部之间形成金属间化合物或合金，并且该金属间化合物或合金的熔融温度高于上述金属层单体的熔融温度。
4.根据权利要求3所述的布线连接方法，其中，
用于形成上述第一基板的连接电极部、上述第二基板的连接电极部中的至少任何一个连接电极部与上述金属层的材料的组合是Sn、Cu组合、Sn、Ag组合、In、Ag组合、Sn、Au组合、In、Au组合、Sn、Ni组合、Sn、In组合中的任一组合。
5.一种功能器件，其中，
该功能器件是通过对第一基板与第二基板进行阳极接合而构成的，利用由金属间化合物或合金构成的连接布线部对上述第一基板与上述第二基板进行电连接，该连接布线部在金属层单体的熔融温度以下不发生熔融。
6.根据权利要求5所述的功能器件，其中，
上述连接布线部由Sn、Cu组合、Sn、Ag组合、In、Ag组合、Sn、Au组合、In、Au组合、Sn、Ni组合、Sn、In组合中的任一组合构成。
7.根据权利要求5所述的功能器件，其中，
上述第一基板、上述第二基板中的任一个基板是玻璃基板或LTCC(Low Temperature Co-fired Ceramics：低温共烧陶瓷)基板。
8.根据权利要求7所述的功能器件，其中，
上述LTCC基板具有由金系合金构成的贯通布线或内部布线。
9.根据权利要求5所述的功能器件，其中，
在上述第一基板和上述第二基板中的至少一个基板中形成有贯通布线或内部布线。
10.根据权利要求5所述的功能器件，其中，
上述第一基板和上述第二基板中的至少一个基板是形成有电子电路、MEMS(Micro Electro Mechanical Systems：微机电系统)的芯片。
11.根据权利要求5所述的功能器件，其中，
利用上述第一基板与上述第二基板划分出内部空间并气密地密封该内部空间。
CN201080048508.9A 2009-09-01 2010-09-01 布线连接方法和功能器件 Expired - Fee Related CN102668271B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-202078 2009-09-01
JP2009202078 2009-09-01
PCT/JP2010/064880 WO2011027762A1 (ja) 2009-09-01 2010-09-01 配線接続方法と機能デバイス

Publications (2)

Publication Number Publication Date
CN102668271A true CN102668271A (zh) 2012-09-12
CN102668271B CN102668271B (zh) 2016-03-02

Family

ID=43649297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080048508.9A Expired - Fee Related CN102668271B (zh) 2009-09-01 2010-09-01 布线连接方法和功能器件

Country Status (7)

Country Link
US (1) US8796850B2 (zh)
EP (1) EP2475053A4 (zh)
JP (1) JP5800197B2 (zh)
KR (1) KR20120082884A (zh)
CN (1) CN102668271B (zh)
TW (1) TWI430422B (zh)
WO (1) WO2011027762A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485930B (zh) * 2012-10-04 2015-05-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
CN111217324A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种阳极键合方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791322B2 (ja) * 2011-03-28 2015-10-07 セイコーインスツル株式会社 パッケージの製造方法
JP5768975B2 (ja) * 2011-12-15 2015-08-26 オムロン株式会社 接合部の構造及びその接合方法並びに電子部品
JP6365964B2 (ja) * 2013-05-31 2018-08-01 セイコーＮｐｃ株式会社 小型化半導体パッケージ
JP2015115446A (ja) 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
ITUA20164673A1 (it) 2016-06-27 2017-12-27 St Microelectronics Srl Dispositivo mems formato da almeno due strati strutturali incollati reciprocamente e relativo processo di fabbricazione
EP3518277A4 (en) * 2016-09-21 2020-04-08 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR DEVICE
US11037891B2 (en) * 2018-09-21 2021-06-15 Advanced Semiconductor Engineering, Inc. Device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006250778A (ja) * 2005-03-11 2006-09-21 Matsushita Electric Works Ltd 半導体微小電子機械デバイスの信号取り出し構造
US20070262440A1 (en) * 2006-05-12 2007-11-15 Olympus Corporation Sealing structure and method of manufacturing the sealing structure
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975430B2 (ja) * 2001-09-28 2007-09-12 セイコーエプソン株式会社 弾性表面波装置の製造方法
JP4312631B2 (ja) * 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
JP4074862B2 (ja) 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
JP4967537B2 (ja) * 2006-08-29 2012-07-04 大日本印刷株式会社 センサーユニットおよびその製造方法
JP5064768B2 (ja) * 2006-11-22 2012-10-31 新光電気工業株式会社 電子部品および電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006250778A (ja) * 2005-03-11 2006-09-21 Matsushita Electric Works Ltd 半導体微小電子機械デバイスの信号取り出し構造
US20070262440A1 (en) * 2006-05-12 2007-11-15 Olympus Corporation Sealing structure and method of manufacturing the sealing structure
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WARREN C, WELCH III, KHALIL NAJAFI: "Gold-indium transient liquid phase(TLP) wafer bonding for mems vacuum packaging", <MEMS 2008>, 17 January 2008 (2008-01-17), pages 806 - 809, XP031210869 *
YONGXUN LIU ET AL: "A THERMOMECHANICAL RELAY WITH MICROSPRING", <MEMS 2001>, 21 January 2001 (2001-01-21), pages 220 - 223, XP010534590 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485930B (zh) * 2012-10-04 2015-05-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
CN105990166A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
CN111217324A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种阳极键合方法

Also Published As

Publication number Publication date
JP5800197B2 (ja) 2015-10-28
US8796850B2 (en) 2014-08-05
WO2011027762A1 (ja) 2011-03-10
JPWO2011027762A1 (ja) 2013-02-04
US20120217638A1 (en) 2012-08-30
TWI430422B (zh) 2014-03-11
EP2475053A4 (en) 2014-09-17
KR20120082884A (ko) 2012-07-24
CN102668271B (zh) 2016-03-02
EP2475053A1 (en) 2012-07-11
TW201126685A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
CN102668271A (zh) 布线连接方法和功能器件
JP4495711B2 (ja) 機能素子及びその製造方法
US6793829B2 (en) Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US8299630B2 (en) Microstructure with reactive bonding
US20030053233A1 (en) Optical switching apparatus and method for assembling same
CN106133892B (zh) 使用罩盖装配电构件的方法和适合在该方法中使用的罩盖
US20080237823A1 (en) Aluminum Based Bonding of Semiconductor Wafers
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
CN102574361B (zh) 层合材料及其制造方法
US10551262B2 (en) Component arrangement with at least two components and method for producing a component arrangement
KR20160065864A (ko) 금속-세라믹 땜납 연결을 생성하는 방법
US20040029336A1 (en) Bonding methods and articles produced thereby
CN104003347A (zh) 半导体器件和制造器件的方法
CN101261932A (zh) 一种低温圆片键合方法
EP3038974B1 (en) Thin capping for mems devices
US20040159533A1 (en) Liquid metal micro-relay with suspended heaters and multilayer wiring
Fischer et al. Silicon-ceramic composite substrate: a promising RF platform for heterogeneous integration
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
US6872903B2 (en) Surface joined multi-substrate liquid metal switching device
EP3800661B1 (en) Inert environment fusible links
Luu Solid Liquid Interdiffusion wafer-level bonding for MEMS packaging
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
EP1391903A1 (en) Micro-relay device
JP2006100446A (ja) 複合構造体および電子部品封止用基板
Welker et al. Bonding of ceramics using reactive NanoFoil®

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

Termination date: 20200901

CF01 Termination of patent right due to non-payment of annual fee