JP4964505B2 - 半導体装置およびその製造方法、並びに電子部品 - Google Patents
半導体装置およびその製造方法、並びに電子部品 Download PDFInfo
- Publication number
- JP4964505B2 JP4964505B2 JP2006157065A JP2006157065A JP4964505B2 JP 4964505 B2 JP4964505 B2 JP 4964505B2 JP 2006157065 A JP2006157065 A JP 2006157065A JP 2006157065 A JP2006157065 A JP 2006157065A JP 4964505 B2 JP4964505 B2 JP 4964505B2
- Authority
- JP
- Japan
- Prior art keywords
- land layer
- land
- semiconductor substrate
- semiconductor device
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
前記半導体基板および前記封止用基板の相対向する側の面に、導電性の第一ランド層および第二ランド層をそれぞれ形成する工程と、
前記第二ランド層上に導電性の接続部材を形成する接続部材形成工程と、
前記第二ランド層が含有する金属成分を前記接続部材形成工程後の接続部材中に拡散させる第一熱拡散工程と、
前記第一ランド層と前記第二ランド層との間に、前記第一熱拡散工程後の接続部材を介して、前記半導体基板と前記封止用基板とを、それらの間に一定の空間を保持しつつ接合する接合工程と、
前記第一ランド層および前記第二ランド層がそれぞれ含有する金属成分を、前記接合工程後の接続部材中に拡散させる第二熱拡散工程と、を備えることを特徴とする。
また、本発明では、熱信頼性に優れた半導体装置を備えることで、熱信頼性に優れた電子部品を提供することができる。
この半導体装置10は、一方の面に機能素子3が設けられた半導体基板1と、前記機能素子3が設けられた側の面と対向し、前記機能素子3を覆うように前記半導体基板1上に配される封止用基板5と、前記半導体基板1と前記封止用基板5との間に一定の空間を保持しつつ、両者間を接合する接合部9と、を備える。
パッシベーション膜2は、SiNまたはSiO2等からなる不動態化による絶縁膜である。パッシベーション膜2は、例えばLP−CVD法等により形成することができ、その膜厚は例えば0.1〜0.5μmである。
まず、図2(a)に示すように、基材1a上にパッシベーション膜2および機能素子3を有する半導体基板11を用意する。
ボンディングの際の加熱温度は、ハンダバンプ8の融点yよりも高温とし、必要に応じて加重、ガス雰囲気等のコントロールを行う。
第一ランド層4および第二ランド層7中に含有される金属成分がハンダバンプ8aの金属へ熱拡散することで、ハンダバンプ8aの金属の融点がyからzまで上昇し、実装時のリフロー温度(例えば260℃)よりも温度が高い融点zのハンダバンプ8bを有する半導体装置10が得られる。
このように、合金の組成をランドメタルの拡散によって調整し、融点のコントロールが可能であると考えられる。
また、ランド層中の金属をハンダに熱拡散させることで、ハンダバンプ8の融点を、一般的なハンダリフロー温度よりも高くすることができ、マザーボードへのハンダ実装が可能となる。
このようにして得られる半導体装置10は、熱による影響を受けにくく、熱信頼性に優れたものとなる。
図6は、本発明の電子部品の一例(第一実施形態)を示す断面図である。
本発明の電子部品20は、前記半導体装置10と、前記半導体基板1に設けられた貫通孔21と、前記貫通孔21を通り前記機能素子3と電気的に接続される電極22(貫通電極)と、前記半導体基板1の他方の面に設けられ、前記電極22と電気的に接続されるバンプ23とを備え、マザーボード30上に接合されている。
貫通電極22は、例えば貫通孔21の内部に導電体が充填されることにより形成されていてもよいし、また、例えば貫通孔21の内壁に絶縁層を形成し、さらに該絶縁層の内側に導電体を充填することにより形成されていてもよい。
この電子部品20においては、機能素子3を有する半導体基板1が2層積層されてなり、上層が封止用基板5によって封止されている。そして、半導体基板1に設けられた貫通孔21と、前記貫通孔21を通り前記機能素子3と電気的に接続される電極22(貫通電極)と、前記半導体基板1の他方の面に設けられ、前記電極22と電気的に接続されるバンプ23とを備える。
Claims (1)
- 一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に接合された封止用基板と、を備える半導体装置の製造方法であって、
前記半導体基板および前記封止用基板の相対向する側の面に、導電性の第一ランド層および第二ランド層をそれぞれ形成する工程と、
前記第二ランド層上に導電性の接続部材を形成する接続部材形成工程と、
前記第二ランド層が含有する金属成分を前記接続部材形成工程後の接続部材中に拡散させる第一熱拡散工程と、
前記第一ランド層と前記第二ランド層との間に、前記第一熱拡散工程後の接続部材を介して、前記半導体基板と前記封止用基板とを、それらの間に一定の空間を保持しつつ接合する接合工程と、
前記第一ランド層および前記第二ランド層がそれぞれ含有する金属成分を、前記接合工程後の接続部材中に拡散させる第二熱拡散工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157065A JP4964505B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置およびその製造方法、並びに電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157065A JP4964505B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置およびその製造方法、並びに電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329156A JP2007329156A (ja) | 2007-12-20 |
JP4964505B2 true JP4964505B2 (ja) | 2012-07-04 |
Family
ID=38929449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157065A Expired - Fee Related JP4964505B2 (ja) | 2006-06-06 | 2006-06-06 | 半導体装置およびその製造方法、並びに電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4964505B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2926747B1 (fr) * | 2008-01-25 | 2011-01-14 | Commissariat Energie Atomique | Objet comportant un element graphique reporte sur un support et procede de realisation d'un tel objet. |
FR2926748B1 (fr) * | 2008-01-25 | 2010-04-02 | Commissariat Energie Atomique | Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet. |
JP7223772B2 (ja) * | 2018-12-26 | 2023-02-16 | 京セラ株式会社 | 電子部品の接合方法および接合構造体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3905041B2 (ja) * | 2003-01-07 | 2007-04-18 | 株式会社日立製作所 | 電子デバイスおよびその製造方法 |
JP4513513B2 (ja) * | 2004-11-09 | 2010-07-28 | 株式会社村田製作所 | 電子部品の製造方法 |
-
2006
- 2006-06-06 JP JP2006157065A patent/JP4964505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007329156A (ja) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
US8293582B2 (en) | Method of substrate bonding with bonding material having rare Earth metal | |
JP5800197B2 (ja) | 配線接続方法と機能デバイス | |
US8564969B2 (en) | Component arrangement and method for production thereof | |
KR20070012656A (ko) | 센서 장치, 센서 시스템 및 그것의 제조 방법 | |
JP2008105162A (ja) | 機能素子 | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
US20150232329A1 (en) | Method for eutectic bonding of two carrier devices | |
TW201718390A (zh) | 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合 | |
JP2014187354A (ja) | デバイス、及びデバイスの作製方法 | |
JP4964505B2 (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
US7262498B2 (en) | Assembly with a ring and bonding pads formed of a same material on a substrate | |
JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
JP5248179B2 (ja) | 電子装置の製造方法 | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
KR100908648B1 (ko) | 복층 범프 구조물 및 그 제조 방법 | |
JP2012049298A (ja) | 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法 | |
JP2004202604A (ja) | パッケージ構造および製造方法 | |
US9601457B2 (en) | Method for making an electrical connection in a blind via and electrical connection obtained | |
JP6571446B2 (ja) | 半導体装置 | |
KR100941446B1 (ko) | 복층 범프 구조물 및 그 제조 방법 | |
JP2012079935A (ja) | 複合基板の製造方法、及び複合基板 | |
JP2006126212A (ja) | センサ装置 | |
JP2005316043A (ja) | マイクロミラー素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |