JP2007329156A - 半導体装置およびその製造方法、並びに電子部品 - Google Patents

半導体装置およびその製造方法、並びに電子部品 Download PDF

Info

Publication number
JP2007329156A
JP2007329156A JP2006157065A JP2006157065A JP2007329156A JP 2007329156 A JP2007329156 A JP 2007329156A JP 2006157065 A JP2006157065 A JP 2006157065A JP 2006157065 A JP2006157065 A JP 2006157065A JP 2007329156 A JP2007329156 A JP 2007329156A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
functional element
connection member
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006157065A
Other languages
English (en)
Other versions
JP4964505B2 (ja
Inventor
Kohei Matsumaru
幸平 松丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006157065A priority Critical patent/JP4964505B2/ja
Publication of JP2007329156A publication Critical patent/JP2007329156A/ja
Application granted granted Critical
Publication of JP4964505B2 publication Critical patent/JP4964505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】熱信頼性に優れた半導体装置を提供する。
【解決手段】半導体装置１０は、一方の面に機能素子３が設けられた半導体基板１と、機能素子３が設けられた側の面と対向し、機能素子３を覆うように半導体基板１上に配される封止用基板５と、半導体基板１と封止用基板５との間に一定の空間を保持しつつ、両者間を接合する接合部９と、を備え、接合部９は、半導体基板１および封止用基板５にそれぞれ設けられた導電性のランド層４、７と、ランド層４、７の間に設けられた導電性の接続部材８とからなり、ランド層４、７が含有する金属成分が、接続部材８中に拡散していることを特徴とする。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法、並びに電子部品に係る。より詳細には、熱信頼性に優れた半導体装置およびその製造方法、並びにそのような半導体装置を備えた電子部品に関する。
近年、シリコンウェーハ等の半導体基板の主面に、半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるＭＥＭＳ（Micro Electromechanical System）を形成した電子部品が注目され、開発が進められている。
このような微小電子機械機構としては、加速度計・圧力センサ・アクチュエータ等のセンサや、微細な鏡面体を可動式に形成したマイクロミラーデバイス、光デバイス、あるいはマイクロポンプ等を組み込んだマイクロ化学システム等、非常に広い分野にわたるものが試作・開発されている。
加速度センサ装置などの装置の中には、２枚の板状部材を互いの主表面が平行になるように固定され、内部の密閉された空間にセンサなどが配置されたものがある。たとえば、赤外線センサ装置に用いられるセンサ素子には、２枚の板状部材を互いの主表面が平行になるように固定して、２枚の基板に挟まれる空間を真空状態にしたものがある。
上記の真空パッケージの製造において、従来の技術においては、複数のセンサを１枚のウエハの主表面に形成したのちに個々に分断する。次に、１つの真空容器の中に、センサが形成された１つの基板と対向する１つの基板とを配置して、個々に貼り合わせを行っていた（例えば、特許文献１、２参照）。
従来、封止を目的としたウエハレベルでの接合方法にハンダを用いる場合、接合時に用いるハンダがその後のプロセスで溶融することがないよう、あらかじめハンダの融点を高くする必要があるため、接合時のプロセス温度が高くなり、熱による影響を受けてしまうという問題があった。
特開２００４−２９６７２４号公報 特開２００５−２３６１５９号公報
本発明は上記事情に鑑みてなされたものであり、熱信頼性に優れた半導体装置を提供することを第一の目的とする。また、本発明は、低温でハンダ接合を可能とする半導体装置の製造方法を提供することを第二の目的とする。さらに、本発明は、熱信頼性に優れた半導体装置を備えることで、熱信頼性に優れた電子部品を提供することを第三の目的とする。
本発明の請求項１に記載の半導体装置は、一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に配される封止用基板と、前記半導体基板と前記封止用基板との間に一定の空間を保持しつつ、両者間を接合する接合部と、を備え、前記接合部は、前記半導体基板および封止用基板にそれぞれ設けられた導電性のランド層と、該ランド層の間に設けられた導電性の接続部材とからなり、前記ランド層が含有する金属成分が、前記接続部材中に拡散していることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、前記接続部材中に拡散した金属成分は、該接続部材の厚み方向に連続した濃度勾配の分布をなしていることを特徴とする。
本発明の請求項３に記載の半導体装置の製造方法は、一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に接合された封止用基板と、を備える半導体装置の製造方法であって、前記半導体基板および前記封止用基板の相対向する側の面に、導電性のランド層をそれぞれ形成する工程と、前記ランド層の間に導電性の接続部材を介して、前記半導体基板と前記封止用基板とを、それらの間に一定の空間を保持しつつ接合する工程と、前記ランド層が含有する金属成分を、前記接続部材中に拡散させるように熱処理を行う工程と、を備えることを特徴とする。
本発明の請求項４に記載の電子部品は、一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に配された封止用基板と、前記半導体基板と前記封止用基板との間に一定の空間を保持しつつ、両者間を接合する接合部と、を備え、前記接合部は、前記半導体基板および封止用基板にそれぞれ設けられた導電性のランド層と、該ランド層の間に設けられた導電性の接続部材とからなり、前記ランド層が含有する金属成分が、前記接続部材中に拡散している半導体装置と、前記半導体基板に設けられた貫通孔と、前記貫通孔を通り前記機能素子と電気的に接続される電極と、前記半導体基板の他方の面に設けられ、前記電極と電気的に接続されるバンプとを備え、前記バンプの融点は、前記接続部材の融点より低いことを特徴とする。
本発明では、ランド層中の金属成分を接続部材中に拡散させることにより、接合部の融点を高くすることができる。これにより、接合時には低温で接合できるとともに、以降の熱プロセスからの影響を受けにくくなる。その結果、熱信頼性に優れた半導体装置およびその製造方法を提供することができる。
また、本発明では、熱信頼性に優れた半導体装置を備えることで、熱信頼性に優れた電子部品を提供することができる。
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１０は、一方の面に機能素子３が設けられた半導体基板１と、前記機能素子３が設けられた側の面と対向し、前記機能素子３を覆うように前記半導体基板１上に配される封止用基板５と、前記半導体基板１と前記封止用基板５との間に一定の空間を保持しつつ、両者間を接合する接合部９と、を備える。
そして本発明の半導体装置１０では、前記接合部９は、前記半導体基板１上に設けられた導電性の第一ランド層４と、前記封止用基板５上に設けられた導電性の第二ランド層７と、第一ランド層４と第二ランド層７との間に設けられたハンダバンプ８（導電性の接続部材）とからなり、前記第一ランド層４および第二ランド層７が含有する金属成分が、前記ハンダバンプ８中に拡散していることを特徴とする。
接合部９において、第一ランド層４および第二ランド層７中の金属成分がハンダバンプ８中に拡散することにより、接合部９の融点を高くすることができる。これにより、接合時には低温で接続できるが、以降の熱プロセスにおいては融点が高くなされているため、熱による影響を受けにくくなる。その結果、熱信頼性に優れた半導体装置１０を得ることができる。
本発明の半導体装置１０において、前記ハンダバンプ８中に拡散した金属成分は、該ハンダバンプ８の厚み方向に連続した濃度勾配の分布をなしていることが好ましい。これにより、前記ハンダバンプ８中において、金属拡散が一様に発生するため、熱信頼性をより向上することができる。
半導体基板１は、ＳｉやＧａＡｓなどの半導体材料からなる基材１ａの表面に、パッシベーション膜２と、機能素子３とが形成されてなる。
パッシベーション膜２は、ＳｉＮまたはＳｉＯ２等からなる不動態化による絶縁膜である。パッシベーション膜２は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
機能素子３は、デバイスの中心機能を担う場所であって、例えば圧力センサや加速度センサなどのＭＥＭＳデバイスでは半導体基板１に与えられた物理的な変化量を電気的な信号に変換するエリアに相当する。
封止用基板５は、ＳｉやＧａＡｓなどの半導体材料からなる基材５ａ上に、パッシベーション膜６が形成されてなる。
そして半導体装置１０では、上述したような半導体基板１上に第一ランド層４が形成され、封止用基板５上に第二ランド層７が形成され、第一ランド層４と第二ランド層７との間に設けられるハンダバンプ８（導電性の接続部材）を介して、前記機能素子３を覆うように半導体基板１上に封止用基板５を配して、接合される。
第一ランド層４および第二ランド層７の材料は、ハンダバンプ８との密着性があるとともに、後工程で熱拡散によりハンダバンプ８の固相融点を上昇させる効果を得るため、ハンダバンプ８の元々の融点ｘよりも融点が高くなければならない。
さらに、第一ランド層４および第二ランド層７中に含有される金属は、ハンダバンプ８中に熱拡散することでハンダバンプ８中に含有される金属の融点を上昇させる効果を得るため、ハンダバンプ８中の金属よりも第一ランド層４および第二ランド層７中の金属の拡散係数が大きくなければならない。
ハンダバンプ８の材質は、低温で溶融する金属であり、例えば融点２２０℃程度のＡｕ−Ｓｎ（Ａｕ１０ｗｔ％）ハンダが好ましいものとして挙げられる。Ａｕ−Ｓｎの他にも、スズ、インジウム、銅、亜鉛などの合金がハンダとして使用できる。
次に、図１に示す半導体装置１０の製造方法について説明する。
まず、図２（ａ）に示すように、基材１ａ上にパッシベーション膜２および機能素子３を有する半導体基板１１を用意する。
次に、図２（ｂ）に示すように、半導体基板１のパッシベーション膜２上であって、機能素子３が形成されたエリアを囲うように第一ランド層４を形成する。
一方、図３（ａ）に示すように、基材５ａ上にパッシベーション膜６を有する封止用基板５を用意する。
次に、図３（ｂ）に示すように、封止用基板５のパッシベーション膜６上であって、半導体基板１と対向させたときに機能素子３に相当するエリアを囲うように第二ランド層７を形成する。
次に、図３（ｃ）に示すように、第二ランド層７上にハンダバンプ８を印刷法などの従来公知の方法により形成する。ハンダバンプ８の高さは、例えば数十μｍから数百μｍである。
次に、図３（ｄ）に示すように、ハンダバンプ８形成後、ハンダバンプ８中の金属へ第二ランド層７中の金属を熱拡散させる。このとき、必要に応じて熱処理を行う。これにより、ハンダバンプ８中の金属の融点がｘからｙまで上昇し、融点ｙのハンダバンプ８ａを有する封止用基板５が得られる。このとき、ハンダバンプ８の融点ｙは、半導体基板１の耐熱温度よりも十分低く、例えば２５０℃以下である。
そして、図４（ａ）に示すように、前記半導体基板１上に、前記機能素子３を覆うように半導体基板１上に封止用基板５を対向させて配し、ウエハレベルボンディングにより接合する。すなわち、第一ランド層４と第二ランド層７との間にハンダバンプ８ａを介して、半導体基板１と前記封止用基板５とを、それらの間に一定の空間を保持しつつ接合する。
ボンディングの際の加熱温度は、ハンダバンプ８の融点ｙよりも高温とし、必要に応じて加重、ガス雰囲気等のコントロールを行う。
なお、あるギャップ量をもってデバイスエリアを封止する場合、あらかじめ封止用基板５の表面をウェットまたはドライなど公知の方法によりエッチングし、中空構造としておくこともある。
その後、図４（ｂ）に示すように、第一ランド層４および第二ランド層７中に含有される金属成分を、ハンダバンプ８ａ中に拡散させるように熱処理を行う。
第一ランド層４および第二ランド層７中に含有される金属成分がハンダバンプ８ａの金属へ熱拡散することで、ハンダバンプ８ａの金属の融点がｙからｚまで上昇し、実装時のリフロー温度（例えば２６０℃）よりも温度が高い融点ｚのハンダバンプ８ｂを有する半導体装置１０が得られる。
ここで図５は、Ａｕ−Ｓｎハンダの組成と融点との関係を示す図である。ランド層材料として、Ａｕ０．３μｍに対し、高さ２０μｍのＡｕ−Ｓｎハンダ（融点２８０℃：△印）を形成した後、３００℃１０分の加熱条件によりＡｕがＡｕ−Ａｎ中に拡散し、融点が３５０℃（○印）まで上昇することが確認された。
このように、合金の組成をランドメタルの拡散によって調整し、融点のコントロールが可能であると考えられる。
このように、本発明では、ランド層中の金属を低融点ハンダに熱拡散させ、ハンダバンプ８の融点を段階的に上昇させることにより、半導体基板１の耐熱温度よりも低い温度でウエハボンディングが可能となる。
また、ランド層中の金属をハンダに熱拡散させることで、ハンダバンプ８の融点を、一般的なハンダリフロー温度よりも高くすることができ、マザーボードへのハンダ実装が可能となる。
また、半導体基板１と封止用基板５との接合にハンダを用いることで、機密性の高いウエハレベルパッケージが実現できる。
このようにして得られる半導体装置１０は、熱による影響を受けにくく、熱信頼性に優れたものとなる。
つぎに、上述したような半導体装置を備えた、本発明の電子部品について説明する。
図６は、本発明の電子部品の一例（第一実施形態）を示す断面図である。
本発明の電子部品２０は、前記半導体装置１０と、前記半導体基板１に設けられた貫通孔２１と、前記貫通孔２１を通り前記機能素子３と電気的に接続される電極２２（貫通電極）と、前記半導体基板１の他方の面に設けられ、前記電極２２と電気的に接続されるバンプ２３とを備え、マザーボード３０上に接合されている。
そして、本発明の電子部品２０は、前記バンプ２３の融点が、前記ハンダバンプ６の融点より低いことを特徴とする。これにより、電子部品２０は、熱による影響を受けにくく、熱信頼性に優れたものとなる。
ハンダにより接合された半導体基板１、封止用基板５の少なくとも一方に、貫通電極２２およびバンプ２３を形成することで、デバイスエリアを封止しつつ、外部との電気的接続が可能となる。
貫通電極２２は、例えば貫通孔２１の内部に導電体が充填されることにより形成されていてもよいし、また、例えば貫通孔２１の内壁に絶縁層を形成し、さらに該絶縁層の内側に導電体を充填することにより形成されていてもよい。
図７は、本発明の電子部品の他の一例（第二実施形態）を示す断面図である。
この電子部品２０においては、機能素子３を有する半導体基板１が２層積層されてなり、上層が封止用基板５によって封止されている。そして、半導体基板１に設けられた貫通孔２１と、前記貫通孔２１を通り前記機能素子３と電気的に接続される電極２２（貫通電極）と、前記半導体基板１の他方の面に設けられ、前記電極２２と電気的に接続されるバンプ２３とを備える。
ハンダにより接合された半導体基板、封止用基板の少なくとも一方に、貫通電極を形成することで、デバイスの積層が可能となり、パッケージの小型化が実現できる。また、このような構成にすることにより、従来と同様のプロセスで処理ができる電子部品を提供することができる。
本発明は、例えば加速度センサ・圧力センサ・アクチュエータ等のセンサとして機能する微小電子機械機構（ＭＥＭＳ：Micro Electro Mechanical Systems）など、機能素子を有する各種半導体装置、および該半導体装置を備えた電子部品に適用できる。ここで、ＭＥＭＳとは、機械要素部品、センサー、アクチュエータ、電子回路を一つのシリコン基板上に集積化したデバイスを指す。
本発明に係る半導体装置の一例を示す断面図である。 図１に示した半導体装置の製造工程の一例を示す断面図である。 図２に示した工程に続く、製造工程の一例を示す断面図である。 図３に示した工程に続く、製造工程の一例を示す断面図である。 Ａｕ−Ｓｎハンダの組成と融点との関係を示す図である。 本発明に係る電子装置の一例を示す断面図である。 本発明に係る電子装置の他の一例を示す断面図である。
符号の説明
１ 半導体基板、２ パッシベーション膜、３ 機能素子、４ 第一ランド層（ランド）、５ 封止用基板、６ パッシベーション膜、７ 第二ランド層（ランド）、８ ハンダバンプ（接続部材）、９ 接合部、１０ 半導体装置。

Claims (4)

  1. 一方の面に機能素子が設けられた半導体基板と、
    前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に配される封止用基板と、
    前記半導体基板と前記封止用基板との間に一定の空間を保持しつつ、両者間を接合する接合部と、を備えた半導体装置において、
    前記接合部は、前記半導体基板および封止用基板にそれぞれ設けられた導電性のランド層と、該ランド層の間に設けられた導電性の接続部材とからなり、前記ランド層が含有する金属成分が、前記接続部材中に拡散していることを特徴とする半導体装置。
  2. 前記接続部材中に拡散した金属成分は、該接続部材の厚み方向に連続した濃度勾配の分布をなしていることを特徴とする請求項１記載の半導体装置。
  3. 一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に接合された封止用基板と、を備える半導体装置の製造方法であって、
    前記半導体基板および前記封止用基板の相対向する側の面に、導電性のランド層をそれぞれ形成する工程と、
    前記ランド層の間に導電性の接続部材を介して、前記半導体基板と前記封止用基板とを、それらの間に一定の空間を保持しつつ接合する工程と、
    前記ランド層が含有する金属成分を、前記接続部材中に拡散させるように熱処理を行う工程と、を備えることを特徴とする半導体装置の製造方法。
  4. 一方の面に機能素子が設けられた半導体基板と、前記機能素子が設けられた側の面と対向し、前記機能素子を覆うように前記半導体基板上に配された封止用基板と、前記半導体基板と前記封止用基板との間に一定の空間を保持しつつ、両者間を接合する接合部と、を備え、前記接合部は、前記半導体基板および封止用基板にそれぞれ設けられた導電性のランド層と、該ランド層の間に設けられた導電性の接続部材とからなり、前記ランド層が含有する金属成分が、前記接続部材中に拡散している半導体装置と、
    前記半導体基板に設けられた貫通孔と、
    前記貫通孔を通り前記機能素子と電気的に接続される電極と、
    前記半導体基板の他方の面に設けられ、前記電極と電気的に接続されるバンプとを備え、
    前記バンプの融点は、前記接続部材の融点より低いことを特徴とする電子部品。
JP2006157065A 2006-06-06 2006-06-06 半導体装置およびその製造方法、並びに電子部品 Expired - Fee Related JP4964505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006157065A JP4964505B2 (ja) 2006-06-06 2006-06-06 半導体装置およびその製造方法、並びに電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006157065A JP4964505B2 (ja) 2006-06-06 2006-06-06 半導体装置およびその製造方法、並びに電子部品

Publications (2)

Publication Number Publication Date
JP2007329156A true JP2007329156A (ja) 2007-12-20
JP4964505B2 JP4964505B2 (ja) 2012-07-04

Family

ID=38929449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157065A Expired - Fee Related JP4964505B2 (ja) 2006-06-06 2006-06-06 半導体装置およびその製造方法、並びに電子部品

Country Status (1)

Country Link
JP (1) JP4964505B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509782A (ja) * 2008-01-25 2011-03-31 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 支持体に転写されたグラフィック素子を含むオブジェクト及び該オブジェクトの製造方法
JP2011514264A (ja) * 2008-01-25 2011-05-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 支持体ウエハ上に転写される画像要素を備える物体、および、そのような物体の製作方法
CN113287206A (zh) * 2018-12-26 2021-08-20 京瓷株式会社 电子部件的接合方法以及接合构造体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011509782A (ja) * 2008-01-25 2011-03-31 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 支持体に転写されたグラフィック素子を含むオブジェクト及び該オブジェクトの製造方法
JP2011514264A (ja) * 2008-01-25 2011-05-06 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 支持体ウエハ上に転写される画像要素を備える物体、および、そのような物体の製作方法
US9239414B2 (en) 2008-01-25 2016-01-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Object provided with a graphic element transferred on a support and method for making such an object
CN113287206A (zh) * 2018-12-26 2021-08-20 京瓷株式会社 电子部件的接合方法以及接合构造体
JPWO2020138278A1 (ja) * 2018-12-26 2021-11-04 京セラ株式会社 電子部品の接合方法および接合構造体
JP7223772B2 (ja) 2018-12-26 2023-02-16 京セラ株式会社 電子部品の接合方法および接合構造体
US12068442B2 (en) 2018-12-26 2024-08-20 Kyocera Corporation Electronic component joining method and joined structure

Also Published As

Publication number Publication date
JP4964505B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
US8293582B2 (en) Method of substrate bonding with bonding material having rare Earth metal
US8377565B2 (en) Filling material and filling method using the same
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
JP5800197B2 (ja) 配線接続方法と機能デバイス
KR20070012656A (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
US20150232329A1 (en) Method for eutectic bonding of two carrier devices
US8564969B2 (en) Component arrangement and method for production thereof
JP4539155B2 (ja) センサシステムの製造方法
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
US7262498B2 (en) Assembly with a ring and bonding pads formed of a same material on a substrate
JP2007214441A (ja) 複合センサーパッケージ
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2008182014A (ja) パッケージ基板及びその製造方法
JP5248179B2 (ja) 電子装置の製造方法
JP2009043893A (ja) 半導体パッケージ及びその製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
JP2012049298A (ja) 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法
JP6571446B2 (ja) 半導体装置
US9601457B2 (en) Method for making an electrical connection in a blind via and electrical connection obtained
JP2014086963A (ja) パッケージおよびパッケージの製造方法
TWI564239B (zh) 製造矽中間載體的方法
KR100941446B1 (ko) 복층 범프 구조물 및 그 제조 방법
JP2006126212A (ja) センサ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees