JPWO2020138278A1 - 電子部品の接合方法および接合構造体 - Google Patents
電子部品の接合方法および接合構造体 Download PDFInfo
- Publication number
- JPWO2020138278A1 JPWO2020138278A1 JP2020562400A JP2020562400A JPWO2020138278A1 JP WO2020138278 A1 JPWO2020138278 A1 JP WO2020138278A1 JP 2020562400 A JP2020562400 A JP 2020562400A JP 2020562400 A JP2020562400 A JP 2020562400A JP WO2020138278 A1 JPWO2020138278 A1 JP WO2020138278A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- joining
- gold
- electronic component
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005304 joining Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims abstract description 95
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 33
- 239000010931 gold Substances 0.000 claims abstract description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052737 gold Inorganic materials 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 223
- 230000002265 prevention Effects 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000003963 antioxidant agent Substances 0.000 claims description 12
- 230000003078 antioxidant effect Effects 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000155 melt Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本開示は、電子部品の接合方法および接合構造体に関する。発光素子側に、錫を２０質量％以上含む金−錫合金からなるはんだ層を形成し、サブマウント側に、はんだ層と接合する接合層として、金を主成分として含む層を形成する。はんだ層と接合層とを、はんだ層の金−錫合金の融点未満の温度で加熱して発光素子とサブマウントとを接合する。
Description
本開示は、電子部品と被接合物とを金−錫合金からなるはんだを用いて接合する電子部品の接合方法および接合構造体に関する。
電子部品である発光素子とサブマウントとを、はんだ層を介して接合する発光装置の製造方法において、はんだ層のはみ出しを抑制する技術が知られている（例えば、下記の特許文献１を参照）。
本開示の電子部品の接合方法は、電極を有する電子部品の側と、前記電子部品を搭載する搭載面を有する被搭載物の側とを接合する方法であって、層形成工程と、接合工程と、を備える。層形成工程では、前記電子部品の前記電極の上に、錫を２０質量％以上含む金−錫合金からなるはんだ層を形成し、前記被搭載物の前記搭載面の上に、金を主成分として含む接合層を形成する。接合工程では、前記はんだ層と、前記接合層とを、前記金−錫合金の融点未満の温度で加熱して接合する。
本開示の電子部品の接合構造体は、電極を有する電子部品の側と、前記電子部品を搭載する搭載面を有する被搭載物の側とが接合された電子部品の接合構造体である。接合構造体は、前記電子部品の前記電極の上に位置し、錫を２０質量％以上含む金−錫合金からなるはんだ層と、前記被搭載物の前記搭載面の上に位置し、金を主成分とする接合層と、前記はんだ層と前記接合層との間に位置し、前記はんだ層より融点の低い金−錫合金からなる中間層と、を備える。
本発明の目的、特色、および利点は、以下の詳細な説明と図面とからより明確になるであろう。
以下、本開示の一実施形態に係る電子部品の接合方法およびその接合構造体について説明する。本実施形態の接合方法は、電極を有する電子部品の側と、この電子部品を搭載する搭載面を有する被搭載物の側とを接合する方法である。また、この方法は、層形成工程と接合工程とを有し、後述するように金−錫合金によって接合可能なものであれば、適用することができる。以下では、電子部品を、発光ダイオードなどの発光素子とし、被搭載物をサブマウントとして説明するが、これに限定されない。
以下、本開示の一実施形態に係る電子部品の接合方法およびその接合構造体について説明する。本実施形態の接合方法は、電極を有する電子部品の側と、この電子部品を搭載する搭載面を有する被搭載物の側とを接合する方法である。また、この方法は、層形成工程と接合工程とを有し、後述するように金−錫合金によって接合可能なものであれば、適用することができる。以下では、電子部品を、発光ダイオードなどの発光素子とし、被搭載物をサブマウントとして説明するが、これに限定されない。
例えば、発光素子をサブマウントに固定する場合には、発光素子の電極（半導体層）とサブマウントとをはんだを用いて接合する。はんだ接合では、はんだが一度融解したのち固化して接合することになる。このとき、固化したはんだ層には、内部応力が生じており、はんだ層のクラック発生、はんだ層の剥離などの破壊を引き起こす。また接合時には、発光素子とサブマウントとの間には、一定の圧力が付加される。そうすると、融解したはんだが、付加された圧力によって横方向に広がり、隣接する電極同士が短絡するおそれがある。
従来の接合方法では、金層と金−錫層のペアを複数積層する必要があり、はんだの形成工程が複雑になる。さらに、複数のはんだ層において、上記のような破壊が生じる可能性がある。また、例えば、電極の高さが異なるような場合には、接合高さを揃えるために一部の電極上のはんだの量を増やそうとすると、はんだの広がりを抑えることが難しくなる。
図１は、第１実施形態の接合方法の概略を示す図である。図１に示すように、本実施形態の接合方法によって得られる発光装置は、発光素子１と、はんだ層２と、サブマウント３と、接合層４と、を含んで構成されている。発光素子１とサブマウント３とは、はんだ層２および接合層４を介して接合される。
発光素子１は、特に限定されない公知の構成を有するものを使用することが可能である。例えば、本実施形態では、サファイア基板上に、III族窒化物半導体からなる半導体層が形成されたものを使用することができる。光の取り出しは、サファイア基板の、半導体層が設けられた面とは反対の面から行う。半導体層は、サファイア基板側から順にｎ層、発光層およびｐ層が積層された構造を有する。半導体層のｐ層上には、第１電極１２が設けられ、ｐ層側からｎ層に達する溝の底面に露出するｎ層上には第２電極１３が設けられている。第１電極１２と第２電極１３とは、同一面に形成される２つの電極である。第１電極１２の縁と第２電極１３の縁とは、例えば、５０μｍ以上２００μｍ以下程度離れている。
第１電極１２および第２電極１３は、それぞれの上に、第１密着層１４が位置しており、第１密着層１４の上に拡散防止層１５が位置していてもよい。第１密着層１４は、例えば、ＣｒおよびＴｉの少なくとも一方を主成分として含む。拡散防止層１５は、例えば、Ｐｔ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓなどの白金族元素を主成分として含む。ここで、上記「主成分」とは全成分中の５０質量％以上の成分をいうものとする。以下に記述される「主成分」も同様とする。拡散防止層１５は、後述のはんだ層２の金属が第１電極１２、第２電極１３側に拡散しにくくする。第１密着層１４は、例えば、厚さが５ｎｍ以上５０ｎｍ以下であり、拡散防止層１５は、例えば、厚さが１０ｎｍ以上１００ｎｍ以下である。
被搭載物であるサブマウント３は、特に限定されないが、搭載する発光素子１で生じた熱を逃がす目的で、熱伝導性が良好な、ＡｌＮ基板またはＳｉＣ基板などを用いることができる。サブマウント３の搭載面には予めパターン電極（不図示）が形成されている。このパターン電極の側と発光素子１の第１電極１２、第２電極１３の側とが、はんだ層２および接合層４などを介して接合される。ここで、サブマウント３は、予め素子ごとに分割されているものを用いてもよい。
パターン電極は、その上に、例えば、ＣｒおよびＴｉの少なくとも一方を主成分として含む第１密着層１４が設けられ、第１密着層１４の上に、例えば、Ｐｔなどの白金族元素を主成分として含む拡散防止層１５が設けられていてもよい。拡散防止層１５は、後述のはんだ層２の金属をパターン電極側に拡散しにくくする。第１密着層１４は、例えば、厚さが５ｎｍ以上５０ｎｍ以下であり、拡散防止層１５は、例えば、厚さが１０ｎｍ以上１００ｎｍ以下である。
接合層４は、金を主成分として含む層であり、特に金を８０質量％以上含み、サブマウント３の搭載面の上（上方）に形成される。具体的には、接合層４は、パターン電極の上（上方）に形成されている。接合層４は、後述のはんだ層２と接合することで、サブマウント３の上方（図示では下方）に発光素子１を接合して固定する。接合層４は、例えば、厚さが３０ｎｍ以上５００ｎｍ以下である。パターン電極に第１密着層１４および拡散防止層１５が設けられる構成では、拡散防止層１５上に接合層４が形成される。
はんだ層２は、錫を２０質量％以上（例えば、錫が２０質量％以上３０質量％以下）含む金−錫合金からなる層であり、第１電極１２および第２電極１３にそれぞれ形成される。はんだ層２は、接合層４と接合することで、サブマウント３上に発光素子１を接合して固定する。はんだ層２は、例えば、厚さが０．５μｍ以上５μｍ以下である。第１電極１２および第２電極１３に第１密着層１４および拡散防止層１５が設けられる構成では、拡散防止層１５上にはんだ層２が形成される。
層形成工程では、発光素子１の第１電極１２および第２電極１３のそれぞれに、錫を２０質量％以上含む金−錫合金からなるはんだ層２を形成する。また、サブマウント３の搭載面に、金を主成分として含む接合層４を形成する。発光素子１の第１電極１２および第２電極１３に、はんだ層２を形成する方法は、例えば、２源蒸着法またはスパッタリング法など金−錫合金膜を形成できる方法であれば、どのような方法であってもよい。また、サブマウント３のパターン電極の上に、接合層４を形成する方法は、例えば、蒸着法、スパッタリング法またはメッキ法など、金膜を形成できる方法であれば、どのような方法であってもよい。第１密着層１４および拡散防止層１５も同様に、蒸着法またはスパッタリング法などを用いて形成することができる。
このように、層形成工程において、発光素子１の側に錫を２０質量％以上含む金−錫合金からなるはんだ層２を形成し、サブマウント３の側に接合層４を形成する。その後、接合工程において、発光素子１の側とサブマウントの側とを接合する。発光素子１の第１電極１２および第２電極１３の側を、サブマウント３のパターン電極の側に接合し、これらの電極同士を電気的に接続する。接合工程では、はんだ層２と、接合層４とを、例えば、真空中でヒーターを用いながら、はんだ層２の金−錫合金の融点未満の温度で加熱しながら圧接する。例えば、錫を２３．５質量％含む金−錫合金の融点は約３３０℃であり、これを約３１０℃で加熱しながら圧接する。ただし、本実施形態におけるはんだ層２には、例えば、錫を２０質量％以上３０％以下含む金−錫合金を用いてもよい。このとき、接合工程における加熱温度は、金−錫合金の融点未満の温度であって、例えば２８０℃以上３８０℃以下である。
合金からなるはんだ層２は、金−錫合金の融点未満での温度で加熱されると、その表層部分が融解する。圧接された状態で、はんだ層２と接合層４との界面において、はんだ層２が融解する。同様に接合層４も界面付近で融解し、はんだ層２と接合層４が界面付近でいずれも融解すると、はんだ層２の金−錫合金中に、接合層４の金が拡散され、接合層４中に錫が拡散される。界面付近で、金−錫合金の組成が変化し、融点の上昇が生じて、融解していた界面付近部分が固化する。従来のはんだによる接合では、加熱によってはんだ全体が融解し、融解したはんだが広がって短絡などが生じやすくなる。本実施形態では、融点未満の温度で加熱することで、はんだ層２と接合層４との界面付近を融解させ、金−錫合金の組成が局所的に変化し、その部分の融点が上昇して、冷却せずとも固化させることができる。この固化した部分の熱膨張係数は、はんだ層２と接合層４の中間の値となる。これにより、冷却固化時に生じる内部応力を低減することができ、クラック発生および剥離などの破壊を抑制することができる。さらに、はんだ層２と接合層４の界面付近のみが融解するので、接合時のはんだ層２の広がりを抑えることができる。本実施形態は、金−錫合金からなるはんだ層２を形成すればよいので、はんだ層２の形成が容易である。また、融解するのが、はんだ層２と接合層４の界面付近であるので、はんだ層２の厚さを厚くしても、広がりが大きくなりにくい。
接合工程における加熱温度以外の各種条件については、例えば、接合時に発光素子１とサブマウント３に加える圧力は、０．１ＭＰａ以上３ＭＰａ以下でよく、圧接時間は、３０秒間以上１時間以下でよい。
図２は、第２実施形態の接合方法の概略を示す図である。本実施形態では、発光素子１の第１電極１２および第２電極１３に、さらに密着層および酸化防止層の少なくともいずれかを形成する点で第１実施形態と異なっており、その他の点は第１実施形態と同様である。
第２密着層１６は、金を主成分として含む層であり、第１電極１２および第２電極１３と、はんだ層２との間に形成されている。第２密着層１６は、はんだ層２と電極との密着性を向上させる。また、拡散防止層１５が形成される構成では、第２密着層１６は、拡散防止層１５の側とはんだ層２の側との密着性を向上させる。第２密着層１６は、例えば、厚さが３０ｎｍ以上３００ｎｍ以下である。
酸化防止層１７は、金を主成分として含む層であり、はんだ層２の表面に形成されている。酸化防止層１７は、はんだ層２の表面を酸化しにくくする。はんだ層２の表面が酸化すると、接着強度が落ちる。酸化防止層１７は、例えば、厚さが３０ｎｍ以上３００ｎｍ以下である。酸化防止層１７は、接合層４と同様に金を主成分とする層であり、接合工程においては、第１実施形態と同様に、はんだ層２の融点未満の温度で加熱することで、酸化防止層１４を含んで、はんだ層２と接合層４の界面付近が融解する。界面付近において、金と錫とが拡散して、溶融部分の融点が局所的に上昇して、冷却せずとも固化させることができる。
第２密着層１６および酸化防止層１７は、本実施形態において、いずれか一方を設けていればよく、両方を設けていてもよい。第２密着層１６および酸化防止層１７を形成する方法は、例えば、蒸着法またはスパッタリング法など金膜を形成できる方法であれば、どのような方法であってもよい。接合工程における各種接合条件については、第１実施形態と同じであってよい。
図３は、第３実施形態の接合構造体の概略を示す断面図である。本実施形態の接合構造体は、第１実施形態の接合方法によって、サブマウント３の側と発光素子１の側とが接合された構造体である。各層については、第１実施形態と同じであるので、同じ参照符号を付して説明を省略する。本実施形態では、第１実施形態の接合方法で接合した場合に、はんだ層２と接合層４との間に、中間層１８が形成される。はんだ層２と接合層４との間に位置する中間層１８は、はんだ層２より融点の低い金−錫合金からなる。中間層１８は、例えば、はんだ層２の金−錫合金の組成に比べて、金の割合が多くなっている。このような中間層１８は、熱膨張係数が、はんだ層２と接合層４の中間の値となる。これにより、冷却時に生じる内部応力を低減することができ、クラック発生および剥離などの破壊を抑制することができる。
中間層１８は、例えば、厚さが０．１μｍ以上１μｍ以下である。中間層１８の金−錫合金は、錫を１９質量％以上２０質量％未満含み、融点は、２８０℃より高く３６０℃以下である。
図４は、第４実施形態の接合構造体の概略を示す断面図である。本実施形態の接合構造体は、第２実施形態の接合方法によって、サブマウント３の側と発光素子１の側とが接合された構造体である。各層については、第２実施形態と同じであるので、同じ参照符号を付して説明を省略する。本実施形態では、第２実施形態の接合方法で接合した場合に、酸化防止層１７全体がはんだ層２に拡散し、さらに、接合層４の一部が拡散する。本実施形態の接合構造体には、酸化防止層１７は、はんだ層２に拡散することで残っておらず、はんだ層２と接合層４との間に中間層１８が位置する。中間層１８は、第３実施形態と同様に、はんだ層２より融点の低い金−錫合金からなり、生じる内部応力を低減することができ、クラック発生および剥離などの破壊を抑制することができる。
また、変形例として、上記の各実施形態とは逆に、はんだ層２がサブマウント３の側に形成され、接合層４が発光素子１の側に形成されていてもよい。
次に本実施形態の実施例について説明する。
・実施例
試験用基板として石英製の基板を準備し、密着層（Ｃｒ）１４（厚さ１０ｎｍ）、拡散防止層（Ｐｔ）１５（厚さ２５ｎｍ）、密着層（Ａｕ）１６（厚さ１００ｎｍ）、はんだ層２（厚さ１μｍもしくは２μｍ）、酸化防止層（Ａｕ）１７（厚さ１００ｎｍ）の順に積層した。はんだ層２は、はんだ層２の膜厚が１μｍの試料は、錫を２７．２質量％含む金−錫合金（融点は３６０℃）からなる層とした。はんだ層２の膜厚が２μｍの試料は、錫を２３．５質量％含む金−錫合金（融点は３３０℃）からなる層とした。接合工程では、加熱温度を膜厚１μｍの試料は３４０℃、膜厚２μｍの試料は３１０℃とし、設定圧力を５ｍｂａｒとし、圧接時間を１分間とした。
・比較例
比較例は、加熱温度を３８０℃とした以外は、実施例と同じである。
・実施例
試験用基板として石英製の基板を準備し、密着層（Ｃｒ）１４（厚さ１０ｎｍ）、拡散防止層（Ｐｔ）１５（厚さ２５ｎｍ）、密着層（Ａｕ）１６（厚さ１００ｎｍ）、はんだ層２（厚さ１μｍもしくは２μｍ）、酸化防止層（Ａｕ）１７（厚さ１００ｎｍ）の順に積層した。はんだ層２は、はんだ層２の膜厚が１μｍの試料は、錫を２７．２質量％含む金−錫合金（融点は３６０℃）からなる層とした。はんだ層２の膜厚が２μｍの試料は、錫を２３．５質量％含む金−錫合金（融点は３３０℃）からなる層とした。接合工程では、加熱温度を膜厚１μｍの試料は３４０℃、膜厚２μｍの試料は３１０℃とし、設定圧力を５ｍｂａｒとし、圧接時間を１分間とした。
・比較例
比較例は、加熱温度を３８０℃とした以外は、実施例と同じである。
接合工程の実施後に得られた接続構造体において、いずれの実施例でも、はんだ層２と接合層４との間に中間層１８が生じていることが確認できた。中間層１８は、錫を１９．５質量％含んでおり、融点は３１０℃である。中間層１８の確認は、ＳＥＭ（走査型電子顕微鏡）およびＥＤＸ（エネルギー分散型Ｘ線分析）の組み合わせによる公知の測定方法で行った。また、比較例においては、はんだ層２全体が融解し、その後、冷却固化したため、中間層１８は存在していないことを確認した。実施例では、中間層１８の存在によって、クラック発生および剥離などの破壊を抑制することができる。一方、比較例では、中間層１８が存在しないので、クラック発生および剥離などの破壊を抑制することができない。
接合前のはんだ層の幅は、実施例、比較例ともに２０μｍとし、接合後のはんだ層の幅を比較した。はんだ層２の膜厚が１μｍの試料では、比較例では、接合後の幅が２３．６μｍであった。これに対して、実施例では接合後の幅が２３μｍであり、はんだ層の広がりは、わずかながら抑えられた。はんだ層２の膜厚が２μｍの試料では、比較例では、接合後の幅が３７．６μｍであった。これに対して、実施例では３１μｍであり、はんだ層の広がりが大きく抑えられることがわかった。
本開示は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形および変更は全て本発明の範囲内のものである。
１ 発光素子
２ はんだ層
３ サブマウント
４ 接合層
１２ 第１電極
１３ 第２電極
１４ 第１密着層
１５ 拡散防止層
１６ 第２密着層
１７ 酸化防止層
１８ 中間層
２ はんだ層
３ サブマウント
４ 接合層
１２ 第１電極
１３ 第２電極
１４ 第１密着層
１５ 拡散防止層
１６ 第２密着層
１７ 酸化防止層
１８ 中間層
Claims (10)
- 電極を有する電子部品の側と、前記電子部品を搭載する搭載面を有する被搭載物の側とを接合する電子部品の接合方法であって、
前記電子部品の前記電極の上に、錫を２０質量％以上含む金−錫合金からなるはんだ層を形成し、前記被搭載物の前記搭載面の上に、金を主成分として含む接合層を形成する層形成工程と、
前記はんだ層と、前記接合層とを、前記金−錫合金の融点未満の温度で加熱して接合する接合工程と、を備える電子部品の接合方法。 - 前記層形成工程は、前記はんだ層の表面に金を主成分として含む酸化防止層を、さらに形成する、請求項１記載の電子部品の接合方法。
- 前記層形成工程は、前記電極の上に第１密着層を形成し、前記第１密着層の表面に前記はんだ層を形成する、請求項１または２記載の電子部品の接合方法。
- 前記層形成工程は、前記第１密着層の上に、白金族元素を主成分とする拡散防止層を介して金を主成分として含む第２密着層を形成する、請求項３に記載の電子部品の接合方法。
- 前記電子部品は、発光素子を有する、請求項１〜４のいずれか１つに記載の電子部品の接合方法。
- 前記電子部品は、前記被搭載物の前記搭載面に対向する面に少なくとも２つの前記電極を有している、請求項１〜５のいずれか１つに記載の電子部品の接合方法。
- 電極を有する電子部品の側と、前記電子部品を搭載する搭載面を有する被搭載物の側とが接合された電子部品の接合構造体であって、
前記電子部品の前記電極の上に位置し、錫を２０質量％以上含む金−錫合金からなるはんだ層と、
前記被搭載物の前記搭載面の上に位置し、金を主成分とする接合層と、
前記はんだ層と前記接合層との間に位置し、前記はんだ層より融点の低い金−錫合金からなる中間層と、を備える、電子部品の接合構造体。 - 前記はんだ層は、錫を２０質量％以上３０質量％以下含む金−錫合金である、請求項７に記載の電子部品の接合構造体。
- 前記電極と前記はんだ層との間に位置し、金を主成分として含む密着層をさらに備える、請求項７または８に記載の電子部品の接合構造体。
- 前記電子部品は、前記被搭載物の前記搭載面に対向する面に少なくとも２つの前記電極を有している、請求項７〜９のいずれかに記載の電子部品の接合構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018243576 | 2018-12-26 | ||
| JP2018243576 | 2018-12-26 | ||
| PCT/JP2019/051100 WO2020138278A1 (ja) | 2018-12-26 | 2019-12-26 | 電子部品の接合方法および接合構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020138278A1 true JPWO2020138278A1 (ja) | 2021-11-04 |
| JP7223772B2 JP7223772B2 (ja) | 2023-02-16 |
Family
ID=71127743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020562400A Active JP7223772B2 (ja) | 2018-12-26 | 2019-12-26 | 電子部品の接合方法および接合構造体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220069185A1 (ja) |
| EP (1) | EP3905343A4 (ja) |
| JP (1) | JP7223772B2 (ja) |
| CN (1) | CN113287206A (ja) |
| WO (1) | WO2020138278A1 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283542A (ja) * | 1990-03-30 | 1991-12-13 | Tanaka Denshi Kogyo Kk | 半導体チップの接続方法 |
| JPH0878474A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 基板の接続構造及びその接続方法 |
| JP2006210829A (ja) * | 2005-01-31 | 2006-08-10 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2007128982A (ja) * | 2005-11-01 | 2007-05-24 | Nec Corp | 半導体バンプ接続構造体及びその製造方法 |
| JP2007329156A (ja) * | 2006-06-06 | 2007-12-20 | Fujikura Ltd | 半導体装置およびその製造方法、並びに電子部品 |
| JP2011155149A (ja) * | 2010-01-27 | 2011-08-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
| JP2012089578A (ja) * | 2010-10-15 | 2012-05-10 | Sanyo Electric Co Ltd | 半導体レーザ装置の製造方法、半導体レーザ装置および光装置 |
| JP2013197264A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
| JP2015138870A (ja) * | 2014-01-22 | 2015-07-30 | 豊田合成株式会社 | 発光素子、発光装置およびその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661624A (ja) * | 1992-06-08 | 1994-03-04 | Mitsubishi Electric Corp | プリント基板及び該プリント基板への電子部品の実装方法 |
| JP3718380B2 (ja) * | 1999-08-18 | 2005-11-24 | 株式会社日立製作所 | はんだ接続構造を有する回路装置およびその製造方法 |
| JP2002313838A (ja) * | 2001-04-18 | 2002-10-25 | Murata Mfg Co Ltd | 電子部品の製造方法、通信装置 |
| JP3994980B2 (ja) * | 2004-03-29 | 2007-10-24 | 株式会社日立製作所 | 素子搭載用基板及びその製造方法並びに半導体素子実装方法 |
| JP2005286273A (ja) * | 2004-03-31 | 2005-10-13 | Sohki:Kk | 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法 |
| JP2006173557A (ja) * | 2004-11-22 | 2006-06-29 | Toshiba Corp | 中空型半導体装置とその製造方法 |
| JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| JP2011138913A (ja) * | 2009-12-28 | 2011-07-14 | Citizen Holdings Co Ltd | 半導体発光素子とその製造方法 |
| TW201323109A (zh) * | 2011-12-08 | 2013-06-16 | Fair Friend Green Technology Corp | 鎂合金製品的製造方法 |
| WO2016190205A1 (ja) * | 2015-05-26 | 2016-12-01 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法、及び接合材料 |
-
2019
- 2019-12-26 US US17/418,683 patent/US20220069185A1/en active Pending
- 2019-12-26 WO PCT/JP2019/051100 patent/WO2020138278A1/ja unknown
- 2019-12-26 CN CN201980086111.XA patent/CN113287206A/zh active Pending
- 2019-12-26 EP EP19902825.9A patent/EP3905343A4/en active Pending
- 2019-12-26 JP JP2020562400A patent/JP7223772B2/ja active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03283542A (ja) * | 1990-03-30 | 1991-12-13 | Tanaka Denshi Kogyo Kk | 半導体チップの接続方法 |
| JPH0878474A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 基板の接続構造及びその接続方法 |
| JP2006210829A (ja) * | 2005-01-31 | 2006-08-10 | Shin Etsu Handotai Co Ltd | 発光素子及び発光素子の製造方法 |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2007128982A (ja) * | 2005-11-01 | 2007-05-24 | Nec Corp | 半導体バンプ接続構造体及びその製造方法 |
| JP2007329156A (ja) * | 2006-06-06 | 2007-12-20 | Fujikura Ltd | 半導体装置およびその製造方法、並びに電子部品 |
| JP2011155149A (ja) * | 2010-01-27 | 2011-08-11 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体パッケージ |
| JP2012089578A (ja) * | 2010-10-15 | 2012-05-10 | Sanyo Electric Co Ltd | 半導体レーザ装置の製造方法、半導体レーザ装置および光装置 |
| JP2013197264A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
| JP2015138870A (ja) * | 2014-01-22 | 2015-07-30 | 豊田合成株式会社 | 発光素子、発光装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3905343A4 (en) | 2022-09-28 |
| CN113287206A (zh) | 2021-08-20 |
| US20220069185A1 (en) | 2022-03-03 |
| EP3905343A1 (en) | 2021-11-03 |
| JP7223772B2 (ja) | 2023-02-16 |
| WO2020138278A1 (ja) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI514522B (zh) | 副載置片及其製造方法 | |
| TWI440068B (zh) | 基材接合方法以及半導體元件 | |
| JP2014183119A (ja) | パワーモジュール用基板の製造方法 | |
| JP5417505B2 (ja) | 半導体装置 | |
| JP3794987B2 (ja) | 半導体発光装置 | |
| JP2006062930A (ja) | セラミックと金属との接合体及びその製造方法 | |
| JP3912130B2 (ja) | サブマウント | |
| JP2008034581A (ja) | サブマウント | |
| JP4537877B2 (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| JP3779218B2 (ja) | サブマウントおよび半導体装置 | |
| JP7223772B2 (ja) | 電子部品の接合方法および接合構造体 | |
| JP6259625B2 (ja) | 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法 | |
| JP6345347B2 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
| JP2007134744A (ja) | サブマウントおよび半導体装置 | |
| JP6156693B2 (ja) | 半導体装置の製造方法 | |
| JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| US20140042616A1 (en) | Semiconductor device | |
| JP2006086361A (ja) | 半導体発光素子及びその製造方法 | |
| JP5023633B2 (ja) | 光通信装置及びその製造方法 | |
| JP6260941B2 (ja) | 半導体装置の製造方法 | |
| TWI578566B (zh) | 發光二極體結構 | |
| JP5062545B2 (ja) | サブマウント及びその製造方法 | |
| TWI531087B (zh) | 發光二極體結構 | |
| TWI617053B (zh) | 發光二極體結構 | |
| JP2006286943A (ja) | サブマウント基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7223772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |