TWI514522B - 副載置片及其製造方法 - Google Patents

副載置片及其製造方法 Download PDF

Info

Publication number
TWI514522B
TWI514522B TW101142162A TW101142162A TWI514522B TW I514522 B TWI514522 B TW I514522B TW 101142162 A TW101142162 A TW 101142162A TW 101142162 A TW101142162 A TW 101142162A TW I514522 B TWI514522 B TW I514522B
Authority
TW
Taiwan
Prior art keywords
solder material
layer
material layer
submount
substrate
Prior art date
Application number
TW101142162A
Other languages
English (en)
Other versions
TW201308527A (zh
Inventor
Yoshikazu Oshika
Masayuki Nakano
Original Assignee
Dowa Electronics Materials Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005079985A external-priority patent/JP2006261569A/ja
Priority claimed from JP2005091941A external-priority patent/JP2006278463A/ja
Priority claimed from JP2005105044A external-priority patent/JP2006286943A/ja
Priority claimed from JP2005105045A external-priority patent/JP2006286944A/ja
Priority claimed from JP2005105046A external-priority patent/JP5062545B2/ja
Application filed by Dowa Electronics Materials Co filed Critical Dowa Electronics Materials Co
Publication of TW201308527A publication Critical patent/TW201308527A/zh
Application granted granted Critical
Publication of TWI514522B publication Critical patent/TWI514522B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Description

副載置片及其製造方法
本發明係關於半導體裝置所使用之副載置片(submount)及其製造方法。
一般於將半導體裝置加以封裝時，係將半導體裝置裝載於散熱板或散熱器上，而將半導體裝置所產生的熱加以散熱。於半導體裝置與散熱板之間，有時係設置有用以改善散熱特性之熱傳導率高的基板，亦即介設副載置材。關於此熱傳導率高的基板，為人所知者有氮化鋁(AlN)等。
於將副載置片及半導體裝置加以接合時，其接合強度為要求之一。於習知技術中，係藉由高價的貴金屬而設置密接層，或是為了提高配置於焊材層底面之電極層與基板之間的接合強度而將基板其本身的表面粗糙度加以調整。
於專利文獻1中係揭示有，於依序疊層有Ti、Pt、Au之金屬層所披覆之副載置片中，係於Au上更隔介由Ti及Pt所組成的焊材密接層及焊材層，而將半導體元件加以裝載之副載置片構造。於此文獻中，於將半導體發光元件接合於焊材層時，與半導體發光元件的接合強度為40MPa以上，此外，副載置片所採用之基板的表面粗糙度(Ra)較理想為未滿1μm，更理想為0.1μm以下。當表面粗糙度超過1μm時，於半導體發光元件的接合時，容易於與副載置片之間產生空隙，因而會使半導體發光元件的冷卻效果降低。
於專利文獻2中係揭示有，於由AlN所組成的基板以依序疊層有Ti、Pt、Au之金屬層加以披覆之副載置片中，使基板的表面粗糙度(Ra)形成為0.1μm至0.5μm，藉此可藉由上述成膜金屬之錨定效應，而提供一種可承受熱循環且對AlN基板具有很高的接合強度之副載置片，並揭示有於使AlN基板的表面粗糙度形成為過小時，無法獲得充分的接合強度之比較例。關於熱傳導率較高的基板，例如有氮化鋁(AlN)等(例如參照專利文獻3)。
於專利文獻3、4、5中係揭示有，於副載置片之裝載有半導體雷射(LD)晶片的第1面以及黏接於散熱用金屬塊之第2面的兩面，形成有阻障層、及Au與Sn的合金層或Sn與Pb之合金層之光半導體元件用副載置片。於此文獻中，合金層係藉由蒸鍍所形成，該合金組成係調整為例如Au：Sn=70：30(元素比)之成為所謂的共晶組成者。藉由將合金層加以熔解，可將LD晶片與散熱用金屬塊接合於副載置片。
於專利文獻3及5中係揭示有，將產生熱之半導體雷射二極體的動作層接合於副載置片，而可具有良好的散熱特性。此時，係於基板上以磊晶成長所形成之極薄的動作層之表面作為下側，亦即以所謂的接面朝下(Junction Down)方式來進行接合。因此，於接合時容易產生因往焊材層的pn接合之附著所產生之短路不良。
如此，副載置片係做為，於進行焊晶(Die Bonding)時具有焊材的作用，並且可將焊晶時之散熱用金屬塊的熱 膨脹所造成之光半導體元件的應變加以緩和之極為重要的零件。於上述副載置片中，與副載置片基板所裝載之半導體元件之接合以及對副載置片基板之散熱板的接合，係藉由形成於副載置片的單面及/或雙面之焊材層來進行。
為了降低環境的負荷，接合材料亦採用未使用Pb之焊材，亦即逐漸往無Pb化發展，因此關於替代材料，係提出有Au-Sn、Ag-Sn、In-Sn、Zn-Sn等之焊材組成。然而，於無Pb焊材時，熔點係較Pb焊材(PbSn的熔點為183℃)變高，因此於將半導體元件加以接合時，由於與半導體元件之耐熱溫度的差距縮小，因此可能導致元件劣化等之問題。此外，由於Sn及In的使用量增加而使表面容易氧化，此亦對焊材本身的潤濕性造成影響。
在此，於隔介焊材層將半導體元件接合於副載置片時之最重要的特性之一，為焊材接合時之焊材層與電極層之間的潤濕性。一般所採用之無Pb焊材之潤濕性較差，因此一般係採用松香系等之助焊劑。另一方面，如膏狀焊材及球狀焊材網版印刷等，於採用助焊劑來進行焊材接合時，係藉由助焊劑使表面具有潤濕性，因此潤濕性的影響幾乎不存在。然而，於副載置片之類的厚度及體積極小的焊材，要將厚度及體積同樣極小之半導體元件加以接合時，係無法忽視助焊劑對所接合之半導體元件的輸出可靠度所產生之影響，因此亦有未採用助焊劑來進行接合之情況。因而有副載置片之焊材的潤濕性非常差者。
於如此的焊材層中，尤其是於包含Sn及In為成分之 低熔點焊材材料所組成之焊材層，露出於表面之Sn及In容易產生氧化而在其表面形成氧化膜，因而導致於接合時因氧化膜的影響而不易進行焊材接合。關於改善此情形之方法，例如於非專利文獻1中係提出有，將包含Sn及In為成分之焊材層置於真空環境或是還原環境中，並在去除氧化膜之下來進行接合。
於非專利文獻2中係提出有，於Au-Sn系的焊材層中，以Sn不會從該表面暴露出的方式將Sn層及Au層加以疊層而形成，並於最外側表面設置Au層之焊材層。於非專利文獻3中係提出有，關於將Si半導體元件接合於Si基板上時所採用之焊材，係形成為使Sn不會從表面暴露出之疊層構造。於非專利文獻4中係提出有，雖然副載置片的焊材層本身係由合金所形成，但係於焊材層表面形成Au層而防止氧化之手法。
此外係有人提出，於使用無Pb焊材時，以使Sn等容易產生氧化的金屬不會從表面暴露出的方式將焊材層形成為疊層構造，並調整為共晶組成而進行接合。此時，焊材層本身處於非平衡狀態，且即使放置於室溫下亦會往平衡狀態行進，因此金屬原子容易產生擴散(參照非專利文獻5及非專利文獻6)。
如此於習知技術中，係採用以構成焊材層之元素所組成之共晶組成而進行合金化之構造的焊材層(以下適當的稱為合金焊材層)，來做為熔融前之焊材層的形態。亦即，一般為於副載置片基板上形成熔融前的焊材層之製程中， 使成為期待的共晶組成方式來進行調整形成銲材層的金屬元素的構成比之方法。若為以Sn元素以及Au、Ag、Pb等之金屬元素中之任一項或是該組合所構成之焊材，例如若為Au-Sn合金焊材層，則使成為Au：Sn=70：30(元素比)的形態來進行調整。
此外，做為將副載置片及半導體發光元件加以接合時的要求之一，為減少該接合溫度的變動度。於將副載置片及半導體發光元件加以接合時，係將形成在副載置片之焊材層加熱熔融至完全變成液相為止，使與形成在半導體元件側之電極接觸，之後冷卻而固化，藉此可藉以熔融後的焊材層，將副載置片及半導體發光元件兩者加以接合。關於焊材層的加熱方法，有採用電阻加熱爐或加熱台等之廣泛範圍的加熱方法，或是採用局部加熱燈或熱氣體加熱等之局部性急速加熱方法等，可依據封裝形態及操作性等來選擇加熱方法。然而，於採用局部性急速加熱方法來進行加熱時，會因副載置片及半導體元件的材料之不同或是加熱裝置的性能等之不同，而經常產生加熱溫度的差參不齊。此外，於加熱裝置的溫度較目標的接合溫度還低時，容易產生未熔融接合以及焊材潤濕性的降低等之不良。相反的，於加熱裝置的溫度較目標的接合溫度還高時，會產生半導體元件晶片被破壞等之不良。
此外，為了防止於接合時因焊材層往半導體元件爬昇而導致短路不良，於專利文獻3中，係藉由蒸鍍而形成焊材層，並將其厚度薄化為大約5000 Å(0.5μm)。於專利文 獻5中，為了防止焊材層的流動，係於副載置片基板設置焊材流動防止用溝槽，以使焊材流入於該溝槽內。
此外，係有於副載置片形成電路圖案而裝載半導體裝置之情況。於形成如電極層般之精細圖案時，可採用微影技術而相對較容易地形成。關於微影技術之顯像液，一般係採用四甲基胺系之類鹼性顯像液。根據此方式，可形成以1μm為單位之圖案。
關於採用微影技術之具體性的電極形成方法，剝離法(Lift Off)為主流技術。剝離法為，預先以旋轉塗佈裝置等將光阻塗佈於全面之後，首先藉由微影技術來實施圖案形成。之後藉由蒸鍍法或濺鍍法將電極加以成膜，然後將光阻融解，以去除成膜在光阻上面之部分，藉此而形成預定的電極。然而，於藉由微影技術所形成之圖案在曝光之後所進行的顯像中，由於做為電極所蒸鍍之副載置片基板表面係直接與顯像液接觸，因此會有因基板材質的不同，造成基板表面受腐蝕等而變得粗糙之問題。
[專利文獻1]日本特開2002-368020號公報
[專利文獻2]日本特開2001-308438號公報
[專利文獻3]日本特開平1-138777號公報
[專利文獻4]日本特公平6-3815號公報
[專利文獻5]日本特公平8-31654號公報
[非專利文獻1]J. F. Kuhmann其他8位，“Oxidation and Reduction Kinetics of Eutectic SnPb, InSn and AuSn: A Knowledge Base for Fluxless Solder Bonding Applications”, IEEE Electronic Components and Technology Conference, pp. 120-126, 1997
[非專利文獻2]C. R. Dohle其他3位，“Low Temperature Bonding of Epitaxial Lift Off Devices with AuSn”, IEEE Transactions on Components, Packings, and Manufacturing Technology-Part B, Vol. 19, No. 3, pp. 575-580, 1996
[非專利文獻3]C. C. Lee其他1位，“Fluxless Non-Eutectic Joints Fabricated Using Gold-Tin Multilayer Composite”, IEEE Transactions on Components, Packaging, and Manufacturing Technologies, Vol. 26, No. 2, pp. 416-426, 2003
[非專利文獻4]H. L. Chang其他11位，“Effect of Joint Strength of PbSn and AuSn Solders on Temperature Cycling Tests in Laser Packages”, IEEE Conference Proceedings, LEOS Annual Meeting, IEEE Lasers And Electro-Optics Society, pp. 800-801, 1999
[非專利文獻5]S. Nakahara其他3位，“ROOM TEMPERATURE INTERD IFFUSION STUDIES OF Au/Sn THIN FILM COUPLES”, Thin Solod Films, Vol. 84, pp. 185-196, 1981
[非專利文獻6]M. Hutter其他6位，“Calculation of Shape and Experimental Creation of AuSn Solder Bumps for Flip Chip Applications”, IEEE Proceedings Electronic Components & Technology Conference, pp. 282-288, 2002
如上所述，於習知技術之副載置片中，由於焊材潤濕擴散性的惡化而導致接合強度的降低，為了進行接合，必須將溫度上升至超過焊材熔解溫度。結果為具有容易導致焊材接合之半導體元件的劣化及破壞之課題。而焊材接合製程之能量效率亦有變得較差之情形。於採用貴金屬的密接層時，亦具有成本上升之大課題。
於以剝離法(Lift Off)將電極形成於副載置片時，基板表面粗糙度容易變大，雖然具有提升基板表面所成膜之電極層本身的接合強度之效果，但同時亦存在，於基板表面的表面粗糙度為較粗的狀態所成膜之電極層的表面粗糙度亦變得較粗之課題。
因此，鑑於上述課題，本發明之第1目的在於提供一種，具有焊材接合時的潤濕性優良之電極層之副載置片及其製造方法。
於採用習知技術之無Pb焊材而將半導體元件加以接合時，係強烈要求(1)儘可能於低溫下將焊材加以熔解、(2)提高焊材的熔解性，藉此儘可能於低溫下快速進行接合，亦即以最小的加熱量將半導體元件加以接合。就要求接合製程時間的縮短而帶來生產力的提升之觀點來看，此低溫化亦成為課題。
焊材的熔點本身係由所採用的材料來決定，而焊材的熔解性係受到熔解前之焊材層的組織構造及表面狀態所左右。尤其是像半導體晶片的安裝採用微量的焊材時，表面的氧化狀態係對接合特性產生極大影響，因而無法進行堅固的接合。
於無Pb焊材中，即使以使上述之Sn等容易氧化的金屬不會暴露出表面的方式作成疊層構造時，由於在室溫下金屬原子也容易擴散，因而會導致孔隙等的產生而使接合本身的可靠度降低。於採用鹵素燈等的光源而瞬間將焊材加以熔解以進行接合之方法，亦即所謂的瞬間加熱(flash heating)接合法中，必須充分對用以防止氧化而設置於焊材層表面之Au進行加熱熔解，而吸收於焊材層，因而產生接合不良、以及因熔點以上的多餘加熱及加熱時間的延長而增加對半導體元件的負擔等之課題。於習知技術中，為了改良此焊材熔解性，係有於真空還原環境內使氧化膜還原並加以去除而進行安裝之技術，但是裝置龐大，因而增加製造成本。
如上所述，關於無Pb焊材所被要求之焊材熔解性，係存在有，用以提升熔解性之焊材表面的氧化防止技術本身，會阻礙原先目的之焊材熔解性的提升之課題。
此外，鑑於上述課題，本發明之第2目的在於提供一種，具有熔點互為不同之焊材層以及可防止焊材層氧化之焊材保護層之副載置片。
此外，於採用Au-Sn共晶焊材之類的不含鉛之相對 高熔點的焊材時，為了防止高溫加熱而導致對半導體元件晶片之破壞，係儘可能常於較低的加熱溫度下將半導體元件晶片加以接合。因此容易產生上述半導體元件晶片的破壞所導致之不良，而成為需加以改善之課題。上述加熱溫度的變動所造成之接合不良，亦即對接合參差不齊產生影響的因素之一，為焊材層的熔解溫度幅度。
鑑於上述課題，本發明為了消除副載片接合之參差不齊，其第3目的在於提供一種，具有熔解溫度幅度較寬廣的焊材層之副載置片及其製造方法。
於習知技術之副載置片中，由於副載置片基板與焊材層之間以及電極層與焊材層之間的接合強度下降，因此若為了解決此情況而於該等之間設置密接層，則必須具備用以形成密接層以及其圖案的形成等之多餘的製程。因此，需多花費額外製造成本。此外，由於密接層較多為採用貴金屬，因而存在有花費多餘的材料成本之課題。此外，於電極層的圖案形成製程中，由於副載置片基板表面係直接與顯像液接觸，因此係具有，可能產生因基板材質的不同導致基板表面的腐蝕等而使表面變得粗糙，而對之後的焊材層的形成產生不良影響之課題。
鑑於上述課題，本發明之第4目的在於提供一種，使構成副載置片之各層具有優良的密接性，尤其是副載置片基板與電極層以及電極層與焊材層之間具有優良的密接性之副載置片及其製造方法。
此外，為了防止因焊材層的上爬導致導致半導體元件 的短路不良，必須進行副載置片基板的溝槽加工等之步驟，因而存在製程數目增加之課題。
鑑於此課題，本發明之第5目的在於提供一種，於進行將元件裝載於副載置片之焊材接合時，具有可擴大熔解溫度幅度且降低焊材層對元件之上爬之焊材層之副載置片及其製造方法。
為了達成上述本發明之第1目的，經由本發明人等的種種探討之結果，係發現於副載置片中，於以未採用助焊劑之焊材將半導體裝置及副載置片加以接合時，電極層的表面粗糙度會對焊材的潤濕性產生影響之見解，因而完成本發明。
為了達成上述第1目的，第1發明為一種副載置片，係包含：形成於副載置片基板表面之基板保護層；形成在基板保護層之電極層；及由形成在電極層上之單層的構成元素之共晶組成以外的合金所組成之焊材層；電極層表面的表面平均粗糙度未滿0.1μm，較理想為未滿0.05μm。
副載置片基板的表面平均粗糙度，係與電極層表面的平均粗糙度相同為未滿0.1μm，較理想為未滿0.05μm。未配置電極層之副載置片基板的表面平均粗糙度，同樣為未滿0.1μm，較理想為未滿0.05μm。
未配置電極層之副載置片基板表面及電極層表面之表面平均粗糙度的差分之絕對值，較理想為0.02μm以下。副載置片基板係由氮化物系陶瓷所組成，較理想為由 氮化鋁所組成。基板保護層或是電極層，較理想為至少包含2種以上之金、鉑、銀、銅、鐵、鋁、鈦、鎢、鎳、鉬中之任何金屬元素。
根據上述構成，係使副載置片的電極層之表面粗糙度形成為未滿0.1μm，藉此可提升焊材層的潤濕性，而在不使用助焊劑之下堅固的將焊材層及半導體裝置之間加以接合。亦即，可將半導體裝置下部的焊材層形成為不具空隙之均勻的層，並且可將其厚度形成為最低限度的焊材層接合。藉此，於裝載半導體裝置時可獲得熱電阻較小之副載置片，因此可降低採用有本發明的副載置片之半導體裝置的溫度上升，而提升半導體裝置的性能及壽命。
此外，為了達成上述第1目的，本發明為一種副載置片之製造方法，係用以製造出包含：形成在副載置片基板的表面之基板保護層；形成在基板保護層上之電極層；及由形成在電極層上之單層的構成元素之共晶組成以外的合金所組成之焊材層之副載置片，其特徵為包含：將與電極層或是焊材層所使用之金屬元素為不同之1種或是複數種金屬，披覆於整體副載置片基板而做為基板保護層之製程；及將預定圖案的電極層及焊材層形成於基板保護層之後，將未配置電極層及焊材層的部分之基板保護層加以去除之製程。
做為基板保護層而披覆於副載置片基板的全面之金屬，係與上述電極層的金屬不同，且可由鈦、鉑、鎳、鎢、鉬中的一種或是複數種所構成。
根據上述製造方法，可在具有極佳的良率下製造出具有優良的焊材層潤濕性之副載置片。
接著，為了達成上述第2目的，關於上述焊材層的熔解性，本發明人等係著眼於焊材層的熔點以及表面的防止氧化而進行種種研究。結果係發現到，在上升至接合溫度為止之前分為2階段以上將焊材加以熔解，藉此可提高焊材層本身的熔解性，並可容易將用以防止焊材層的最外層表面氧化而設置之焊材保護層加以熔解，而使兩者的目的同時達成，因而完成本發明。
為了達成上述第2目的，第2發明為一種副載置片，係包含：裝載有半導體元件之副載置片基板；配置於副載置片基板的表面之焊材層；及配設於焊材層的最表層之焊材保護層，其特徵為：焊材層係由包含有熔點為不同之至少2種以上的合金之單層的層所組成。
焊材層的成分，係包含Ag、Au、Cu、Zn、Ni、In、Ga、Bi、Al、Sn中之2種以上的元素，較理想為包含Au與Sn、以及Ag與Sn中之任一項，或是包含Ag及Au及Sn。
根據上述構成，本發明之副載置片係於加熱熔解時進行多階段的焊材熔解，而可將焊材保護層的熔解殘留以及組成變化所造成之熔點變化等加以緩和，因此可提升焊材的熔解性。
焊材保護層係由貴金屬所組成，較理想為Au。藉此可進行多階段之形成在副載置片上之焊材的熔解，並藉由形成在焊材層的最上層之貴金屬，可將焊材層表面的氧化壓 低，而可獲得良好的焊材熔解性。
為了達成上述第3目的，本發明人等係著眼於焊材層的熔解溫度幅度而進行種種研究。習知之共晶組成的合金焊材層，於平衡狀態相圖之所謂的共晶點以下的溫度中，係做為完全的固體而存在，藉由將此焊材層升溫至共晶溫度為止而使焊材層首次成為液相狀態，可引發與半導體元件的電極之相互擴散而進行接合。亦即，從焊材層開始熔解的溫度起至成為完全液相之溫度為止之範圍，亦即熔解溫度幅度為0℃。因此，於焊材層的熔解溫度，亦即於熔點以上之最低限度的加熱量來進行接合時，即使稍微低於熔解溫度時，焊材層亦為固相而完全無法與半導體元件晶片進行接合，因此根據此發現而完成本發明。
為了達成上述第3目的，第3發明為一種副載置片，其特徵為：包含形成於副載置片基板的表面，且用以將半導體元件加以接合之焊材層；該焊材層並非其構成元素的共晶組成之組成。亦即為共晶組成以外之組成。
上述焊材層之熔解開始溫度與完全熔解溫度之間，可具有溫度差。較理想為此溫度差為10℃以上。於加熱此焊材層時的差熱動作中，顯示出最初的差熱變動之溫度，與顯示出表示完全熔解的差熱變動結束之溫度之間的差，係較10℃還大。此外，較理想為於顯示出最初的差熱變動之溫度，與顯示出表示完全熔解的差熱變動結束之溫度之間，係具有2點以上之差熱峰值點。構成焊材層之材料，可為包含Au、Ag、Cu、Zn、In、Bi、Fe、Pb、Ti、Al、Sb、 Ni中之至少1種以上的金屬材料與Sn之合金。較理想為構成副載置片基板之材料，為氮化鋁、碳化矽、矽中之任一種。
藉由使焊材層的組成成為共晶組成以外之組成，由於不會成為共晶組成，因此可使焊材的熔解溫度幅度從固相線溫度所示之熔解開始溫度起，擴大至液相線溫度所示之熔解結束溫度為止。此時，若於熔解開始溫度以上則處於焊材層中包含液相的狀態，因此於將半導體裝置加以接合時，可引發與半導體元件的電極之相互擴散，而形成用以達成副載置片的功能之充分的接合。
為了達成上述第3目的，本發明為一種副載置片之製造方法，於將具有以構成元素所決定的共晶組成以外的組成之焊材層覆蓋於單面或雙面時，係藉由進行焊材層的每一種構成元素之蒸鍍而成膜焊料層。
例如藉由2元同時蒸鍍來進行具有共晶組成以外的組成之焊材層之成膜，可在具有優良的精密度下，製造出具有組成一致的焊材層之副載置片。
為了達成上述第4目的，本發明人等係發現到，於副載置片中，尤其關於副載置片基板與形成在該副載置片基板上的各層之密接強度，例如副載置片基板的表面之碳化合物的存在，會對副載置片基板與電極層之密接強度產生影響，因而完成本發明。
為了達成上述第4目的，第4發明為一種副載置片，其特徵為包含：副載置片基板；形成在副載置片基板表面 之電極層；及形成在該電極層上之焊材層；形成在副載置片基板與電極層之間之界面附近及/或形成在電極層與焊材層之間之界面附近之碳濃度，為1×1020 atoms/cm3 以下。
本發明的其他構成之副載置片之特徵為：係包含副載置片基板；形成在副載置片基板上之基板保護層；形成在基板保護層之電極層；及形成在該電極層上之焊材層；副載置片基板、基板保護層、電極層與焊材層之相互接觸的界面附近之至少一處以上的界面附近之碳濃度，為1×1020 atoms/cm3 以下。
本發明的另外構成之副載置片之特徵為：係包含副載置片基板；形成在副載置片基板上之基板保護層；形成在基板保護層上之電極層；形成在電極層上之密接層；及形成在該密接層上之焊材層；副載置片基板與基板保護層之界面附近、基板保護層與電極層之界面附近、電極層與密接層之界面附近、及該密接層與焊材層之界面附近之至少一處以上的界面附近之碳濃度，為1×1020 atoms/cm3 以下。
此外，較理想為於焊材層上更形成焊材保護層，焊材層與焊材保護層之間所形成之界面附近之碳濃度，為1×1020 atoms/cm3 以下。副載置片基板較理想為由氮化物系陶瓷所組成。氮化物系陶瓷較理想為由氮化鋁所組成。
使構成副載置片之副載置片基板與形成在該副載置片基板上的各層之界面附近所存在之碳濃度設為1×1020 atoms/cm3 以下，藉此可提高副載置片基板與電極層之密接強度，或是其他各層之間的密接強度，而可堅固的 將副載置片接合於半導體裝置。因此可降低採用有本發明的副載置片之半導體裝置的溫度上升，而提升半導體裝置的性能及壽命。
為了達成上述第4目的，本發明為一種用以製造出副載置片之製造方法，其特徵為：對形成副載置片基板之電極層的區域表面及/或形成上述電極層之焊材層的區域表面，施以用來降低碳濃度之表面洗淨製程。
此外，較理想為係包含更於副載置片基板及電極層之間形成基板保護層之製程，並於形成基板保護層及/或電極層之前，施以用來降低形成基板保護層及/或電極層之區域表面的碳濃度之表面洗淨製程。此外，較理想為係包含更於電極層及焊材層之間形成密接層之製程，並於電極層及/或焊材層的形成前，施以用來降低形成電極層及/或焊材層之區域表面的碳濃度之表面洗淨製程。此外，較理想為係包含更於焊材層上形成焊材保護層之製程，於該焊材保護層的形成前，施以用來降低焊材層表面的碳濃度之表面洗淨製程。上述各個表面洗淨，係以紫外線臭氧處理法或是電漿灰化(plasma asher)法來進行。
根據上述製造方法，可在較低成本以及較優良的良率之下，將副載置片基板與電極層之密接性、或是形成在副載置片基板上的各層之間的密接性極為優良之副載置片加以製造出。
為了達成上述第5目的，第5發明為一種副載置片，其特徵為：構成用以接合半導體元件之焊材層之元素的組 成比，係於焊材層的深度方向產生變化。藉由使焊材層的組成比於深度方向產生變化，可使焊材的熔解溫度幅度，從焊材層表面的組成所獲得之熔點溫度開始，擴大至到達焊材層背面為止的組成所獲得之熔點溫度為止。若為焊材層表面的熔點溫度以上，則處於焊材層中包含液相的狀態，因此於將半導體元件加以接合時，可引發與半導體元件的電極之相互擴散，而形成用以達成副載置片的功能之充分的接合。此外，亦可降低半導體元件的接合時所產生之焊材層的上爬高度。
較理想之焊材層的組成比，係使將半導體元件加以接合之表面側的熔點較該背面側的熔點還低的方式，於焊材層的深度方向產生變化。焊材層之表面側的熔點與背面側的熔點之差，較理想為較10℃還大。構成焊材層之材料，為包含Au、Ag、Cu、Zn、In、Bi、Fe、Pb、Ti、Al、Sb、Ni中之至少1種以上的金屬材料與Sn之合金。構成副載置片基板之材料，較理想為氮化鋁、碳化矽、矽中之任一種。
根據上述構成，可降低半導體元件的接合時所產生之焊材層的上爬高度。
為了達成上述第5目的，本發明為一種副載置片之製造方法，其特徵為：係將由複數個構成元素所組成之焊材層覆蓋於副載置片基板，並於將半導體元件接合於焊材層時，藉由進行焊材層的每一種構成元素之蒸鍍，使焊材層的組成比於焊材層的深度方向產生變化，而成膜。
例如藉由2元同時蒸鍍，來進行組成比於深度方向產生變化的焊材層之成膜，藉此可在具有優良的精密度下，製造出具有組成比於深度方向產生變化的焊材層之副載置片。
根據第1發明，可提升焊材層的潤濕性，而在不使用助焊劑之下堅固的將焊材層及半導體裝置之間加以接合。因此於裝載半導體裝置時可獲得熱電阻較小之副載置片。因此可降低採用有本發明的副載置片之半導體裝置的溫度上升，而提升半導體裝置的性能及壽命。此外，由於可採用剝離法(Lift Off)來製造副載置片，因此可在很好的量產性以及低成本下製造出副載置片。
根據第2發明，由於焊材層係以熔點互為不同的焊材層以及該焊材保護層所構成，因此熔解開始溫度、焊材保護層的熔解開始溫度、及完全熔解溫度均可降低，因此可降低接合溫度。亦即，在上升至接合溫度為止之前係分為2階段以上將焊材加以熔解，藉此可提高焊材層及其本身的熔解性，並可容易將用以防止表面氧化而形成之氧化防止層加以熔解，而可提供同時達成兩者之目的的副載置片。
根據第3發明，係使焊材層的組成成為決定焊材層的構成元素之共晶組成以外之組成，且焊材層之熔解開始溫度與完全熔解溫度之間具有溫度差，藉此可擴大與由焊材層所接合之半導體元件之間的接合溫度範圍。因此可獲得於裝載半導體元件時之接合差異較小之副載置片。
根據第4發明，可提供一種副載置片基板與電極層之密接性、或是形成在副載置片基板上的各層彼此間之密接性佳之副載置片。此外，即使未採用較多的貴金屬亦可提升密接性因此可達成製程的縮短以及製造成本的降低。因此可在量產性較佳且較低成本下製造出副載置片。
根據第5發明，係於焊材層的深度方向改變組成比，使焊材層表面的熔點溫度與焊材層背面的熔點溫度具有差距，藉此可擴大與由焊材層所接合之半導體元件之間的接合溫度範圍。因此，於裝載半導體元件時接合差異小，並於熔解溫度幅度內任意設定焊材層的加熱溫度，藉此可具有任意調整焊材層的熔解部分，亦即任意調整液相量之效果，因此可獲得往所接合之半導體元件的焊材上爬高度較小之副載置片。因此可有效地防止因焊材上爬高度較大所容易產生之短路的不良。
以下參照圖式來說明本發明的實施形態之副載置片的構造。
第1圖係模式性顯示本發明的副載置片的構造之剖面圖。如第1圖所示，於本發明之副載置片1中，副載置片基板2的單面及/或雙面，係以覆蓋副載置片基板2的一部分或是全部的方式，隔介形成在基板表面之基板保護層3而形成電極層4，於此電極層4的表面形成焊材層5。於發光二極體等的元件時，形成電極層4的焊材層5之處，可為全面亦可為電極圖案。此外，可於電極層4的一部分連 接金線而形成電氣電路。
關於副載置片基板2，可採用熱傳導率高的氮化鋁(AlN)、碳化矽(SiC)、金剛石IIa等。此外，於副載置片基板2的側面亦可形成與上述相同之電極層，而將副載置片基板2的上面及下面加以電性連接。
基板保護層3係於本發明之副載置片1的製造時，為最初披覆於副載置片基板2的全面之層，於形成電極層4及焊材層5的圖案時的製程中，係用以防止因蝕刻等導致副載置片基板2的表面粗糙度變大而設置。此基板保護層3較理想為與副載置片基板2的密接性良好，且與之後所述的電極層4為不同之金屬，可採用鈦(Ti)、鉑(Pt)、鎳(Ni)、鎢(W)、鉬(Mo)、銀(Ag)、銅(Cu)、鐵(Fe)、鋁(Al)、金(Au)中任一種。此外亦可包含這些金屬為2種以上。例如可於副載置片基板2上將Ti及Pt加以疊層而形成。
電極層4較理想為金屬，尤其是可採用金、鉑、銀、銅、鐵、鋁、鈦、鎢中任一種。此外亦可包含這些金屬為2種以上。例如可於基板保護層3上將Ag及Au加以疊層而形成。
焊材層5較理想為未採用鉛(Pb)，亦即為無鉛焊材。此外，較理想為可採用銀、金、銅、鋅(Zn)、鎳(Ni)、銦(In)、鎵(Ga)、鉍(Bi)、鋁、錫(Sn)中之至少2種以上的元素之焊材。
於電極層4及焊材層5之間亦可配置用以提高成膜時的密接性之密接層(省略圖示)。密接層較理想為鈦。
為了提升焊材層5a的潤濕性，較理想為電極層4的表面粗糙度(Ra)未滿0.1μm，更理想為未滿0.05μm。當電極層4的表面粗糙度為0.1μm以上時，則焊材層5a的潤濕性變差而產生接合不良，因而較不理想。
與電極層4的表面粗糙度相同，較理想為副載置片基板2的表面粗糙度(Ra)亦未滿0.1μm，更理想為未滿0.05μm。此係由於，若副載置片基板2未與電極層4的表面粗糙度設成相同，則無法提升電極層4表面的潤濕性之故。
此外，係有採用微影技術，藉由蝕刻於副載置片基板2形成基板保護層3之金屬層圖案之情況。於此蝕刻時若副載置片基板2的表面粗糙度過大，則形成在基板保護層3上之電極層4的表面粗糙度亦會因此而變大，因而較不理想。因此，較理想為未配置電極層4之副載置片基板2的表面粗糙度(Ra)，亦即，副載置片基板2暴露出表面之部分的平均粗糙度(Ra)，為使電極層4的表面粗糙度設定為未滿0.1μm最好同樣係未滿0.1μm，更理想為設成未滿0.05μm。若副載置片基板2的表面粗糙度為0.1μm以上，則電極層4的表面粗糙度容易成為0.1μm以上，因而較不理想。
此外，未配置電極層4、亦即露出之副載置片基板2的表面與電極層4表面之表面平均粗糙度(Ra)的差分之絕對值，較理想為0.02μm以下。於表面平均粗糙度(Ra)的差分之絕對值為0.02μm以上時，電極層4及副載置片基板2的密接性會降低，因而較不理想。
接下來說明本發明的副載置片之半導體裝置的安裝。第2圖係模式性顯示將半導體裝置裝載於本發明的副載置片之構造之剖面圖。如第2圖所示，於本發明之副載置片1中，半導體裝置7可在不使用助焊劑之下，藉由焊材層5a而進行焊材接合。在此，半導體元件係包含：雷射二極體或是發光二極體之類的發光元件、二極體、用於高頻放大及切換之電晶體及閘流體之類的主動元件、及積體電路等。
本發明之副載置片1的特徵為，將副載置片基板2的表面平均粗糙度設定為未滿0.1μm，較理想為未滿0.05μm，並且將形成在副載置片基板2上面之電極層4的表面粗糙度設定為未滿0.1μm。因此提升焊材層5a的潤濕性，並提升與半導體裝置7之接合性。亦即，可將半導體裝置7下部的焊材層5a形成為不具空隙之均勻的層，並且可將該厚度形成為最低限度的焊材層接合。根據此構成之副載置片1，可形成熱電阻較小之接合。因此可降低採用有本發明的副載置片1之半導體裝置的熱電阻，而提升半導體裝置的性能及壽命。
以下說明本發明的副載置片之製造方法。
首先準備副載置片基板2，藉由磨光裝置將該兩面加以研削。之後採用拋光裝置等實施精細加工研磨，將副載置片基板2的表面平均粗糙度(Ra)形成為未滿0.1μm，較理想為未滿0.05μm。
接下來將研磨後的副載置片基板2加以洗淨而進行表 面洗淨，將基板保護層3a形成於副載置片基板2的全體表面。此基板保護層3a係可藉由採用真空蒸鍍裝置或濺鍍裝置之蒸鍍法而形成。
接著採用微影技術而進行圖案形成。具體而言，採用旋轉塗佈機將光阻均勻塗佈於副載置片基板2的全體表面之後，藉由烘焙爐進行預定的烘焙，並採用遮罩對準裝置進行珈碼線接觸曝光。於曝光之後藉由四甲基胺系顯像液，將成為電極層4a的部分之光阻加以溶解，使基板保護層3a暴露出。
接下來藉由真空蒸鍍裝置等，將成為電極層4a的金屬加以蒸鍍，採用丙酮將光阻全體加以溶解，藉此以剝離法將電極層4a以外的金屬加以去除，而形成預定的電極層4a。接下來與上述電極層4a相同，進行採用有微影技術以及真空蒸鍍裝置之剝離法，於形成在副載置片基板2的表面之電極層4a的一部分，形成焊材層5a。
接下來藉由蝕刻，將於副載置片基板2的表面所暴露出之基板保護層3a加以去除，使副載置片基板2的表面暴露出。最後採用切割裝置等，將所獲得之副載置片基板2分割為預定的副載置片1之尺寸。
本發明的副載置片1之製造方法的特徵為，係以基板保護層3將副載置片基板2的全面加以披覆，因此可有效的防止，於藉由剝離法而進行電極層4及焊材層5的圖案形成時使副載置片基板2的表面變得粗糙。因此，將副載置片基板2的表面平均粗糙度形成為未滿0.1μm，較理想 為未滿0.05μm，藉此可將形成在副載置片基板2上面之電極層4的表面粗糙度形成為未滿0.1μm，較理想為未滿0.05μm，因此可提升焊材層5a的潤濕性。根據本發明的副載置片1之製造方法，可在具有較高的良率下，製造出與半導體裝置7的焊材接合性佳之副載置片。
[實施例1]
以下根據實施例而更詳細的說明本發明。
首先說明副載置片之製造方法。
首先藉由研磨(lapping)裝置，將具有高熱傳導性(230W/mK)之55mm見方、厚度0.3mm之燒結氮化鋁基板2的兩面加以研削，之後採用拋光(polishing)裝置等實施拋光研磨，將氮化鋁基板2的平均粗糙度(Ra)形成為0.07μm。
接下來將研磨後的氮化鋁基板2加以洗淨而進行表面清淨化，之後藉由真空蒸鍍裝置，將由鈦所組成之基板保護層3a，堆積0.05μm於此基板2的全體表面。
接著，為了採用微影技術而進行圖案形成，係採用旋轉塗佈機，將光阻均勻塗佈於沉積有基板保護層3a之全體基板2表面之後，藉由烘焙爐進行預定的烘焙，並採用遮罩對準裝置進行珈碼線接觸曝光。曝光用的遮罩係設計為，可於1mm見方的副載置片尺寸同時進行2500個副載置片之圖案形成。於曝光之後藉由四甲基胺系顯像液，將形成為電極層4a的部分之光阻加以溶解，使基板保護層3a暴露出。
接下來藉由真空蒸鍍裝置，將金蒸鍍於全體基板表面，採用丙酮將全體光阻加以溶解，藉此以剝離法將電極層4a以外的金加以去除，而形成預定的電極層4a。電極層4a的厚度為0.1μm，該尺寸為兩面均為800μm見方。
與電極層4a的形成法相同，採用微影技術以及真空蒸鍍裝置，於形成在氮化鋁基板2表面之電極層4a的一部分，形成5μm的焊材層5a。焊材層5a的成分為Ag及Sn。焊材層5a的尺寸為，半導體元件接合面為400μm見方，副載置片接合面為800μm見方。
於焊材層5a形成後，藉由稀氫氟酸溶液將露出於表面之基板保護層3a加以去除，使氮化鋁基板2的表面暴露出。最後採用切割裝置，將所獲得之氮化鋁基板2分割為副載置片1的尺寸之1mm見方，而製造出實施例1之副載置片。
[實施例2]
除了將氮化鋁基板2的平均粗糙度(Ra)形成為0.04μm之外，其他與實施例1相同，而製造出實施例2之副載置片1。
接下來說明比較例。
(比較例1)
除了將副載置片基板2表面的平均粗糙度(Ra)形成為0.13μm之外，其他以與實施例1及2為相同之製造方法，製造出比較例1之副載置片。
(比較例2)
將副載置片基板2表面的平均粗糙度(Ra)形成為0.07μm之後，變更電極層4a的蒸鍍條件而故意使電極層4a的表面變粗之外，其他以與實施例1及2為相同之製造方法，製造出比較例2之副載置片。
接下來說明上述實施例及比較例中所獲得之副載置片的種種特性。
藉由觸針式粗糙度計，測定出實施例及比較例中所製造出之副載置片1之副載置片基板2的表面及電極層4a的表面粗糙度(Ra)。第1表係顯示實施例及比較例的種種特性之表。從第1表中可得知，於實施例1及2中，副載置片基板2表面的平均粗糙度(Ra)各為0.07μm、0.04μm，電極層4a的表面粗糙度各為0.06μm、0.03μm。相對於此，比較例1及2之副載置片基板2表面的平均粗糙度各為0.13μm、0.07μm，電極層4a的表面粗糙度各為0.12μm、0.18μm。於實施例中，副載置片基板2表面的平均粗糙度(Ra)為0.07μm以下，比較例之副載置片基板2表面的平均粗糙度為0.1μm左右。同樣的，於實施例中電極層4a的表面平均粗糙度(Ra)為0.06μm以下，比較例之電極層4a的表面平均粗糙度(Ra)係超過0.1μm。
接下來進行焊材接合時的潤濕擴散性之評估。此所謂潤濕擴散性，是指於焊材層5a的熔解前後，藉由從焊材層5a的上面觀看時之焊材層5a的面積變化(前後的面積比)而進行評估之特性。潤濕性愈佳，焊材熔解後的面積愈大，潤濕擴散性愈佳。具體而言，潤濕性之評估，可藉由溫度調節為正確之鹵素燈加熱裝置對副載置片1的底面進行加熱，將焊材層5a加以熔解而評估其擴散性。
從第1表中可得知，實施例1及2之潤濕擴散性係顯示出1.10及1.15之1.10以上的特性，相對於此，比較例1及2之潤濕擴散性各為1.05及1.01。從該結果中可得知，實施例之焊材層5a的潤濕擴散性係較比較例之焊材層5a的潤濕擴散性還大。於實施例的情況下，由於電極層4a的表面粗糙度較小，可獲得潤濕擴散性為1.1以上之較大結果。
接下來說明上述實施例1及2與比較例1及2之副載置片之與半導體裝置的焊材接合性。
為了明瞭焊材接合強度與焊材的潤濕擴散性之間的關係藉由加熱裝置將副載置片1的焊材層5a加以熔解之後，從上部將半導體元件7加以配置，接合後製作出冷卻後樣本，之後進行評估用黏帶之黏帶剝離測試以及剝離狀態之觀察。在此，半導體元件7係採用發光二極體，樣本數於實施例與比較例之中均為各100個。
第3圖係顯示實施例1、2及比較例1、2之黏帶剝離率之圖式。於圖式中，縱軸為黏帶剝離率(%)。從圖式中可得知，於實施例1及2中即使黏帶產生剝離，發光二極體7亦均不會產生剝離。然而，比較例1及2之黏帶剝離率各為8%、23%，發光二極體7係容易產生剝離。比較例之產生黏帶剝離之處，均位於焊材層5a及電極層4a之間，因此可得知於比較例中，焊材層5a及電極層4a之間的接合力下降。
第4圖係顯示實施例1、2之黏帶剝離測試後之從副載置片1的上面觀察之(A)光學顯微鏡像及(B)其說明圖。倍率為181倍。從第4圖中可得知，發光二極體7係接合於形成在由金所組成之電極層4a上之焊材層5a，並未產生剝離。
第5圖(A)、(B)係各自顯示於比較例1、2之黏帶剝離測試中，從發光二極體7產生剝離之副載置片1的上面觀察之光學顯微鏡像及其說明圖。倍率為181倍。從第5圖中，觀察形成在由金所組成之電極層4a上之焊材層5a產生剝離之區域5c以及產生剝離之焊材層5d，於電極層 4a及焊材層5a之間產生剝離，結果為導致發光二極體7產生剝離。
根據上述實施例1、2及比較例1、2，於裝載有半導體裝置7之副載置片1中，藉由調整副載置片基板2及電極層4a的表面粗糙度，於與半導體裝置7的接合時，可實現焊材層5a之較高的潤濕性，而在不使用助焊劑之下堅固的將半導體裝置7及焊材層5a加以接合。
接下來說明本發明的第2實施形態。
第6圖係模式性顯示第2實施形態之副載置片的構造之剖面圖。在第6圖所示之副載置片10，係於副載置片基板12的雙面或單面，以覆蓋副載置片基板12的一部分或是全部的方式，形成有焊材層13。焊材層13係分為焊材層13A及焊材層13B，其各組成係互為不同。由於焊材層13A及焊材層13B的組成不同，因此其熔點亦不同。於焊材層13的最表面係形成有焊材保護層14。於圖式的情況下，係顯示出熔點互為不同之2種的焊材層13A及焊材層13B，但只要焊材層的熔點不同，則亦可由2種以上之複數種焊材層所構成。
於焊材層13的下部，亦可形成與副載置片基板12的密接性高之電極層15。於電極層15與焊材層13A之間，亦可配置用以更加提高成膜時的密接性之未圖示之密接層。關於密接層，可採用鈦(Ti)或是鉑(Pt)等。此外，於副載置片基板12的側面亦可形成同樣的電極層，而將副載置片基板12的兩面加以電性連接。此外，可於電極層15 的一部分連接金線，而形成電氣電路。
焊材層13的各層13A及13B，較理想為未含有Pb之所謂的無Pb焊材，此外，較理想為含有Ag、Au、Cu、Zn、Ni、In、Ga、Bi、Al、Sn中之2種以上的元素之焊材。
在此，焊材層13A及焊材層13B係設成改變組成而使該熔點不同，但關於焊材層的成分，可採用包含Au與Sn、或Ag與Sn之焊材，或是包含Ag、Au及Sn之焊材。此外，焊材層13可由雙層組成，雙層中之一層可由Au的元素組成為50%以上之焊材層組成，雙層之另一層由Au的元素組成為未滿50%之焊材層所構成。同樣的，雙層中之一層可由Au及Ag的元素組成為50%以上之焊材層所組成，雙層之另一層由Au及Ag的元素組成為未滿50%之焊材層所構成。
電極層15較理想為金屬，尤其是可採用Au、Pt、Ag、Cu、Fe、Al、Ti、W中之任一種。焊材保護層14可採用Au、Pt、Ag之類的貴金屬，尤以Au更理想。
接下來說明第2實施形態的副載置片之半導體元件的安裝。
第7圖係模式性顯示將半導體元件裝載於第6圖的副載置片之構造之剖面圖。於第7圖之副載置片10中，半導體元件7係藉由焊材層13進行焊材接合。在此，半導體元件7係包含雷射二極體或是發光二極體之類的發光元件、二極體、使用於高頻放大及切換之電晶體及閘流體之類的主動元件、及積體電路等。
第2實施形態之副載置片10的特徵為具有，以熔點互為不同之2種以上的焊材層來形成焊材層13，以及設於此焊材層13的最上層之焊材保護層14。現在係使焊材層13以熔點互為不同之雙層的焊材層13A及焊材層13B構成，且電極層15側之焊材層13A的熔點較形成於其上之焊材層13B還高，且焊材保護層4的熔點均較焊材層13A及焊材層13B還高。此外，焊材保護層4為熔解於焊材層13A及焊材層13B之金屬。
此時，當為了將半導體元件7與焊材層13加以接合而進行加熱時，首先為熔點最低之焊材層13B產生熔解，之後焊材層13A產生熔解。當熔點最低之焊材層13B到達熔解開始溫度而開始熔解時，焊材層13B上側的焊材保護層14，係產生往焊材層13B的液相之相互擴散而開始熔解。同樣地，當熔點最低之焊材層13B開始熔解時，產生熔點較高的焊材層13A往該液相之相互擴散而開始熔解。當將焊材層13A、焊材層13B及焊材保護層4產生熔解的溫度設為完全熔解溫度時，在藉由加熱到達完全熔解溫度的時間點完成熔解，並冷卻至室溫，藉此可堅固的將半導體元件7與焊材層13加以接合。
第2實施形態之副載置片10為焊材層13的熔點互為不同之多層構造，並以焊材保護層14將焊材層13的最上層加以披覆，因此於與半導體元件7進行接合時，熔解開始溫度、焊材保護層14的熔解開始溫度與完全熔解溫度均變低，結果為可降低接合溫度。亦即，至上升至接合溫度 為止之間，係分為2階段以上將焊材層13加以熔解，藉此可提高焊材層13本身的熔解性，並可容易將用以防止表面氧化而設置之焊材保護層14加以熔解。根據此實施形態，係可提供一種在使半導體元件7進行動作之外，於低溫下亦具有充分的接合強度之副載置片10。因此可形成熱應力較小之接合。亦即，可降低接合時之冷卻之際所產生之殘留熱應變。因此可降低採用有副載置片10之半導體裝置之熱應力，而提升半導體裝置的性能與壽命。
[實施例3]
以下根據實施例3及4更詳細的說明本發明。首先說明實施例3之副載置片之製造方法。
首先藉由研磨裝置，將具有高熱傳導性(230W/mK)之氮化鋁燒結基板(55mm見方、厚度0.3mm)的兩面加以研削。之後採用拋光裝置實施精密研磨。接下來將研磨後的氮化鋁燒結基板12加以洗淨而進行表面清淨化，為了進行採用微影技術之圖案形成，係採用旋轉塗佈機，將光阻均勻塗佈於副載置片基板12的全體表面之後，藉由烘焙爐進行預定的烘焙，並採用遮罩對準裝置進行珈碼線接觸曝光。曝光用的遮罩係設計為，可於1mm見方的副載置片尺寸同時進行2500個副載置片之圖案形成。於曝光之後藉由顯像液，將形成為電極層的部分之光阻加以溶解，使副載置片基板12暴露出。
接下來藉由真空蒸鍍裝置，將0.05μm的Ti加以蒸鍍，然後將0.1μm的Au加以蒸鍍。採用丙酮將全體光阻 加以溶解，藉此以剝離法將電極層15以外的Au及Ti加以去除，而形成具有預定圖案的電極層15。電極層的尺寸為兩面均為800μm見方。
接下來採用微影技術以及具有2隻電子槍之真空蒸鍍裝置，於副載置片基板12的表面側之電極層15的一部分，成膜焊材層13及焊材保護層14而形成圖案。焊材層13的成分為Au及Sn，藉由2隻電子槍同時將Au及Sn加以蒸鍍，而成膜具有預定厚度及預定組成之焊材層13A。之後改變蒸鍍條件並改變焊材層的組成，而形成具有預定厚度之焊材層13B。焊材保護層14係採用Au。焊材層13的尺寸為，與半導體元件7接合的面設為400μm見方，副載置片基板12的背面接合面設為800μm見方，最後，為了將副載置片基板12分割為預定的副載置片的尺寸，係採用切割裝置分割為1mm見方。
如第2表所示，實施例3之焊材層13A的元素組成比為Au：Sn=18.6：81.4，其厚度為3.5μm。焊材層13B的組成為Sn=100%，其厚度為0.5μm。焊材保護層14之Au層的厚度為0.05μm。這些焊材層13A、13B及焊材保護層14之全體的元素組成為Au：Sn=18.0：82.0，厚度之合計為4.05μm。
[實施例4]
除了焊材層的組成有所不同之外，其他以與實施例3相同之方法，而製造出實施例4之副載置片。實施例4之焊材層13A及13B之元素組成比，各為Au：Sn=6.3：93.7及Au：Sn=70.0：30.0。焊材層13A、13B及焊材保護層14之全體的元素組成係與實施例3相同，為Au：Sn=18.0：82.0，厚度之合計為4.05μm(參照第2表)。如此，實施例3及4之焊材層13A及13B的元素組成，係各自形成為包含50%以上的Au之焊材層以及未滿50%之焊材層。
接下來說明比較例3及4。
(比較例3)
除了使焊材層13成為單層，將焊材層13的元素組成調整為Au：Sn=16.5：83.5之外，其他以與實施例3相同之製程製造出副載置片。比較例3之焊材層13A及焊材保護層14之全體的元素組成係與實施例3相同，為Au：Sn=18.0：82.0，厚度之合計為4.05μm。
(比較例4)
關於比較例4，係製造出與習知為相同構造之副載置片。除了未採用焊材保護層14，並將做為焊材層13之層，形成為由3.56μm的Sn及0.49μm的Au所組成之雙層構造之外，其他以與實施例3相同之製程製造出副載置片。比較例4之焊材層13全體的元素組成係與實施例3相同，為Au：Sn=18.0：82.0，厚度之合計為4.05μm。如上述實施例3及4與比較例3及4所示，焊材保護層14及焊材層13或是焊材層的全體組成及厚度在任何情況均相同。
接下來說明於實施例3及4與比較例3及4中所製造出之副載置片的種種特性。
首先對形成於上述副載置片10之焊材層13的熔解狀態及將半導體元件7接合於副載置片10時之接合強度進行評估。關於焊材層13的熔解狀態，係採用溫度調節為正確之鹵素燈加熱裝置對副載置片10的底面進行加熱，將焊材層3加以熔解而以目視來確認焊材層13的熔解動作。此外，為了確認熔解溫度，係採用差熱分析裝置(DSC：Differential Scanning Calorimetry)來測定熔解狀況。
第3表係顯示實施例3、4與比較例3、4的熔解狀態之表，乃顯示各個焊材層材料本身的熔解溫度、焊材層的熔解順序、及依據DSC測試之熔解溫度。
於實施例3中，根據目視觀察可得知，首先焊材層13B產生熔解，之後焊材層13A產生熔解。根據DSC的測試，焊材層13B於242℃開始熔解，之後於260℃附近，焊材保護層14開始熔入於焊材層13B，所有的焊材層13開始熔解之溫度為270℃，所有的焊材層13完全熔解之溫度為280℃。
於實施例4中，根據目視觀察可得知，首先焊材層13A產生熔解，之後焊材層13B產生熔解。根據DSC的測定，焊材層13A於230℃開始熔解，之後從270℃附近之後，包含焊材保護層14之所有的焊材層13開始熔解，所有的焊材層13完全熔解之溫度為280℃。
於比較例3中，根據DSC的測定，焊材層13本身的熔解係於275℃附近開始，焊材保護層14開始熔解為從277℃附近開始，完全熔解為285℃，係較實施例3、4稍高。
於比較例4中，根據目視觀察可得知，首先由Sn單層所組成的焊材層13A開始熔解。根據DSC的測試，Sn單層之焊材層13A係於242℃開始熔解，Au單層之焊材層13 開始熔解為從280℃開始，焊材完全熔解為315℃，均較實施例3、4還高。此外，根據比較例4之DSC的測試，約於280℃附近具有發熱峰值，而產生與熔解像現為不同之現象。
接下來說明實施例3、4與比較例3、4的接合強度評估。
為了調查焊材接合強度，係藉由加熱裝置將副載置片10的焊材層13加以熔解之後，從上部將半導體元件7加以接合，接合後進行冷卻而製作出樣本。之後進行評估用黏帶之黏帶剝離測試以及剝離狀態之觀察。黏帶剝離測試係與一般之金屬的密接強度測試中所採用的手法相同，所使用的黏帶為具有一定的黏接力者。所接合之半導體元件7的電極中，係以因黏帶剝離測試而產生剝離者為接合不良，並以不良個數的比例為接合狀態。半導體元件7係採用發光二極體，樣本數於實施例3、4與比較例3、4之中均各為100個。
第4表係顯示實施例3、4與比較例3、4之半導體元件7的接合時之黏帶剝離率之表。對於各個實施例3、4與比較例3、4，係於270至300℃中將接合溫度加以改變而進行半導體元件7的接合，並進行黏帶測試。
於實施例3中，270℃、275℃、280℃之黏帶剝離率各為8%、5%、3%，於285℃以上的接合溫度，未產生半導體元件7的剝離。
於實施例4中，270℃、275℃、280℃之黏帶剝離率各為15%、7%、3%，於285℃以上的接合溫度，未產生半導體元件7的剝離。
於比較例3中，270℃、275℃、280℃、285℃之黏帶剝離率各為60%、20%、15%、4%，於290℃以上的接合溫度，未產生半導體元件7的剝離。
另一方面，於比較例4中，270至300℃之黏帶剝離率為80%至5%，於300℃之接合中亦產生半導體元件7的剝離。
根據上述實施例3、4與比較例3、4，於具備由熔點為不同之雙層所組成的焊材層3與焊材保護層14之副載置片10中，可將焊材層13的熔解開始溫度設定於230至240℃左右之低溫，而階段性的進行由雙層所組成的焊材層之熔解。因此，可將包含焊材保護層14之完全熔解溫度設 定於280℃，而堅固的將半導體元件7及焊材層13加以接合。
接下來說明本發明的第3實施形態之副載置片的構造。
第8圖係模式性顯示第3實施形態之副載置片的構造之剖面圖。此實施形態之副載置片20係形成有副載置片基板22；以覆蓋副載置片基板22的一部分或全部的方式而形成於副載置片基板22的上面之電極層23；及形成於該電極層23的表面之焊材層24。於與副載置片20之裝載元件的上面為相反的面，係以覆蓋被著金屬散熱體之副載置片基板22之背面的一部分或全部之方式，而形成有電極層25及焊材層26。在此，於副載置片基板22的上面，於元件為發光二極體等的情況下，形成電極層23的焊材層24之處，可為全面亦可為電極圖案。此外，可於電極層23的一部分連接金線或鋁線，用以與外部端子連接而形成電氣電路。此外，電極層23及電極層25可採用相同材料，焊材層24及焊材層26亦可採用相同材料。焊材層24的構成元素，可為包含Au、Ag、Cu、Zn、In、Ga、Bi、Fe、Pb、Ti、Al、Sb、Ni中之至少1種以上的金屬材料與Sn之合金，但較理想為無Pb焊材。
焊材層24的構成元素之組成，較理想為各個構成元素共晶組成以外之組成。此外，係設成具有從焊材層24開始熔解之固相線溫度至熔解成為液相之液相線溫度為止之熔解溫度幅度，亦即具有溫度差。較理想為使該熔解溫 度幅度成為10℃以上的方式，來調整焊材層24的組成。此熔解溫度幅度可考量到半導體裝置的接合時之加熱回焊下的升溫速度及升溫時間，而適當的設定。
接下來說明以差熱法來評估焊材層24的熔融狀態時之特性。
此時，於焊材層24的加熱時，可於最初的吸收差熱溫度的峰值，獲得可進行焊材接合之充分的液相。然後再進行加熱的話，則到達於高溫側顯示出吸收差熱溫度的峰值之溫度，而獲得更充分的液相。於加熱焊材層24時的差熱動作中，顯示出最初的差熱變動之溫度，與顯示出表示完全熔解的差熱變動結束之溫度之間的差，較理想為較10℃還大。若此溫度差較10℃還小，則無法充份擴大焊材層24的熔解溫度幅度，因而較不理想。於加熱上述焊材層時的差熱動作中，於顯示出最初的差熱變動之溫度，與顯示出表示完全熔解的差熱變動結束之溫度之間，亦可具有2點以上之差熱峰值點。
電極層23的構成元素以金屬為佳，較理想為包含Au、Pt、Ag、Cu、Fe、Al、Ti、W、Ni中之至少1種。副載置片基板22可採用AlN、SiC及Si中之任一種。此外，於副載置片基板22的側面亦可形成與上述相同之電極層23，而將副載置片基板22的上面及下面加以電性連接。
接下來使用第9圖的剖面圖說明上述第3實施形態的副載置片之半導體裝置的安裝。如第9圖所示，於本發明之副載置片20中，半導體裝置7係藉由焊材層24而進行 焊材接合。在此，半導體元件係包含：雷射二極體或是發光二極體之類的發光元件、二極體、用於高頻放大及切換之電晶體及閘流體之類的主動元件、及積體電路等。
此副載置片20的特徵為，於將發光元件等的半導體裝置7加以接合之副載置片1中，焊材層24係以各個構成元素之共晶組成以外的組成，於合金化的狀態下而形成，藉此可擴大焊材層24的熔解溫度幅度。如此，相對於在共晶組成中僅具有1點的共晶點溫度，可藉由將焊材層24的組成形成為共晶組成以外的組成，將焊材層24的熔解溫度幅度，從固相線溫度所示之熔解開始溫度開始擴大至液相線溫度所示之熔解結束溫度為止。因此可推測為，若於熔解開始溫度以上，則處於焊材層24中包含液相的狀態，因此於將半導體元件7加以接合時，可引發與半導體元件7的電極之相互擴散，而容易進行接合。
以下說明上述第3實施形態之副載置片之製造方法。
首先準備副載置片基板22，藉由研磨裝置將該基板兩面加以研削，之後採用拋光裝置等實施精細研磨。接下來將研磨後的副載置片基板22加以洗淨而進行表面清淨化，為了以預定電路圖案將電極層23形成於副載置片基板2之元件裝載側的面，係進行圖案形成製程。圖案形成製程可採用微影技術，將光阻膜形成於應予形成電極層23的膜之區域以外之副載置片基板22的表面。
接下來藉由真空蒸鍍法等，將成為電極層23的金屬層加以成膜。關於真空蒸鍍，可採用電子束蒸鍍法、電阻 加熱法及濺鍍法等方法。接下來藉由剝離製程將電極層23形成於副載置片基板22上面。具體而言，係藉由光阻剝離液，利用光阻膜的膨潤性，將上述圖案形成製程中所形成之光阻膜與該光阻膜上所蒸鍍之金屬層一同去除。藉此可於副載置片基板22上形成具有預定圖案之電極層23。關於光阻剝離液，可採用丙酮、異丙醇及其他光阻剝離液。之後對電極層23的表面進行清淨化，而進行用以形成預定圖案的焊材層24之圖案形成製程。圖案形成製程可採用微影技術。在此，電極層23的清淨化可採用濕式洗淨、以及電漿或是UV照射中的臭氧分解之類的乾式洗淨。
接下來進行焊材層24的成膜。關於焊材層24的成膜較理想為採用，從獨立的蒸鍍源對構成成為原料的合金焊材之每種元素進行蒸鍍之方法。例如，於焊材層24由Au及Sn的2元合金所組成時，可藉由採用有2個蒸鍍源之電子束蒸鍍法來形成。原料的成膜亦可採用電阻加熱蒸鍍法。此外，除了真空蒸鍍法之外，亦可採用濺鍍法或是鍍敷法等。在此，焊材層24的組成可從各個原料的蒸發速度及膜產生速度中，使成為預定的膜組成的方式來加以設計，並藉由控制各個原料的蒸發速度，使焊材層24之深度方向的組成成為一致的方式來加以蒸鍍即可。此外，焊材層24之面內的組成，較理想為使蒸鍍裝置中的基板保持圓頂的形狀及原料的蒸發機構達到適當化而成為一致。
之後進行焊材層24的剝離製程，於電極層23上進行焊材層24的圖案形成。具體而言，係藉由光阻剝離液，利 用光阻膜的膨潤性，將上述圖案形成製程中所形成之光阻膜與該光阻膜上所蒸鍍之焊材層24一同去除。藉此可於電極層23上形成具有預定圖案之焊材層24。關於光阻剝離液，可採用丙酮、異丙醇及其他光阻剝離液。
於副載置片基板22的背面側亦形成電極層25及焊材層26，最後以預定尺寸將副載置片基板22加以分割。第10圖係模式性顯示本發明之副載置片的製造方法之分割前的切割製程之部分剖面圖。如第10圖所示，以上述方法所製造之分割前的副載置片基板31，係藉由採用金剛石切割碟之切割法等，對虛線所示之位置37(切割線)進行切削而分離，藉此可獲得預定尺寸之副載置片20。此切割法亦可藉由採用雷射之劃線或是加以溶斷之方法。
根據第3實施形態之副載置片20之製造方法，可在具有較高的良率下，製造出與半導體元件7的焊材接合性佳之副載置片20。
[實施例5]
以下係根據實施例5更詳細的說明第3實施形態。首先說明實施例5之副載置片之製造方法。
首先藉由研磨裝置，以平均粗糙度(Ra)為0.2μm以下的方式，將具有高熱傳導性(170至270W/mK)之燒結氮化鋁基板22的兩面加以研削，之後採用拋光裝置實施精細研磨。將研磨後的氮化鋁基板22以濕式洗淨法進行表面清淨化，並在裝載元件側的面藉由微影技術以光阻膜將未形成電極層23之區域加以披覆。並使副載置片1的尺寸成為 1mm×2mm大小的方式，形成電極層23的圖案。
之後藉由真空蒸鍍裝置，將Au層沉積0.2μm至0.4μm的厚度，並採用丙酮做為剝離液而進行剝離製程，而形成電極層23。與電極層23相同，係採用微影技術及真空蒸鍍法，藉由剝離法而形成焊材層24。首先藉由具有Au及Sn的蒸鍍源之電子束蒸鍍裝置，於形成在氮化鋁基板22的表面之電極層23形成焊材層24。此焊材層24的組成係調整為，使所沉積之焊材層24的組成成為Au：Sn=20：80(元素比)，並調整為Au-Sn的共晶組成比以外之組成。此係將此組成的焊材層24之液相線溫度所定義之熔點，設為與Au-Sn的共晶組成之Au：Sn=30：70(元素比)的熔點相同，而用於與之後所述之比較例進行比較之故。
並採用丙酮做為剝離液進行剝離製程而形成焊材層24的圖案，最後採用切割裝置，將所獲得之氮化鋁基板22分割為1mm×2mm大小，製造出實施例之副載置片20。
接下來說明比較例5。
(比較例5)
除了將焊材層24的組成調整為共晶組成之Au：Sn=30：70(元素比)之外，其他以與實施例5為相同之製程製造出副載置片。
接下來說明於實施例5與比較例5中所獲得之副載置片的種種特性。
首先對實施例5與比較例5之形成在副載置片10之 焊材層24的熔解溫度幅度進行測試。該測試係藉由下列方式來進行，首先對焊材層24進行加熱，採用高溫顯微鏡以目視來觀察熔解狀態，並藉由差熱分析裝置(DSC：Differential Scanning Calorimetry)來測試焊材層24的熔解溫度幅度。具體而言，於DSC測試中，係測試加熱時引起相變態之溫度，亦即為差熱峰值，並將從相當於固相線之峰值至相當於液相線之峰值，設定為熔解溫度幅度。
第11圖係顯示實施例5之DSC測試的結果之圖式。橫軸為溫度(℃)，縱軸為差熱(μW)，一側為吸熱反應，。從第11圖中可得知，於實施例5中，焊材層24從219℃開始熔解(參照第11圖的箭頭A)，完全熔解溫度為285℃(參照第11圖的箭頭B)。
第12圖係顯示比較例5之DSC測試的結果之圖式。圖中的橫軸及縱軸與第11圖相同。從第12圖中可得知，於比較例5之Au-Sn的共晶組成時，熔解開始溫度為277℃，完全熔解溫度為287℃，熔解溫度幅度為10℃(參照第12圖的箭頭C、D)。
第5表係顯示實施例5與比較例5之熔解溫度的測試結果之表。
從第5表中可得知，實施例5之焊材層24的熔解溫度幅度為66℃，另一方面，比較例5之焊材層為共晶組成，熔解溫度幅度為10℃。從該結果可得知，實施例5之焊材層24的熔解開始溫度幅度為219℃，係較比較例5還低58℃，而至完全熔解溫度為止之熔解溫度幅度為66℃之較寬的溫度幅度。
接下來說明實施例5與比較例5之副載置片之與半導體元件的焊材接合性。為了調查焊材接合強度，係藉由加熱裝置將副載置片20的焊材層24加以熔解之後，從上部將半導體元件7加以接合，接合後進行製作出經冷卻的樣本。之後進行評估用黏帶之黏帶剝離測試以及剝離狀態之觀察。黏帶剝離測試係與實施例3相同而進行。半導體元件7係採用電極具有300μm見方的尺寸之發光二極體，樣本數於實施例與比較例均各為100個。
如第5表所示，於實施例5中，得知將接合溫度改變為240℃、255℃時之黏帶剝離率各為99%、38%，於265至290℃的接合溫度可為完全的接合。
另一方面，於比較例5中，於240至265℃中的黏帶 剝離率為100%，無法接合，於285℃為15%，於290℃黏帶剝離率為0%。如此，於比較例5中溫度若未提高至290℃，則無法進行接合。
第13圖係顯示於實施例5中，黏帶剝離測試後之從副載置片20的上面觀察之(A)光學顯微鏡像及(B)其說明圖。倍率為181倍。從第13圖中可得知，發光二極體7係接合於形成在由Au所組成之電極層23上之焊材層24上，並未產生剝離。
第14圖係顯示於比較例5中，於黏帶剝離測試時發光二極體7產生剝離之從副載置片20的上面觀察之(A)光學顯微鏡像及(B)其說明圖。倍率為181倍。從第14圖中可得知，形成於以Au所組成之電極層23上之焊材層24，觀察到產生剝離之區域24a以及產生剝離焊材層24b，於電極層23及焊材層24之間產生剝離，結果為導致發光二極體7產生剝離。
根據上述實施例5與比較例5，於副載置片20中，用以將發光二極體7加以接合之焊材層24的組成係成為共晶組成以外之組成，藉此，於容許接合溫度為290℃為止時，於實施例5中，於265至290℃之25℃的溫度幅度之間可達到未產生黏帶剝離之接合，相對於此，於比較例5中，僅能於290℃時進行接合。如此，於實施例5中可擴大半導體元件7及焊材層24之接合溫度範圍，並且可於低溫下進行接合。
接下來參照第15圖的剖面圖，說明第4實施形態之 副載置片30的構造。
如第15圖所示，於第4實施形態之副載置片30中，於副載置片基板32的單面或雙面，以覆蓋副載置片基板32的一部分或是全部之方式形成電極層33。於此電極層33的表面之預定處上形成焊材層34。於發光二極體等的元件時，電極層33之位置可為電極層的全面亦可為電極圖案。此外，可於電極層33的一部分連接金線而形成電氣電路。關於副載置片基板32，可採用熱傳導率較高之氮化鋁、碳化矽、金剛石IIa等。此外，於副載置片基板32的側面亦可形成與上述相同之電極層，而將副載置片基板32的上面及下面加以電性連接。電極層33較理想為金屬，尤其是可採用金、鉑、銀、銅、鐵、鋁、鈦、鎢中任一種。焊材層34較理想為未採用Pb之無鉛焊材。此外，較理想為可採用銀、金、銅、鋅、鎳、銦、鎵、鉍、鋁、錫中之包含2種以上元素之焊材。
第4實施形態之副載置片30的特徵為，使副載置片基板32與電極層33之間的界面及界面附近之碳的量成為預定濃度以下，藉此以提升副載置片基板32與電極層33之間的密接性。於本發明中，係將界面及界面附近稱為界面附近。此外，亦可使電極層33與焊材層34之界面附近之碳的量成為預定濃度以下，而提升密接性。
在此，關於做為雜質之碳濃度，係使副載置片基板32、電極層33、焊材層34的各個界面附近之碳濃度成為1×1020 atoms/cm3 以下。若超過此範圍，則副載置片基板 32、電極層33、焊材層34的各個界面附近之密接性變差，因而較不理想。藉此，尤其是可將副載置片基板32與電極層33之間，以及之後所述之副載置片30與半導體裝置7之間加以堅固的接合。
第16圖係模式性顯示與第15圖不同之第4實施形態的變形例之副載置片40的構造之剖面圖。副載置片40與第15圖所示之副載置片30之不同處為，以覆蓋副載置片基板32的一部分或是全部的方式，於副載置片基板32及電極層33之間設置基板保護層35。此基板保護層35係於副載置片40的製造時最初披覆全面之層，於基板保護層35上形成電極層33及焊材層34的製程中，係用以防止因蝕刻等導致副載置片基板32的表面產生腐蝕而設置。此基板保護層35較理想為可防止副載置片基板32的腐蝕之金屬，且與電極層33為不同的金屬，可採用鈦、鉑、鎳、鎢、鉬、銀、銅、鐵、鋁、金中任一種。
於第16圖所示之副載置片40中，係使副載置片基板32與基板保護層35之界面附近之碳的量成為1×1020 atoms/cm3 以下，藉此可達到副載置片基板32與基板保護層35之間的良好密接。此外，使電極層33與焊材層34之界面附近之碳的量成為1×1020 atoms/cm3 以下，藉此可提升此界面附近之密接性。
此外，關於這些的變形例，如第17圖所示之副載置片42，亦可使密接層36介設於電極層33與焊材層34之間，而提高電極層33與密接層36以及密接層36與焊材層 34的各層之間之密接性。關於密接層36，可採用與上述基板保護層35為相同的金屬，較理想為採用鈦。
關於上述的變形例，如第18圖所示之副載置片44，為了防止焊材層的氧化等，亦可於焊材層34上再形成焊材保護層38。
接下來參照第19圖說明第4實施形態的副載置片之半導體裝置的安裝。於第19圖中，係顯示將半導體裝置裝載於第16圖所示之副載置片40之情況，但對於其他的副載置片30、42、44亦相同。
如第19圖所示，於本發明之副載置片40中，半導體裝置7係藉由焊材層34a進行焊材接合。半導體元件係像雷射二極體或是發光二極體般之類的發光元件、二極體、用於高頻放大及切換之電晶體及閘流體之類的主動元件、及積體電路等。
第4實施形態之副載置片30、40、42、44的特徵為，使副載置片基板32與電極層33之界面附近、副載置片基板32與基板保護層35之界面附近、及電極層33與焊材層34之界面附近之碳的量成為上述預定量以下，藉此以提升各個界面附近之密接性，而提升副載置片30與半導體裝置7之間的接合性。此外，由於可不需採用以往所使用之所謂的密接層，因此可減少副載置片30、42、44的製程及使用材料。因此可提供低成本的副載置片。
以下說明上述第4實施形態之副載置片之製造方法。以下係就第16圖所示之副載置片40之製造方法來加以說 明。
首先準備副載置片基板32，藉由研磨裝置將該兩面加以研削，之後採用拋光裝置等實施精細研磨，將副載置片基板32的表面平均粗糙度形成為未滿0.1μm，較理想為未滿0.05μm。
接下來進行副載置片基板32的表面洗淨化，此表面洗淨化較理想為以紫外線臭氧處理法或是依據氧等之電漿灰化法等來進行，將附著於副載置片基板32的表面之碳化合物加以去除，使碳濃度成為上述預定值以下。
於進行表面洗淨後之副載置片基板32的全體表面，形成基板保護層35a，此基板保護層35a可藉由採用有真空蒸鍍裝置或濺鍍裝置之蒸鍍法而形成。由於上述表面清淨化，可達到副載置片基板32及基板保護層35a之間的良好密接。
接著採用微影技術而進行圖案形成。具體而言，採用旋轉塗佈機將光阻均勻塗佈於副載置片基板32的全體表面之後，藉由烘焙爐進行預定的烘焙，並採用遮罩對準裝置進行珈碼線接觸曝光。於曝光之後藉由四甲基胺系顯像液，將成為電極層33a的部分之光阻加以溶解，使基板保護層35a暴露出。
接下來藉由真空蒸鍍裝置等，將成為電極層33a的金屬加以蒸鍍，採用丙酮將全體光阻加以溶解，藉此以剝離法將電極層33a以外的金屬加以去除，而形成預定的電極層33a。於此電極層33a的形成前，較理想為進行基板保 護層35a的表面洗淨化，將附著於基板保護層35a的表面之碳化合物加以去除，使電極層33a表面的碳濃度成為上述預定值以下。此表面洗淨化可採用紫外線臭氧處理法或是氧電漿灰化法等來進行。藉此可提升基板保護層35a及電極層33a之密接性。
與上述電極層33a的形成相同，進行採用有微影技術以及真空蒸鍍法之剝離法，於電極層33a的一部分形成焊材層34a。此時，於進行焊材層34a的真空蒸鍍之前，與上述相同，最好對所暴露出之電極層33a的表面進行表面洗淨化，將附著於電極層33a表面之碳化合物加以去除，使電極層33a表面的碳濃度成為上述預定值以下。藉此可提升電極層33a及焊材層34a之密接性。之後藉由蝕刻，將殘留於副載置片基板32的表面而暴露出之基板保護層35a加以去除，使副載置片基板32的表面暴露出。最後採用切割裝置等，將所獲得之副載置片基板32分割為預定的副載置片30之尺寸。
如此，於本實施形態中，於形成副載置片基板32、基板保護層35a、電極層33a、焊材層34a之前，係各自對這些所暴露出之區域表面，採用紫外線臭氧處理法或是氧電漿灰化法，將附著於所暴露出的表面之碳化合物加以去除，使存在於其表面的碳濃度成為上述預定值以下，藉此可提升形成於副載置片基板32之各層彼此之間的密接性。此外，於電極層33a及焊材層34a之間形成密接層時，亦可於形成焊材層34a之前，進行電極層33a的表面洗淨 化，使碳濃度成為上述預定值以下。此外，於焊材層34a上形成焊材保護層37時，亦可進行焊材層34a的表面洗淨化，使碳濃度成為預定值以下。
以上係說明第4實施形態的一項變形例之副載置片40之製造方法，但是關於其他副載置片30、42、44，亦可同樣製造出。例如，於副載置片44將密接層36加以插入時，可於形成密接層36之前進行使電極層33a表面的碳減少之表面處理。此外，於各個副載置片30、40、42、44插入焊材保護層37時，可於形成焊材保護層37之前進行使焊材層34表面的碳減少之表面處理。
[實施例6]
首先說明實施例6之副載置片30之製造方法。
藉由研磨裝置，將具有高熱傳導性(230W/mK)之55mm見方、厚度0.3mm之燒結氮化鋁基板2的兩面加以研削，之後採用拋光裝置實施精細研磨。
接著為了採用微影技術而進行圖案形成，係採用旋轉塗佈機，將光阻均勻塗佈於基板全體表面之後，藉由烘焙爐進行預定的烘焙，並採用遮罩對準裝置進行珈碼線接觸曝光。曝光用的遮罩係設計為，可在1mm見方的副載置片尺寸下同時進行2500個副載置片之圖案形成。於曝光之後藉由四甲基胺系顯像液，將形成為電極層33a的部分之光阻加以溶解，使副載置片基板32暴露出。採用氧電漿灰化法(壓力1Pa、高頻電力300W、2分鐘之處理)之表面清淨化，進行所暴露出之副載置片基板32的表面之碳去除處 理，並藉由真空蒸鍍裝置將金加以蒸鍍。
接著採用丙酮將全體光阻加以溶解，藉此以剝離法將電極層33a以外的Au加以去除，而形成預定的電極層33a。電極層33a的厚度為0.1μm，其尺寸為兩面均為800μm見方。
與電極層33a的形成法相同，採用微影技術以及真空蒸鍍裝置，於形成在氮化鋁基板2表面之電極層33a的一部分，採用氧電漿灰化法(壓力1Pa、高頻電力300W、2分鐘之處理)進行將碳加以減少之表面清淨化，之後形成3.3μm的焊材層34a。焊材層34a的成分為Ag及Sn。焊材層34a的尺寸為，半導體元件接合面為400μm見方，副載置片接合面為800μm見方。最後採用切割裝置，將所獲得之氮化鋁基板32分割為副載置片2的尺寸之1mm見方，而製造出實施例6之副載置片30。
[實施例7]
除了以紫外線臭氧處理法(大氣壓、240W、30分鐘)來進行各層形成前之表面清淨化之外，其他與實施例6相同而製造出副載置片30。
[實施例8]
除了將電極層33a形成為厚度2μm之外，其他與實施例6相同而製造出副載置片30。
接下來說明比較例6。
(比較例6)
除了未進行實施例6的氧電漿灰化處理之表面處理而 進行以往的表面處理之外，其他與實施例6相同而製造出比較例6的副載置片。第6表係顯示上述實施例6至8及比較例6之電極層厚度與之後所述之界面附近的碳濃度等。
接下來說明於實施例6至8及比較例6中所獲得之副載置片的種種特性。
首先，於實施例6、7及比較例6之副載置片的製作製程中，對於在電極層33a上形成焊材層34a之前的各個樣本，採用ESCA(Electron Spectroscopy for Chemical Analysis：化學分析能譜儀)法來測量碳濃度。關於碳濃度比，於各個樣本中以做為底層之電極層33a的金的峰值強度，將碳峰值強度加以標準化而算出。
第20圖係顯示於實施例6、7及比較例6中，以ESCA對形成焊材層34a前之電極層表面的碳濃度比進行測試後的結果之圖式。圖式的縱軸的碳濃度比，於實施例6、7及比較例6中，係以做為底層之電極層33a的金的峰值強 度，將碳峰值強度加以標準化而算出。從第20圖中可得知，電極層33a表面的碳濃度比，於進行氧電漿灰化處理之實施例6中約為0.028，於進行紫外線臭氧處理之實施例7中約為0.025。另一方面，未進行這些表面洗淨處理之比較例6中，電極層33a表面的碳濃度比約為0.085，大約為實施例6及實施例7的3倍。
接下來藉由SIMS(Secondary Ion Mass Spectrometer：二次離子質譜儀)，對實施例6至8及比較例6之副載置片製造後之焊材層34a的深度方向之碳濃度進行測試。為了精密的分析電極層33a與焊材層34a之界面附近，因實施例6及7之電極層33a的厚度為較薄的0.1μm，因此在實施例8中將電極層33a的厚度形成為較厚，而進行SIMS測試。
第21圖係顯示於實施例6的樣本中，以SIMS對焊材層34a的深度方向之碳濃度分布進行測試後的結果之圖式。縱軸為碳濃度(atoms/cm3 )，橫軸為深度方向的距離(μm)。於圖式中，以虛線所示之界面附近的左側為焊材層34a側，右側為電極層33a側。從第21圖可得知，電極層33a與焊材層34a之界面附近的碳濃度為1×1020 atoms/cm3 ，焊材層34a內的碳濃度為1×1016 atoms/cm3 以下。分析下限為5×1015 atoms/cm3 。
第22圖係顯示於實施例6至8及比較例6中，以SIMS對電極層33a與焊材層34a之界面附近的碳濃度進行測試後的結果之圖式。縱軸為實施例6至8及比較例6之碳濃 度(atoms/cm3 )。從第22圖中可得知，實施例6至8及比較例6之界面附近之碳濃度，各為1×1020 atoms/cm3 、9×1019 atoms/cm3 、3.2×1019 atoms/cm3 、3×1020 atoms/cm3 ，於實施例6至8中，可較比較例6降低界面附近之碳濃度至大約1/3以下。
接下來說明實施例6至8及比較例6之副載置片的各層的密接性。對實施例6至8及比較例6之副載置片附著直接評估用黏帶，進行評估用黏帶之黏帶剝離測試以及剝離狀態之觀察。在此，樣本數於實施例6至8及比較例6均各為100個。
第23圖係顯示實施例6至8及比較例6之黏帶剝離率之圖式。於圖式中，縱軸為黏帶剝離率(%)。從第23圖中可得知，於實施例6至8中，均並未產生因黏帶剝離所導致之焊材層34a的剝離。然而，比較例6之黏帶剝離率為65%，可得知焊材層34a容易產生剝離。此外，比較例6之黏帶剝離處均為電極層33a與焊材層34a之間，於比較例6的情況下，可得知電極層33a與焊材層34a之間的接合力降低。
第24圖(A)與(B)係各自顯示，對實施例6中所製作之副載置片30進行黏帶剝離測試後之從副載置片30的上面觀察之光學顯微鏡像及其說明圖。倍率為181倍。從第24圖中可得知，以金所組成之電極層33a上於四角上係形成有圖案化之焊材層34a，並未產生剝離。
第25圖(A)與(B)係各自顯示，對比較例6中所製作 之副載置片30進行黏帶剝離測試後之結果，係從焊材層34a產生剝離之副載置片30的上面觀察之光學顯微鏡像及其說明圖。倍率為181倍。從第25圖中可得知，以金所組成之電極層33a上所形成之焊材層34a，其一部分係產生剝離而僅觀察出未產生剝離之區域34c，因此可得知於電極層33a與焊材層34a之間產生剝離。
根據上述實施例6及比較例6，於裝載有半導裝置7之副載置片30中，可得知於電極層33a與焊材層34a之間產生剝離。
根據上述實施例6至8及比較例6，於裝載有半導裝置7之副載置片30中，藉由調整電極層33a與焊材層34a之界面附近的碳濃度，可提升焊材層34a對電極層33a之密接性。
接下來說明本發明第5實施形態之副載置片的構造。
第26圖係模式性顯示本發明第5實施形態之副載置片的構造剖面圖。如第26圖所示，於本實施形態之副載置片50中係形成有，以覆蓋副載置片基板52的一部分或全部的方式而形成於副載置片基板52上面之電極層53；及形成於此電極層53表面的預定處之焊材層54。另一方面，於副載置片50之裝載有半導體元件之上面的相反側的面，係以覆蓋有將金屬散熱體加以被覆之副載置片基板52之背面的一部分或全部之方式，而形成有電極層55及焊材層56。
在此，於元件為發光二極體等的情況下，形成於電極 層53表面之焊材層54，可為全面亦可為電極圖案。此外，可於電極層53的一部分連接金線或鋁線，用以與外部端子連接而形成電氣電路。此外，電極層53及電極層55可採用相同材料，焊材層54及焊材層56可採用相同材料來形成。
上述焊材層54係形成為，構成此焊材層54的元素之組成比於焊材層54的深度方向產生變化。亦即，使構成焊材層的元素之深度方向的組成比，亦即組成比分布(以下係適當的稱呼為組成分布)不會成為一致，而成為不一致分布。
第27圖及第28圖係各自模式性顯示第26圖的焊材層54的熔點分布以及組成分布之圖式。於圖式中，橫軸為表示以焊材層54的表面為0之深度方向的距離(任意刻度)，縱軸各顯示熔點及焊材層的組成(任意刻度)。本發明的特徵之一在於，如第27圖所示，係設定為焊材層54之與半導體元件接合的一側，亦即表面54A側的熔點TA較焊材層的背面54B側的熔點TB還低之組成。
於如此之焊材層54以金屬A及金屬B構成時，如第29圖所示，係於該表面側提高金屬A的組成，於背面側降低該組成。此外，金屬B係與金屬A相反，於焊材層的表面側降低該組成，於背面側提高該組成。組成的變化係顯示為直線的變化且形成為不一致的組成分布，但從焊料層54表面到背面組成的變化例如亦可為曲線或是階梯狀的連續變化，而形成為不一致的組成分布。藉此，可使焊材 層54的表面54A的熔點TA較其背面側54B的熔點TB還低。焊材層54可採用由複數種構成元素所組成之焊材。焊材層54的構成元素，可為包含Au、Ag、Cu、Zn、In、Ga、Bi、Fe、Pb、Ti、Al、Sb、Ni中之至少1種以上的金屬材料與Sn之合金，但較理想為無Pb焊材。
接下來說明焊材層54的組成之一例。
第29圖係模式性顯示焊材層54的平衡狀態圖的一部分之圖式，為顯示由Ag及Sn所組成之焊材層54之Sn為較多的一側之所謂的相圖。於圖式中，橫軸為Sn的組成(元素%)，縱軸為溫度(℃)。於焊材層54中，若將表面側54A的組成(元素比)設定為Ag：Sn=6：94，則可將熔點TA設定為約250℃，若將焊材層的背面側54B的組成(元素比)設定為Ag：Sn=14：86，則可將熔點TB設定為約300℃。因此，若將Sn的組成於焊材層的表面側54A設定為較高且朝向背面側54B降低，則可使焊材層54之表面側54A的熔點TA設成較焊材層的背面側54B的熔點TB還低。
若將上述焊材層54的組成設定為上述組成，則因於焊材層54的上下方向形成為不一致的組成分布，故可於焊材層54內產生熔點分布，使產生焊材層54之熔解開始溫度與完全熔解溫度之間的幅度。此時較理想為，焊材層之表面側54A的熔點與焊材層之背面側54B的熔點之間的差係較10℃還大。若於此值以下，則無法有效的防止於之後所述之與半導體元件接合時所產生之焊材層54的上爬，因而較不理想。藉此，可產生廣泛之焊材層54的熔點幅度， 而可進行於焊材層54所產生之液相量的調整。
電極層53的構成元素較理想為金屬，更理想為包含Au、Pt、Ag、Cu、Fe、Al、Ti、W、Ni中之至少1種。副載置片基板52可採用AlN、SiC及Si中之任一種。此外，於副載置片基板52的側面亦可形成與上述相同之電極層53，而將副載置片基板52的上面及下面加以電性連接。
接下來說明第5實施形態的副載置片之半導體元件的安裝。
如第30圖所示，於本發明之副載置片50中，半導體元件7係藉由焊材層54進行焊材接合。在此，半導體元件係包含，雷射二極體或是發光二極體之類的發光元件、二極體、用於高頻放大及切換之電晶體及閘流體之類的主動元件、及積體電路等。
第5實施形態之副載置片50的特徵之一為，於將發光元件等的半導體元件7加以接合之副載置片50中，係於焊材層54設置組成分布，使該表面側54A的熔點較背面側54B的熔點還低，藉此擴大焊材層54之熔解溫度幅度。因此，於焊材層54與半導體元件7的接合時，最初焊材層54的表面側54A成為液相，因此相較於均勻組成的焊材層的情況，可降低最初所產生之液相量。若焊材層之表面側54A為熔解開始溫度以上，則由於焊材層54中的表面側54A為包含液相之狀態，因此於將半導體元件7加以接合時，可引發半導體元件7之與電極之相互擴散，而容易進行接合。
藉此，根據本發明之副載置片50，係可降低上爬於半導體元件7之焊材的量。因此，可有效防止於半導體雷射二極體之類的元件的短路故障，而謀求提升良率。
以下說明上述第5實施形態之副載置片之製造方法。
首先準備副載置片基板52，藉由研磨裝置將該兩面加以研削，之後採用拋光裝置等實施精細研磨。接下來將研磨後的副載置片基板52加以洗淨而進行表面清淨化，為了以預定電路圖案將電極層53形成於副載置片基板52之元件裝載側的面，係進行圖案形成製程。圖案形成製程係採用微影技術，將光阻膜形成於應予形成電極層53的膜之區域以外之副載置片基板52的表面。
接下來藉由真空蒸鍍法等，將成為電極層53的金屬層，成膜於包含光阻膜之副載置片基板52的全面。關於真空蒸鍍，可採用電子束蒸鍍法、電阻加熱法及濺鍍法等方法。接下來藉由剝離製程將電極層53形成於副載置片基板52上面。具體而言，係藉由光阻剝離液，利用光阻膜的膨潤性，將上述圖案形成製程中所形成之光阻膜與蒸鍍在該光阻膜上之金屬層一同去除。藉此可於副載置片基板52上形成具有預定圖案之電極層53。關於光阻剝離液，可採用丙酮、異丙醇及其他光阻剝離液。
之後對電極層53的表面進行清淨化，而進行用以形成預定圖案的焊材層54之圖案形成製程。圖案形成製程可採用微影技術。在此，電極層53的清淨化可採用濕式洗淨、以及電漿或是UV照射中的臭氧分解之類的乾式洗淨。
接下來進行焊材層54的成膜。此成膜較理想為採用，從獨立的蒸鍍源對構成成為原料的合金焊材之每種元素進行蒸鍍之方法。例如，於焊材層54由Ag及Sn的2元合金所組成時，可藉由採用有2個蒸鍍源之電子束蒸鍍法來形成。原料的成膜亦可採用電阻加熱蒸鍍法。此外，除了真空蒸鍍法之外，亦可採用濺鍍法或是鍍敷法等。在此，焊材層54的組成可從各個原料的蒸發速度及膜成長速度，使成為預定的膜組成的方式來加以設計，並藉由控制各個原料的蒸發速度，使焊材層54之深度方向的組成比產生變化並形成不一致的組成分布來進行蒸鍍。此外，焊材層54的各個深度之組成的面內分布，較理想為使蒸鍍裝置中的基板保持圓頂的形狀及原料的蒸發機構達到適當化而成為一致。
之後進行焊材層54的剝離製程，於電極層53上進行焊材層54的圖案形成。具體而言，係藉由光阻剝離液，利用光阻膜的膨潤性，將上述圖案形成製程中所形成之光阻膜與蒸鍍於該光阻膜上之焊材層54一同去除。藉此可於電極層53上形成具有預定圖案之焊材層54。關於光阻剝離液，可採用丙酮、異丙醇及其他光阻剝離液。此外，於副載置片基板52的背面側亦形成電極層55及焊材層56，最後以預定尺寸將副載置片基板52加以分割。
第31圖係模式性顯示第26圖之副載置片的製造方法之切割製程之部分剖面圖。如第31圖所示般，以上述方法所製造之副載置片基板51，係藉由採用有金剛石切割碟之 切割法等，對虛線所示之切割線57進行切削而分離，藉此可獲得預定尺寸之副載置片50。此切割法亦可藉由採用有雷射之劃線或是加以溶斷之方法。根據本發明之副載置片50之製造方法，可在具有較高的良率下，製造出與半導體元件7的焊材接合性佳之副載置片50。
[實施例9]
以下係根據實施例9而更詳細的說明第5實施形態。首先說明實施例9之副載置片之製造方法。
藉由研磨裝置，以平均粗糙度(Ra)為0.2μm以下的方式，將具有高熱傳導性(170至270W/mK)之燒結氮化鋁基板52的兩面加以研削，之後採用拋光裝置實施精細研磨，並將研磨後的氮化鋁基板52以濕式洗淨法進行表面清淨化。
於裝載有元件之一側的面，藉由微影技術以光阻膜將未形成電極層53之區域加以披覆。並使副載置片50的尺寸成為1mm×2mm大小的方式，形成電極層53的圖案。之後藉由真空蒸鍍裝置，將Au層沉積0.2μm至0.4μm的膜厚，並採用丙酮做為剝離液而進行剝離製程，而形成電極層53。
與電極層53相同，係採用微影技術及真空蒸鍍法，藉由剝離法而形成焊材層54。首先藉由具有Ag及Sn的蒸鍍源之電子束蒸鍍裝置，於形成在氮化鋁基板52表面之電極層53形成焊材層54。此焊材層54的組成係形成為，使焊材層表面側54A及背面側54B的組成，各自成為Ag： Sn(元素比)=6：94及Ag：Sn=14：86的方式具有斜率，該厚度為10μm。
接下來採用丙酮做為剝離液進行剝離製程而形成焊材層54的圖案，最後採用切割裝置，將所獲得之氮化鋁基板52分割為1mm×2mm大小，而製造出實施例9之副載置片50。
接下來說明比較例。
(比較例7)
除了於焊材層54中未設置組成為不均勻之分布，而成為Ag：Sn(元素比)=6：94之均勻組成分布之外，其他以與實施例9為相同之製程而製造出副載置片。
(比較例8)
除了於焊材層54中未設置組成為不均勻之分布，而成為Ag：Sn(元素比)=14：86之均勻組成分布之外，其他以與實施例9為相同之製程而製造出副載置片。
接下來說明於實施例9與比較例7、8中所獲得之副載置片的種種特性。
首先對於實施例9與比較例7、8中所製造出之副載置片1，於接合時所產生之焊材層54的上爬高度h加以測定。第32圖係模式性的顯示焊材層54的上爬高度h之剖面圖。如圖所示，上爬高度h為從半導體元件7的電極下部開始至焊材層54的最高點為止之高度。焊材層54的上爬高度h之測試，係對焊材層54進行加熱，於各個接合溫度中將半導體元件加以接合，並以光學顯微鏡或是掃描式 電子顯微鏡來測試此時之焊材層54的上爬高度h。
第7表係顯示實施例9與比較例7、8之焊材上爬高度h的測試結果。
從第7表中可得知，於實施例9中，於220至315℃為止改變接合溫度時，從270℃開始可進行接合。245、270、295、315℃之焊材上爬高度h，各為0.9μm、1.5μm、4.8μm、8.7μm。
另一方面，於比較例7中可得知從245℃開始可進行接合，245、270、295、315℃之焊材上爬高度h，各為8.2μm、9.1μm、9.1μm、9.4μm。由於比較例7的焊材層54為均勻組成，因此於245至315℃的任何溫度中，焊材上爬高度h均較實施例9還大。
此外，於比較例8中，由於焊材層置組成之Ag量較多，因此熔點較高，若未高於290℃則無法接合。此外，可知295、315℃之焊材上爬高度h各為0.5μm、8.2μm。
接下來說明實施例9與比較例7、8之副載置片之與半導體元件的焊材接合性。
為了調查焊材接合強度，係藉由加熱裝置將副載置片50的焊材層54加以熔解之後，從上部將半導體元件7加以接合，接合後進行製作出冷卻之樣本。之後進行評估用黏帶之黏帶剝離測試以及剝離狀態之觀察。黏帶剝離測試係與一般之金屬的密接強度測試中所採用的手法相同，所使用的黏帶為具有一定的黏接力者。所接合之半導體元件7的電極中，係以因黏帶剝離測試而產生剝離者為接合不良，並以不良個數的比例作為接合狀態。半導體元件7係採用電極具有300μm見方的尺寸之發光二極體，樣本數於實施例9與比較例7、8均各為100個。
如第8表所示，於實施例9中，於接合溫度為220℃及245℃時之黏帶剝離率各為97%及19%，但從270℃開始至315℃的各溫度中，並未產生黏帶剝離率。
此外，於比較例7中，於接合溫度為220℃之黏帶剝離率為97%，但於245℃開始至315℃的各溫度中，並未產生黏帶剝離率。另一方面，於比較例8中，於接合溫度為225℃及245℃時之黏帶剝離率為100%，因此無法接合，於270℃及295℃時之黏帶剝離率各為95%及35%，於315℃時黏帶剝離率為0%，亦即未產生黏帶剝離而可加以接合。
根據上述實施例9與比較例7、8，於副載置片50中，係使用以將發光二極體7加以接合之焊材層54的組成，於深度方向產生變化具有不均勻的組成分布，藉此，於容許接合溫度為315℃為止時，於實施例9中，於270至315℃之45℃的溫度幅度之間可進行接合。於比例7中，在245至315℃的70℃度溫度幅度之間可進行接合，相對於此，於比較例8中，僅能於315℃時進行接合。此外於實施例9中，於所有的未產生黏帶剝離之接合溫度中，均可將焊材上爬高度h降低至較比較例7及8的情況更低。尤其是於接合溫度為270℃，實施例9之焊材上爬高度h為1.5μm，相對於此，於比較例8中約為9μm。
如此，於實施例9中可擴大半導體元件7及焊材層54之接合溫度範圍，並且將可接合的範圍設定於低溫下，因此可將焊材上爬高度h降低至較比較例7的情況更低。
本發明並不限定於上述實施例所記載之發光二極體、GaAs-GaAlAs系的DH構造、晶片構造、及封裝構造，只要為具有背面電極之半導體裝置及具有副載置片之半導體 裝置，即可加以適用，此外，可於申請專利範圍所記載之發明的範圍內進行種種的變形，並且這些變形當然亦包含於本發明的範圍內。例如，合金材料的組合及該組成並不限定於Au-Sn，此外，合金的不均勻組成分布並不限定於實施例之Ag-Sn。半導體裝置並不限定於採用有管心(stem)之發光二極體，亦可使用於採用有各種引線架及表面安裝封裝之半導體裝置中。
1、10、20、30、40、42、44、50‧‧‧副載置片
2、12、22、32、52‧‧‧副載置片基板
3(3a、3b)、35(35a、35b)‧‧‧基板保護層
4(4a、4b)、15、33(33a、33b)‧‧‧電極層
5(5a、5b)、13、34(34a、34b)‧‧‧焊材層
5c、24a、34c‧‧‧焊材層產生剝落之區域
5d、24b‧‧‧剝落的焊材層
7‧‧‧半導體元件、半導體裝置(發光二極體)
14、38‧‧‧焊材保護層
23、53‧‧‧元件裝載側之電極層
24、54‧‧‧元件裝載側之焊材層
25、55‧‧‧金屬散熱體側之電極層
26、56‧‧‧金屬散熱體側之焊材層
31、51‧‧‧分割前的副載置片基板
36(36a、36b)‧‧‧密接層
37、57‧‧‧切割線
第1圖係模式性顯示本發明的第1實施形態之副載置片的構造之剖面圖。
第2圖係模式性顯示將半導體裝置裝載於第1圖的副載置片之構造之剖面圖。
第3圖係顯示實施例1、2及比較例1、2之黏帶剝離率之圖式。
第4圖係顯示實施例1、2之黏帶剝離測試後之從副載置片的上面所觀察之(A)光學顯微鏡像及(B)其說明圖。
第5圖係顯示於比較例1、2之黏帶剝離測試中，發光二極體產生剝離之從副載置片的上面所觀察之(A)光學顯微鏡像及(B)其說明圖。
第6圖係模式性顯示本發明的第2實施形態之副載置片的構造之剖面圖。
第7圖係模式性顯示將半導體元件裝載於第6圖的副載置片之構造之剖面圖。
第8圖係模式性顯示本發明的第3實施形態之副載置 片的構造之剖面圖。
第9圖係模式性顯示第8圖之副載置片的製造方法之切割製程之部分剖面圖。
第10圖係模式性顯示第8圖之副載置片的製造方法之分割前的切割製程之部分剖面圖。
第11圖係顯示實施例5之DSC測定的結果之圖式。
第12圖係顯示比較例5之DSC測定的結果之圖式。
第13圖係顯示於實施例5中，黏帶剝離測試後之從副載置片的上面所觀察之(A)光學顯微鏡像及(B)其說明圖。
第14圖係顯示於比較例5中，於黏帶剝離測試時發光二極體產生剝離之從副載置片的上面所觀察之(A)光學顯微鏡像及(B)其說明圖。
第15圖係模式性顯示本發明的第4實施形態之副載置片的構造之剖面圖。
第16圖係模式性顯示第4實施形態的變形例之副載置片的構造之剖面圖。
第17圖係模式性顯示第4實施形態的其他變形例之副載置片的構造之剖面圖。
第18圖係模式性顯示第4實施形態之另外的變形例之副載置片的構造之剖面圖。
第19圖係模式性顯示將半導體裝置裝載於第16圖的副載置片之構造之剖面圖。
第20圖係顯示於實施例6、7及比較例6中，以ESCA 對形成焊材層前之電極層表面的碳濃度比進行測定後的結果之圖式。
第21圖係顯示於實施例6的樣本中，以SIMS對焊材層的深度方向之碳濃度分布進行測定後的結果之圖式。
第22圖係顯示於實施例6至8及比較例6中，以SIMS對電極層與焊材層之界面附近的碳濃度進行測定後的結果之圖式。
第23圖係顯示實施例6至8及比較例6之黏帶剝離率之圖式。
第24圖(A)及(B)係各自顯示，對實施例6中所製作之副載置片進行黏帶剝離測試後之從副載置片的上面所觀察之光學顯微鏡像及其說明圖。
第25圖(A)及(B)係各自顯示，對比較例6中所製作之副載置片進行黏帶剝離測試後之結果，係從焊材層產生剝離之副載置片的上面所觀察之光學顯微鏡像及其說明圖。
第26圖係模式性顯示本發明的第5實施形態之副載置片的構造之剖面圖。
第27圖(A)及(B)係模式性顯示第26圖的焊材層的熔點分布之圖式。
第28圖係模式性顯示第26圖的焊材層的組成分布之圖式。
第29圖係模式性顯示焊材層的平衡狀態圖的一部分之圖式。
第30圖係模式性顯示將半導體元件裝載於第26圖的副載置片之構造之剖面圖。
第31圖係模式性顯示第26圖之副載置片的製造方法之切割製程之部分剖面圖。
第32圖係模式性顯示焊材層的上爬高度h之剖面圖。
1‧‧‧副載置片
2‧‧‧副載置片基板
3(3a、3b)‧‧‧基板保護層
4(4a、4b)‧‧‧電極層
5(5a、5b)‧‧‧焊材層

Claims (4)

  1. 一種副載置片，係將焊材層覆蓋於副載置片基板上，並以該焊材層將半導體元件加以接合，該副載置片其特.徵為：構成上述焊材層之材料為包含Ag與Sn之合金，構成上述焊材層之元素的組成比，係使接合上述半導體元件之表面側的熔點較其背面側的熔點更低的方式，朝焊材層的深度方向產生變化。
  2. 如申請專利範圍第1項之副載置片，其中，上述焊材層之表面側的熔點與背面側的熔點之差，係較10℃還大。
  3. 如申請專利範圍第1項之副載置片，其中，構成上述副載置片基板之材料，為氮化鋁、碳化矽、矽中之任一種。
  4. 一種副載置片之製造方法，係用以製造出將由複數種構成元素所組成之焊材層覆蓋於副載置片基板上，並將半導體元件接合於該焊材層的副載置片，該副載置片之製造方法其特徵為：構成上述焊材層之材料為包含Ag與Sn之合金，藉由進行焊材層的每一種構成元素之蒸鍍，使上述焊材層的組成比於焊材層的深度方向產生變化，而形成膜，構成上述焊材層之元素的組成比，係使接合上述半導體元件之表面側的熔點較其背面側的熔點更低。
TW101142162A 2005-03-18 2006-03-14 副載置片及其製造方法 TWI514522B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005079985A JP2006261569A (ja) 2005-03-18 2005-03-18 サブマウントおよびその製造方法
JP2005091941A JP2006278463A (ja) 2005-03-28 2005-03-28 サブマウント
JP2005105044A JP2006286943A (ja) 2005-03-31 2005-03-31 サブマウント基板及びその製造方法
JP2005105045A JP2006286944A (ja) 2005-03-31 2005-03-31 サブマウント及びその製造方法
JP2005105046A JP5062545B2 (ja) 2005-03-31 2005-03-31 サブマウント及びその製造方法

Publications (2)

Publication Number Publication Date
TW201308527A TW201308527A (zh) 2013-02-16
TWI514522B true TWI514522B (zh) 2015-12-21

Family

ID=36991798

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101142162A TWI514522B (zh) 2005-03-18 2006-03-14 副載置片及其製造方法
TW095108527A TWI462236B (zh) 2005-03-18 2006-03-14 副載置片及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW095108527A TWI462236B (zh) 2005-03-18 2006-03-14 副載置片及其製造方法

Country Status (6)

Country Link
US (2) US8472208B2 (zh)
EP (3) EP2521174A2 (zh)
KR (3) KR20100059987A (zh)
CN (1) CN101916746B (zh)
TW (2) TWI514522B (zh)
WO (1) WO2006098454A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105919754A (zh) * 2016-06-20 2016-09-07 中山元其健康管理有限公司 一种自调节舱体的软体氧舱

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514522B (zh) 2005-03-18 2015-12-21 Dowa Electronics Materials Co 副載置片及其製造方法
JP5120653B2 (ja) 2006-04-17 2013-01-16 Ｄｏｗａエレクトロニクス株式会社 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法
JP5526336B2 (ja) 2007-02-27 2014-06-18 Ｄｏｗａエレクトロニクス株式会社 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP5160201B2 (ja) 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
CN102201524A (zh) * 2010-03-24 2011-09-28 旭硝子株式会社 发光元件用基板及发光装置
WO2011126135A1 (ja) 2010-04-09 2011-10-13 ローム株式会社 Ｌｅｄモジュール
US9346114B2 (en) 2010-04-28 2016-05-24 Aerojet Rocketdyne Of De, Inc. Substrate having laser sintered underplate
US8518748B1 (en) 2011-06-29 2013-08-27 Western Digital (Fremont), Llc Method and system for providing a laser submount for an energy assisted magnetic recording head
US8288204B1 (en) 2011-08-30 2012-10-16 Western Digital (Fremont), Llc Methods for fabricating components with precise dimension control
US8665677B1 (en) 2011-12-19 2014-03-04 Western Digital (Fremont), Llc Disk drive magnetic read head with affixed and recessed laser device
DE112013003902B4 (de) 2012-09-07 2022-05-12 Hitachi Astemo, Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US9475151B1 (en) 2012-10-30 2016-10-25 Western Digital (Fremont), Llc Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head
CN103140026B (zh) * 2013-02-04 2015-12-02 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
US9431037B2 (en) 2013-03-12 2016-08-30 Western Digitatl (Fremont), LLC Systems and methods for monitoring the power of a light source utilized in energy-assisted magnetic recording
EP2992553A4 (en) * 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
CN103280517B (zh) * 2013-06-05 2015-12-02 广州市鸿利光电股份有限公司 一种led共晶工艺方法
JP2015046491A (ja) 2013-08-28 2015-03-12 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
EP2889903A1 (en) * 2013-12-24 2015-07-01 Nxp B.V. Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
JP7168280B2 (ja) * 2018-06-26 2022-11-09 住友電工デバイス・イノベーション株式会社 半導体装置、および、半導体チップの搭載方法
CN113169136A (zh) * 2018-11-30 2021-07-23 京瓷株式会社 布线基板、电子装置以及电子模块
JP7237687B2 (ja) * 2019-03-28 2023-03-13 京セラ株式会社 配線基板、電子装置及び電子モジュール
CN113079626A (zh) * 2021-03-18 2021-07-06 扬州国宇电子有限公司 一种陶瓷基板薄膜电路结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661277A (ja) * 1992-08-05 1994-03-04 Ryoden Semiconductor Syst Eng Kk 半導体素子の接合方法
JPH11186295A (ja) * 1997-12-17 1999-07-09 Mitsubishi Electric Corp ハンダ付け方法
WO2003075341A1 (fr) * 2002-03-06 2003-09-12 Sumitomo Electric Industries, Ltd. Embase et dispositif semi-conducteur
TW200402860A (en) * 2002-04-17 2004-02-16 Hitachi Ltd Semiconductor device and its manufacturing method, electronic device and its manufacturing method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59159583A (ja) * 1983-03-02 1984-09-10 Hitachi Ltd 半導体発光装置
JPH063815B2 (ja) 1983-09-30 1994-01-12 株式会社日立製作所 光半導体素子用サブマウント
US5248376A (en) 1985-04-02 1993-09-28 Fujitsu Limited Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same
JPH0831654B2 (ja) 1987-11-25 1996-03-27 三菱電機株式会社 半導体レーザ装置用サブマウント
JPH01138777A (ja) 1987-11-25 1989-05-31 Mitsubishi Electric Corp 光半導体素子用サブマウント
US5217589A (en) * 1991-10-03 1993-06-08 Motorola, Inc. Method of adherent metal coating for aluminum nitride surfaces
US6861159B2 (en) * 1992-03-27 2005-03-01 The Louis Berkman Company Corrosion-resistant coated copper and method for making the same
JPH063815A (ja) 1992-06-19 1994-01-14 Fuji Photo Film Co Ltd 印刷版用ポジ型感光性組成物
JPH0831654A (ja) 1994-07-21 1996-02-02 Meidensha Corp 静止誘導機器のガス圧力調整装置
US5622305A (en) * 1995-05-10 1997-04-22 Lucent Technologies Inc. Bonding scheme using group VB metallic layer
US6327289B1 (en) * 1997-09-02 2001-12-04 Matsushita Electric Industrial Co., Ltd. Wavelength-variable semiconductor laser, optical integrated device utilizing the same, and production method thereof
JP3718380B2 (ja) 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
US20050022839A1 (en) * 1999-10-20 2005-02-03 Savas Stephen E. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
JP3327277B2 (ja) 1999-12-03 2002-09-24 住友電気工業株式会社 表面温度センサヘッド
DE19962977B4 (de) * 1999-12-24 2012-03-08 Picanol N.V. Webschaft für eine Webmaschine
JP4409041B2 (ja) 2000-04-19 2010-02-03 株式会社東芝 サブマウント材
CN1224098C (zh) * 2002-03-11 2005-10-19 光磊科技股份有限公司 固态发光装置封装的散热构件及其制造方法
JP3509809B2 (ja) 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
TWI229911B (en) * 2003-12-16 2005-03-21 Univ Nat Central Method for controlling the bond microstructures
JP4403920B2 (ja) * 2004-08-20 2010-01-27 Ｔｄｋ株式会社 剥離層用ペーストの製造方法及び積層型電子部品の製造方法
TWI514522B (zh) 2005-03-18 2015-12-21 Dowa Electronics Materials Co 副載置片及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661277A (ja) * 1992-08-05 1994-03-04 Ryoden Semiconductor Syst Eng Kk 半導体素子の接合方法
JPH11186295A (ja) * 1997-12-17 1999-07-09 Mitsubishi Electric Corp ハンダ付け方法
WO2003075341A1 (fr) * 2002-03-06 2003-09-12 Sumitomo Electric Industries, Ltd. Embase et dispositif semi-conducteur
TW200402860A (en) * 2002-04-17 2004-02-16 Hitachi Ltd Semiconductor device and its manufacturing method, electronic device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105919754A (zh) * 2016-06-20 2016-09-07 中山元其健康管理有限公司 一种自调节舱体的软体氧舱

Also Published As

Publication number Publication date
EP1868241A4 (en) 2012-02-15
WO2006098454A1 (ja) 2006-09-21
KR20100059986A (ko) 2010-06-04
US20090207580A1 (en) 2009-08-20
TW201308527A (zh) 2013-02-16
TWI462236B (zh) 2014-11-21
EP2521174A2 (en) 2012-11-07
US8581106B2 (en) 2013-11-12
US8472208B2 (en) 2013-06-25
EP2521173A3 (en) 2014-12-24
KR20070110889A (ko) 2007-11-20
TW200636941A (en) 2006-10-16
CN101916746A (zh) 2010-12-15
CN101916746B (zh) 2012-06-20
US20120012373A1 (en) 2012-01-19
KR20100059987A (ko) 2010-06-04
EP1868241A1 (en) 2007-12-19
EP2521173A2 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
TWI514522B (zh) 副載置片及其製造方法
CN101194359B (zh) 副安装座及其制造方法
JP4700681B2 (ja) Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
JP5092168B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP4136845B2 (ja) 半導体モジュールの製造方法
JP2006278463A (ja) サブマウント
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2005032834A (ja) 半導体チップと基板との接合方法
US11373925B2 (en) Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint
CN104798185A (zh) Au系钎料模片接合半导体装置及其制造方法
JP2006286958A (ja) セラミックス配線基板とそれを用いた半導体装置
JP2007123577A (ja) 半導体装置
JP4508189B2 (ja) 半導体モジュールの製造方法
US20110042817A1 (en) Solder joint structure, and joining method of the same
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP5023633B2 (ja) 光通信装置及びその製造方法
JP2013080863A (ja) 接続材料付き半導体素子およびその製造方法
JP5062545B2 (ja) サブマウント及びその製造方法
WO2020138278A1 (ja) 電子部品の接合方法および接合構造体
JP2006286943A (ja) サブマウント基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees