JP2015046491A - ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール - Google Patents
ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP2015046491A JP2015046491A JP2013176884A JP2013176884A JP2015046491A JP 2015046491 A JP2015046491 A JP 2015046491A JP 2013176884 A JP2013176884 A JP 2013176884A JP 2013176884 A JP2013176884 A JP 2013176884A JP 2015046491 A JP2015046491 A JP 2015046491A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- band gap
- wide band
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 383
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 153
- 238000000034 method Methods 0.000 claims description 53
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 45
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 45
- 239000000470 constituent Substances 0.000 claims description 32
- 238000005304 joining Methods 0.000 claims description 29
- 230000008018 melting Effects 0.000 claims description 27
- 238000002844 melting Methods 0.000 claims description 27
- 229910052709 silver Inorganic materials 0.000 claims description 18
- 239000004332 silver Substances 0.000 claims description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 239000012530 fluid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 12
- 210000000746 body region Anatomy 0.000 description 11
- 238000005259 measurement Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
- G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
- G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置の製造方法を提供する。【解決手段】ワイドバンドギャップ半導体装置の製造方法は、ワイドバンドギャップ半導体基板を準備する工程と、ワイドバンドギャップ半導体基板を複数の第1半導体チップ80に分離する工程と、固定部材70に対して複数の第1半導体チップ80を固定する工程と、少なくとも第1半導体チップ80が不活性液体91に浸漬された状態で第1半導体チップ80の耐圧を測定する工程と、第1半導体チップ80の耐圧を測定する工程の後、固定部材70を切断することにより、固定部材70に対して第1半導体チップ80が固定された複数の第2半導体チップを得る工程とを備えている。【選択図】図13
Description
本発明は、ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュールに関する。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置において、耐圧は重要な特性のひとつである。そのため、半導体装置や半導体モジュールの製造方法においては、半導体基板上に複数の半導体素子を形成した後に個々の半導体素子に対して耐圧測定が実施される場合がある。
たとえば特開昭59−3943号公報(以下、特許文献1という)では、半導体素子が形成された半導体基板の表面上に絶縁膜を形成し、当該絶縁膜を突き破るようにプローバーを電極に接触させてプローブテストを行う方法が開示されている。また、特開2003−100819号公報(以下、特許文献2という)では、半導体素子が形成された半導体基板を絶縁性の液体中に浸して耐圧測定する方法が開示されている。また、国際公開第2010/021070号(以下、特許文献3という)では、絶縁性の液体を半導体基板の表面にポッティングした後にプローブを電極に接触させて半導体素子の耐圧を測定する方法が開示されている。
上記特許文献1〜3のように従来では半導体基板の状態において個々の半導体素子に対して耐圧測定が行われ、その後ダイシング加工により当該半導体基板が個々の半導体素子に分離される。そして、分離された半導体素子がモジュール基板上に実装されて半導体モジュールが製造される。すなわち、従来では分離された個々の半導体素子に対して耐圧測定を行うことが困難であるため、分離前の半導体基板の状態において耐圧測定が行われていた。この場合、分離前(半導体基板の状態)の耐圧測定では不良が確認されなくても、個々の半導体素子が実装されたモジュールの検査において不良が発見される場合がある。このように不良チップがモジュールに実装されることにより、半導体モジュールの製造歩留まりが低下するという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その一の目的は、半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置の製造方法、および当該ワイドバンドギャップ半導体装置の製造方法を用いた半導体モジュールの製造方法を提供することである。また、本発明の他の目的は、半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置、および当該ワイドバンドギャップ半導体装置を備えた半導体モジュールを提供することである。
本発明に従ったワイドバンドギャップ半導体装置の製造方法は、互いに対向する一対の主面を有し、上記一対の主面の各々の上に電極が形成されたワイドバンドギャップ半導体基板を準備する工程と、ワイドバンドギャップ半導体基板を複数の第1半導体チップに分離する工程と、導電性を有する固定部材に対して複数の第1半導体チップを固定する工程と、第1半導体チップを固定する工程の後、少なくとも第1半導体チップが不活性液体に浸漬された状態で第1半導体チップの耐圧を測定する工程と、第1半導体チップの耐圧を測定する工程の後、固定部材を切断することにより、固定部材に対して第1半導体チップが固定された複数の第2半導体チップを得る工程とを備えている。
本発明に従ったワイドバンドギャップ半導体装置は、互いに対向する一対の主面を有し、上記一対の主面の各々の上に電極が形成された第1半導体チップと、導電性を有する固定部材と、固定部材の一方の表面上に配置され、固定部材に対して第1半導体チップを固定する第1接合部材とを備えている。固定部材は、第1半導体チップよりも幅が大きくなっている。
本発明によれば、半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置の製造方法、および当該ワイドバンドギャップ半導体装置の製造方法を用いた半導体モジュールの製造方法を提供することができる。また、本発明によれば、半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置、および当該ワイドバンドギャップ半導体装置を備えた半導体モジュールを提供することができる。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
まず、本発明の実施形態の内容を列記して説明する。
(1) 本実施形態に係るワイドバンドギャップ半導体装置の製造方法は、互いに対向する一対の主面を有し、上記一対の主面の各々の上に電極が形成されたワイドバンドギャップ半導体基板を準備する工程と、ワイドバンドギャップ半導体基板を複数の第1半導体チップに分離する工程と、導電性を有する固定部材に対して複数の第1半導体チップを固定する工程と、第1半導体チップを固定する工程の後、少なくとも第1半導体チップが不活性液体に浸漬された状態で第1半導体チップの耐圧を測定する工程と、第1半導体チップの耐圧を測定する工程の後、固定部材を切断することにより、固定部材に対して第1半導体チップが固定された複数の第2半導体チップを得る工程とを備えている。
本発明者は、半導体基板の状態での耐圧測定では不良が確認されなかった場合でもモジュール検査において半導体素子(チップ)の不良が発見される原因について鋭意検討を行った。その結果、半導体基板の状態での耐圧測定後に個々のチップに分離する際にダイシング加工の不具合などにより不良チップが発生し、当該不良チップをモジュールに実装することで製造歩留まりが低下する場合があることを見出した。
上記ワイドバンドギャップ半導体装置の製造方法では、分離された第1半導体チップが固定部材に固定された状態で、不活性液体中において当該第1半導体チップの耐圧が測定される。そのため、チップ状態でも不活性液体中で容易に耐圧測定することができるとともに、チップに分離する際に発生し得る不良をモジュールへの当該チップの実装前に予め確認することができる。そして、良品であることが確認されたチップのみをモジュールに実装することにより、半導体モジュールの製造歩留まりを向上させることができる。したがって、上記ワイドバンドギャップ半導体装置の製造方法によれば、半導体モジュールの製造歩留まりを向上させることができる。
ここで、「ワイドバンドギャップ半導体」とは、シリコン(Si)よりもバンドギャップが大きい半導体であり、たとえば炭化珪素(SiC)、窒化ガリウム(GaN)およびダイヤモンドなどが含まれる。
(2) 上記ワイドバンドギャップ半導体装置の製造方法において、第1半導体チップを固定する工程は、互いに対向する一対の表面を有し、上記一対の表面の各々の上に第1接合部材および第2接合部材が配置された固定部材を準備する工程と、固定部材に対して第1接合部材を介して第1半導体チップを固定する工程とを含んでいてもよい。
これにより、第1接合部材を用いて第1半導体チップを固定部材に対して容易に固定することができるとともに、第2接合部材を用いて第2半導体チップを別途準備されたモジュール基板に対して容易に固定することができる。また、第1接合部材および第2接合部材が予め配置された固定部材を用いることにより、製造効率をより向上させることができる。
(3) 上記ワイドバンドギャップ半導体装置の製造方法において、第1接合部材の構成材料は、第2接合部材の構成材料よりも融点が低くてもよい。
これにより、第1接合部材を溶融させて第1半導体チップを固定する際に第2接合部材が溶融することを抑制することができる。
(4) 上記ワイドバンドギャップ半導体装置の製造方法において、第1半導体チップを固定する工程は、一方の表面上に第1接合部材が配置された固定部材を準備する工程と、固定部材に対して第1接合部材を介して第1半導体チップを固定する工程とを含んでいてもよい。また、上記ワイドバンドギャップ半導体装置の製造方法は、第1半導体チップの耐圧を測定する工程の後、第2半導体チップを得る工程の前に、上記一方の表面に対向する他方の表面上に第2接合部材を配置する工程をさらに備えていてもよい。
これにより、第1接合部材を用いて第1半導体チップを固定部材に対して容易に固定することができるとともに、第2接合部材を用いて第2半導体チップを別途準備されたモジュール基板に対して容易に固定することができる。また、耐圧測定工程の後に第2接合部材を配置することにより、当該第2接合部材を不活性液体中に浸漬させずに第2半導体チップを得ることができる。
(5) 上記ワイドバンドギャップ半導体装置の製造方法において、第1接合部材の構成材料は、第2接合部材の構成材料よりも融点が高くてもよい。
これにより、第2接合部材を用いて第2半導体チップをモジュール基板に固定する際に、より低温条件で第2接合部材を溶融させることができる。
(6) 上記ワイドバンドギャップ半導体装置の製造方法において、第1接合部材および第2接合部材は、銀を含む材料および金−錫合金からなる群より選択される一の材料から構成されていてもよい。
上記材料は電気抵抗が低いため、上記材料を用いることで第2半導体チップが実装される半導体モジュールの電気特性をより向上させることができる。また、上記材料は熱伝導率が高いため、上記材料を用いることで第2半導体チップが実装された半導体モジュールの放熱性をより向上させることができる。
(7) 上記ワイドバンドギャップ半導体装置の製造方法において、固定部材は、銅、アルミニウム、銀および銅−タングステン合金からなる群より選択される一の材料から構成されていてもよい。
上記材料は電気抵抗が低いため、上記材料を用いることで第2半導体チップが実装される半導体モジュールの電気特性をさらに向上させることができる。また、上記材料は熱伝導率が高いため、上記材料を用いることで第2半導体チップが実装された半導体モジュールの放熱性をさらに向上させることができる。
(8) 本実施形態に係る半導体モジュールの製造方法は、上記ワイドバンドギャップ半導体装置の製造方法を用いて上記第2半導体チップを準備する工程と、モジュール基板を準備する工程と、上記第2半導体チップをモジュール基板上に実装する工程とを備えている。
上記半導体モジュールの製造方法では、上記ワイドバンドギャップ半導体装置の製造方法を用いて第2半導体チップが準備されるため、不良チップがモジュールに実装されることを抑制することができる。したがって、上記半導体モジュールの製造方法によれば、半導体モジュールの製造歩留まりを向上させることができる。
(9) 本実施形態に係るワイドバンドギャップ半導体装置は、互いに対向する一対の主面を有し、上記一対の主面の各々の上に電極が形成された第1半導体チップと、導電性を有する固定部材と、固定部材の一方の表面上に配置され、固定部材に対して第1半導体チップを固定する第1接合部材とを備えている。固定部材は、第1半導体チップよりも幅が大きくなっている。
上記ワイドバンドギャップ半導体装置は、上記ワイドバンドギャップ半導体装置の製造方法を用いて製造されることにより、第1半導体チップよりも固定部材の幅が大きいという上記構成を有している。したがって、上記ワイドバンドギャップ半導体装置によれば、半導体モジュールの製造歩留まりを向上させることが可能なワイドバンドギャップ半導体装置を提供することができる。
(10) 上記ワイドバンドギャップ半導体装置において、第1半導体チップは、炭化珪素または窒化ガリウムから構成されていてもよい。
代表的なワイドバンドギャップ半導体である炭化珪素や窒化ガリウムは、上記第1半導体チップの構成材料として好適である。
(11) 上記ワイドバンドギャップ半導体装置において、固定部材の上記一方の表面に対向する他方の表面上には第2接合部材が配置されていてもよい。
これにより、上記ワイドバンドギャップ半導体装置を第2接合部材を介して別途準備されたモジュール基板に対して容易に固定することができる。
(12) 上記ワイドバンドギャップ半導体装置において、第1接合部材の構成材料は、第2接合部材の構成材料よりも融点が低くなっていてもよい。
これにより、第1接合部材を溶融させて第1半導体チップを固定部材に対して固定する際に、第2接合部材が溶融することを抑制することができる。
(13) 上記ワイドバンドギャップ半導体装置において、第1接合部材の構成材料は、第2接合部材の構成材料よりも融点が高くなっていてもよい。
これにより、第2接合部材を溶融させて上記ワイドバンドギャップ半導体装置をモジュール基板に固定する際に、より低温条件で第2接合部材を溶融させることができる。
(14) 上記ワイドバンドギャップ半導体装置において、第1接合部材および第2接合部材は、銀を含む材料および金−錫合金からなる群より選択される一の材料から構成されていてもよい。
これにより、上記ワイドバンドギャップ半導体装置が実装された半導体モジュールの電気特性および放熱性をより向上させることができる。
(15) 上記ワイドバンドギャップ半導体装置において、固定部材は、銅、アルミニウム、銀および銅−タングステン合金からなる群より選択される一の材料から構成されていてもよい。
これにより、上記ワイドバンドギャップ半導体装置が実装された半導体モジュールの電気特性および放熱性をさらに向上させることができる。
(16) 本実施形態に係る半導体モジュールは、上記ワイドバンドギャップ半導体装置と、上記ワイドバンドギャップ半導体装置が実装されるモジュール基板とを備えている。
上記半導体モジュールは、半導体モジュールの製造歩留まりを向上させることが可能な上記ワイドバンドギャップ半導体装置を備えている。したがって、上記半導体モジュールによれば、製造歩留まりが向上した半導体モジュールを提供することができる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
(実施形態1)
(半導体モジュールの構造)
まず、本発明の一実施形態である実施形態1について説明する。図1を参照して、本実施形態に係る半導体モジュール1は、複数の炭化珪素半導体装置10と、当該炭化珪素半導体装置10が実装されるモジュール基板2と、端子3と、配線4とを主に備えている。炭化珪素半導体装置10は、後述する本実施形態に係るワイドバンドギャップ半導体装置である。
(半導体モジュールの構造)
まず、本発明の一実施形態である実施形態1について説明する。図1を参照して、本実施形態に係る半導体モジュール1は、複数の炭化珪素半導体装置10と、当該炭化珪素半導体装置10が実装されるモジュール基板2と、端子3と、配線4とを主に備えている。炭化珪素半導体装置10は、後述する本実施形態に係るワイドバンドギャップ半導体装置である。
モジュール基板2は、絶縁基板(図示しない)や金属からなるヒートシンクとしての放熱板(図示しない)などを含んでいる。炭化珪素半導体装置10は、モジュール基板2の表面2A上に配置されており、配線4により互いに接続されている。端子3は、配線4により炭化珪素半導体装置10と接続されている。なお、半導体モジュール1は、樹脂(図示しない)などにより封止されていてもよい。
(炭化珪素半導体装置の構造)
次に、本実施形態に係るワイドバンドギャップ半導体装置としての炭化珪素半導体装置10の構造について説明する。図2を参照して、炭化珪素半導体装置10は、第1半導体チップ80と、固定部材70と、第1ダイボンド材71(第1接合部材)と、第2ダイボンド材72(第2接合部材)とを主に備えている。
次に、本実施形態に係るワイドバンドギャップ半導体装置としての炭化珪素半導体装置10の構造について説明する。図2を参照して、炭化珪素半導体装置10は、第1半導体チップ80と、固定部材70と、第1ダイボンド材71(第1接合部材)と、第2ダイボンド材72(第2接合部材)とを主に備えている。
固定部材70は、銅(Cu)、アルミニウム(Al)、銀(Ag)および銅−タングステン(CuW)からなる群より選択される一の材料から構成されている。このように固定部材70は金属材料から構成されているため、導電性を有している。
固定部材70は、図2に示すように第1半導体チップ80よりも幅が大きくなっている(W1>W2)。固定部材70の幅W1は1mm以上10mm以下であり、2mm以上9mm以下であることが好ましい。
第1ダイボンド材71は、固定部材70の一方の表面70A上に配置されている。第2ダイボンド材72は、当該表面70Aに対向する他方の表面70B上に配置されている。第1ダイボンド材71の上(固定部材70側とは反対側)には、第1半導体チップ80が配置されている。すなわち、第1半導体チップ80は、第1ダイボンド材71により固定部材70に対して固定されている。
第1および第2ダイボンド材71,72は、たとえば銀ペーストなどの銀(Ag)を含む材料および金−錫(AuSn)合金からなる群より選択される一の材料から構成されている。そのため、第1および第2ダイボンド材71,72は、導電性を有している。また、第1および第2ダイボンド材71,72は、それぞれ融点が異なる材料から構成されている。本実施形態では、第1ダイボンド材71の構成材料は、第2ダイボンド材の構成材料よりも融点が低くなっている。
(第1半導体チップの構造)
次に、第1半導体チップ80の構造について詳細に説明する。図3を参照して、第1半導体チップ80は、ベース基板12と、エピタキシャル成長層13と、ゲート酸化膜20と、ゲート電極30と、ソース電極40と、ドレイン電極50と、裏面パッド電極60とを主に含んでいる。エピタキシャル成長層13は、ドリフト領域14と、ボディ領域15と、ソース領域16と、コンタクト領域17とを主に有している。第1半導体チップ80には、上記構造が複数形成されている。また、第1半導体チップ80は、裏面パッド電極60(主面11B上に配置された電極)において第1ダイボンド材71(図2参照)と接触していてもよいし、裏面パッド電極60および当該裏面パッド電極60により覆われていないベース基板12において第1ダイボンド材71(図2参照)と接触していてもよい。
次に、第1半導体チップ80の構造について詳細に説明する。図3を参照して、第1半導体チップ80は、ベース基板12と、エピタキシャル成長層13と、ゲート酸化膜20と、ゲート電極30と、ソース電極40と、ドレイン電極50と、裏面パッド電極60とを主に含んでいる。エピタキシャル成長層13は、ドリフト領域14と、ボディ領域15と、ソース領域16と、コンタクト領域17とを主に有している。第1半導体チップ80には、上記構造が複数形成されている。また、第1半導体チップ80は、裏面パッド電極60(主面11B上に配置された電極)において第1ダイボンド材71(図2参照)と接触していてもよいし、裏面パッド電極60および当該裏面パッド電極60により覆われていないベース基板12において第1ダイボンド材71(図2参照)と接触していてもよい。
ベース基板12およびエピタキシャル成長層13は、たとえば炭化珪素から構成されている。ドリフト領域14は、窒素(N)などのn型不純物を含み、ベース基板12の一方の主面上に形成されている。
ボディ領域15は、アルミニウム(Al)や硼素(B)などのp型不純物を含み、主面11Aを含むようにエピタキシャル成長層13内に形成されている。ソース領域16は、リン(P)などのn型不純物を含み、主面11Aを含むようにボディ領域15内に形成されている。コンタクト領域17は、ボディ領域15と同様にp型不純物を含み、ソース領域16と隣接するようにボディ領域15内に形成されている。
ゲート酸化膜20は、たとえば二酸化珪素(SiO2)からなり、主面11Aを覆うように形成されている。ゲート電極30は、たとえば不純物が添加されたポリシリコンやアルミニウムなどの導電体からなり、ゲート酸化膜20上に形成されている。
ソース電極40は、主面11A上においてソース領域16およびコンタクト領域17に接触するように形成されている。ソース電極40は、ソース領域16に対してオーミック接触することができる材料、たとえばNixSiy(ニッケルシリサイド)、TixSiy(チタンシリサイド)、AlxSiy(アルミシリサイド)およびTixAlySiz(チタンアルミシリサイド)などからなり、ソース領域16に対して電気的に接続されている(x>0,y>0,z>0)。
ドレイン電極50は、主面11Aに対向する他方の主面11B上に形成されている。ドレイン電極50は、たとえばソース電極40と同様の材料からなっている。裏面パッド電極60は、たとえば金(Au)やアルミニウム(Al)などからなり、ドレイン電極50上に形成されている。裏面パッド電極60の厚みは、たとえば1μmである。
(炭化珪素半導体装置および半導体モジュールの動作)
次に、本実施形態に係る炭化珪素半導体装置10の動作について説明する。図3を参照して、まず、ゲート電極30に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極40とドレイン電極50との間に電圧が印加されても、ボディ領域15とドリフト領域14との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極30に閾値電圧以上の電圧が印加されると、ボディ領域15のチャネル領域(ゲート電極30下のボディ領域15)に反転層が形成される。その結果、ソース領域16とドリフト領域14とが電気的に接続され、ソース電極40とドレイン電極50との間に電流が流れる。以上のようにして、炭化珪素半導体装置10は動作する。また、半導体モジュール1は、個々の炭化珪素半導体装置10の上記動作の組合わせにより動作する。
次に、本実施形態に係る炭化珪素半導体装置10の動作について説明する。図3を参照して、まず、ゲート電極30に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極40とドレイン電極50との間に電圧が印加されても、ボディ領域15とドリフト領域14との間に形成されるpn接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極30に閾値電圧以上の電圧が印加されると、ボディ領域15のチャネル領域(ゲート電極30下のボディ領域15)に反転層が形成される。その結果、ソース領域16とドリフト領域14とが電気的に接続され、ソース電極40とドレイン電極50との間に電流が流れる。以上のようにして、炭化珪素半導体装置10は動作する。また、半導体モジュール1は、個々の炭化珪素半導体装置10の上記動作の組合わせにより動作する。
本実施形態に係る炭化珪素半導体装置10は、上述のような構成を有しており、また後述する本実施形態に係るワイドバンドギャップ半導体装置の製造方法を用いて製造される。そのため、上記炭化珪素半導体装置10は半導体モジュールの製造歩留まりを向上させることが可能なものとなっている。また、本実施形態に係る半導体モジュール1は上記炭化珪素半導体装置10を備えているため、製造歩留まりが向上したものとなっている。
上記本実施形態に係るワイドバンドギャップ半導体装置では、第1半導体チップ80が炭化珪素から構成されていてもよいが、これに限定されるものではない。第1半導体チップ80は、たとえば窒化ガリウムまたはダイヤモンドなどの他のワイドバンドギャップ半導体から構成されていてもよい。
上記炭化珪素半導体装置10では、図2に示すように固定部材70の一方の表面70Aに対向する他方の表面70B上に第2ダイボンド材72が配置されていてもよい。これにより、図1に示すように当該第2ダイボンド材を介して炭化珪素半導体装置10をモジュール基板2に対して容易に固定することができる。
上記炭化珪素半導体装置10では、上述のように第1ダイボンド材71の構成材料が第2ダイボンド材72の構成材料よりも融点が低くなっていてもよい。これにより、当該第1ダイボンド材71を溶融させて第1半導体チップ80を固定部材70に対して固定する際に、第2ダイボンド材72が溶融することを抑制することができる。
上記炭化珪素半導体装置10において、第1および第2ダイボンド材71,72は、上述のように銀を含む材料および金−錫合金からなる群より選択される一の材料から構成されていてもよい。また、固定部材70は、銅、アルミニウム、銀および銅−タングステンからなる群より選択される一の材料から構成されていてもよい。上記材料は電気抵抗が低く熱伝導率が高い材料であるため、上記材料を用いることにより上記炭化珪素半導体装置10が実装された半導体モジュール1(図1参照)の電気特性および放熱性をより向上させることができる。
(炭化珪素半導体装置の製造方法)
次に、本実施形態に係る半導体モジュールおよびワイドバンドギャップ半導体装置(炭化珪素半導体装置)の製造方法について説明する。本実施形態に係るワイドバンドギャップ半導体装置の製造方法では、工程(S10)〜(S50)が実施されることにより上記本実施形態に係る炭化珪素半導体装置10が製造される(図4参照)。また、本実施形態に係る半導体モジュールの製造方法では、工程(S60)〜(S80)が実施されることにより上記本実施形態に係る半導体モジュール1が製造される(図5参照)。
次に、本実施形態に係る半導体モジュールおよびワイドバンドギャップ半導体装置(炭化珪素半導体装置)の製造方法について説明する。本実施形態に係るワイドバンドギャップ半導体装置の製造方法では、工程(S10)〜(S50)が実施されることにより上記本実施形態に係る炭化珪素半導体装置10が製造される(図4参照)。また、本実施形態に係る半導体モジュールの製造方法では、工程(S60)〜(S80)が実施されることにより上記本実施形態に係る半導体モジュール1が製造される(図5参照)。
図4を参照して、本実施形態に係るワイドバンドギャップ半導体装置の製造方法では、まず、工程(S10)として、半導体基板準備工程が実施される。この工程(S10)では、以下に説明する工程(S11)〜(S17)が実施されることにより炭化珪素基板11(ワイドバンドギャップ半導体基板)が準備される。
まず、工程(S11)として、ベース基板準備工程が実施される。この工程(S11)では、図6を参照して、4H−SiCからなり導電型がn型であるベース基板12が準備される。
次に、工程(S12)として、エピタキシャル成長層形成工程が実施される。この工程(S12)では、図6を参照して、ベース基板12の表面12A上に導電型がn型であるエピタキシャル成長層13が形成される。
次に、工程(S13)として、イオン注入工程が実施される。この工程(S13)では、図7を参照して、まず、たとえばアルミニウム(Al)イオンがエピタキシャル成長層13内に注入され、ボディ領域15が形成される。次に、たとえばリン(P)イオンがエピタキシャル成長層13内に注入され、ソース領域16が形成される。次に、たとえばアルミニウム(Al)イオンがエピタキシャル成長層13内に注入され、コンタクト領域17が形成される。そして、エピタキシャル成長層13においてボディ領域15、ソース領域16およびコンタクト領域17のいずれも形成されない領域がドリフト領域14となる。
次に、工程(S14)として、活性化アニール工程が実施される。この工程(S14)では、図7を参照して、ベース基板12を加熱することにより導入された不純物が活性化され、その結果不純物が導入された領域において所望のキャリアが生成する。
次に、工程(S15)として、ゲート酸化膜形成工程が実施される。この工程(S15)では、図8を参照して、たとえば酸素(O2)を含む雰囲気中においてベース基板12を加熱することにより、二酸化珪素(SiO2)からなるゲート酸化膜20が形成される。
次に、工程(S16)として、ゲート電極形成工程が実施される。この工程(S16)では、図8を参照して、たとえばLPCVD(Low Pressure Chemical Vapor Deposition)法により、ゲート酸化膜20上に接触し、ポリシリコンからなるゲート電極30が形成される。
次に、工程(S17)として、オーミック電極形成工程が実施される。この工程(S17)では、図9を参照して、ゲート酸化膜20の一部(ソース領域16およびコンタクト領域17上)がエッチングにより除去された後、主面11A上にソース電極40が形成される。また、当該主面11Aに対向する他方の主面11B上にドレイン電極50が形成される。また、ドレイン電極50上に裏面パッド電極60がさらに形成される。さらに、その後層間絶縁膜(図示しない)やゲート電極30と電気的に接続されたゲートパッド電極、およびソース電極40と電気的に接続されたソース配線などが形成される。上記工程(S11)〜(S17)が実施されることにより、互いに対向する一対の主面11A,11Bの各々の上にソース電極40およびドレイン電極50が形成された炭化珪素基板11(ワイドバンドギャップ半導体基板)が準備される。図10に示すように、炭化珪素基板11は、切断後に第1半導体チップ80となる領域を複数含んでいる。
次に、工程(S20)として、ダイシング工程が実施される。この工程(S20)では、図10を参照して、複数のゲートパッド電極31およびソース配線41を含み、第1半導体チップ80となる領域が複数形成された炭化珪素基板11に対して、図中破線に示すようにダイシング加工が施される。これにより、炭化珪素基板11が複数の第1半導体チップ80に分離される。
次に、工程(S30)として、半導体チップ固定工程が実施される。この工程(S30)では、以下に説明する工程(S31)および(S32)が実施されることにより、複数の第1半導体チップ80が固定部材70に対して固定される。
まず、工程(S31)として、固定部材準備工程が実施される。この工程(S31)では、図11を参照して、互いに対向する一対の表面70A,70Bを有し、当該表面70A,70Bの各々の上に第1ダイボンド材71および第2ダイボンド材72が配置された固定部材70が準備される。第1および第2ダイボンド材71,72は、表面70A,70Bのそれぞれに複数箇所配置されていてもよいし、当該表面70A,70Bの全面に配置されていてもよい。
固定部材70は、銅(Cu)、アルミニウム(Al)、銀(Ag)および銅−タングステン(CuW)からなる群より選択される一の材料から構成されている。そのため、固定部材70は導電性を有している。第1および第2ダイボンド材71,72は、たとえば銀ペーストなどの銀(Ag)を含む材料および金−錫合金(AuSn)からなる群より選択される一の材料から構成されている。また、本実施形態においては第1ダイボンド材71の構成材料は、第2ダイボンド材72の構成材料よりも融点が低くなっている。
次に、工程(S32)として、チップ固定工程が実施される。この工程(S32)では、図11を参照して、まず、第1ダイボンド材71の融点以上の温度で固定部材70が加熱されることにより、当該第1ダイボンド材71が溶融する。次に、溶融状態である第1ダイボンド材71の上に第1半導体チップ80が配置される(図11中矢印に示す方向から第1半導体チップ80が第1ダイボンド材71に接触する)。その後、固定部材70および第1半導体チップ80が冷却される。これにより、図11および図12に示すように複数の第1半導体チップ80が第1ダイボンド材71を介して固定部材70に対して固定される。
次に、工程(S40)として、耐圧測定工程が実施される。この工程(S40)では、図13を参照して、まずフロリナートなどの不活性液体91が入れられたトレー90が準備される。次に、第1半導体チップ80が固定された固定部材70がトレー90内に配置される。これにより、図13に示すように第1半導体チップ80および固定部材70の全体がフロリナート中に浸漬された状態とされる。次に、図13に示すようにプローブ100の針101,102を第1半導体チップ80のゲートパッド電極およびソース配線の各々に接触させ、プローブ100とステージ110との間に電圧が供給される。これにより、第1半導体チップ80の耐圧が測定される。そして、上記耐圧測定が完了した後、固定部材70がトレー90から取り出される。
次に、工程(S50)として、切断工程が実施される。この工程(S50)では、図14を参照して、図中破線に示すように固定部材70に対してダイシング加工が施され、当該固定部材70が切断される。これにより、固定部材70に対して第1半導体チップ80が固定された複数の第2半導体チップ81(炭化珪素半導体装置10)が得られる(図2参照)。
この工程(S50)では、図2に示すように一つの固定部材70に対して一つの第1半導体チップ80が固定された第2半導体チップ81が得られてもよいが、これに限定されるものではない。図15に示すように、一つの固定部材70に対して複数の第1半導体チップ80が並んで固定された第2半導体チップ81Aが得られるように、固定部材70が切断されてもよい。
(半導体モジュールの製造方法)
次に、本実施形態に係る半導体モジュールの製造方法について説明する。図5を参照して、本実施形態に係る半導体モジュールの製造方法では、まず、工程(S60)として、半導体チップ準備工程が実施される。この工程(S60)では、図2を参照して、上記本実施形態に係るワイドバンドギャップ半導体装置の製造方法を用いて第2半導体チップ81が準備される。また、この工程(S60)と並んで工程(S70)が実施され、モジュール基板2が別途準備される(図1参照)。
次に、本実施形態に係る半導体モジュールの製造方法について説明する。図5を参照して、本実施形態に係る半導体モジュールの製造方法では、まず、工程(S60)として、半導体チップ準備工程が実施される。この工程(S60)では、図2を参照して、上記本実施形態に係るワイドバンドギャップ半導体装置の製造方法を用いて第2半導体チップ81が準備される。また、この工程(S60)と並んで工程(S70)が実施され、モジュール基板2が別途準備される(図1参照)。
工程(S60)および(S70)が完了した後、工程(S80)として、実装工程が実施される。この工程(S80)では、図1を参照して、モジュール基板2の表面2A上に複数の第2半導体チップ81(炭化珪素半導体装置10)が配置される。そして、当該第2半導体チップ81同士、および第2半導体チップ81と端子3とが配線4により電気的に接続される。このようにして、モジュール基板2上に第2半導体チップ81が実装された半導体モジュール1が得られる。
以上のように、本実施形態に係るワイドバンドギャップ半導体装置および半導体モジュールの製造方法では、分離された第1半導体チップ80が固定部材70に固定された状態において不活性液体91中で当該第1半導体チップ80の耐圧が測定される。そのため、チップ状態でも不活性液体91中において容易に耐圧測定することができるとともに、工程(S20)のダイシング加工により発生し得るチップ不良を工程(S80)のモジュールへの実装の前に予め確認することができる。そして、良品であることが確認されたチップのみを工程(S80)においてモジュールに実装することにより、半導体モジュールの製造歩留まりを向上させることができる。したがって、本実施形態に係るワイドバンドギャップ半導体および半導体モジュールの製造方法によれば、半導体モジュールの製造歩留まりを向上させることができる。
上記ワイドバンドギャップ半導体装置の製造方法において、半導体チップ固定工程(S30)は、上述のように互いに対向する一対の表面70A,70Bを有し、当該一対の表面70A,70Bの各々の上に第1および第2ダイボンド材71,72が配置された固定部材70を準備する工程(S31)と、固定部材70に対して第1ダイボンド材71を介して第1半導体チップ80を固定する工程(S32)とを含んでいてもよい。この場合、第1ダイボンド材71の構成材料は、第2ダイボンド材72の構成材料よりも融点が低くなっていてもよい。
これにより、第1ダイボンド材71を用いて第1半導体チップ80を固定部材70に対して容易に固定することができるとともに、第2ダイボンド材72を用いて第2半導体チップ81を別途準備されたモジュール基板2に対して容易に固定することができる。また、第1および第2ダイボンド材71,72が予め配置された固定部材70を用いることで、製造効率をより向上させることができる。また、第1ダイボンド材71を第2ダイボンド材72よりも低融点の材料で構成することにより、第1ダイボンド材71を溶融させて第1半導体チップ80を固定する際に、第2ダイボンド材72が溶融することを抑制することができる。
上記ワイドバンドギャップ半導体装置の製造方法において、第1および第2ダイボンド材71,72は、銀(Ag)を含む材料および金−錫(Au−Sn)合金からなる群より選択される一の材料から構成されていてもよい。また、固定部材70は、銅(Cu)、アルミニウム(Al)、銀(Ag)および銅−タングステン(CuW)合金からなる群より選択される一の材料から構成されていてもよい。上記材料は電気抵抗が低く熱伝導率が高いため、上記材料を用いることにより第2半導体チップ81が実装された半導体モジュール1の電気特性および放熱性をより向上させることができる。
(実施形態2)
次に、本発明の他の実施形態である実施形態2について説明する。実施形態2に係るワイドバンドギャップ半導体装置および半導体モジュールは、基本的には上記実施形態1に係るワイドバンドギャップ半導体装置および半導体モジュールと同様の構成を備え、同様に動作し、かつ同様の効果を奏する。また、実施形態2に係るワイドバンドギャップ半導体装置および半導体モジュールの製造方法は、基本的には上記実施形態1に係るワイドバンドギャップ半導体装置および半導体モジュールの製造方法と同様に実施され、かつ同様の効果を奏する。しかし、実施形態2に係るワイドバンドギャップ半導体装置は、ダイボンド材の融点において上記実施形態1とは異なっている。また、実施形態2に係るワイドバンドギャップ半導体装置の製造方法は、固定部材に対してダイボンド材を配置する順序において上記実施形態1とは異なっている。
次に、本発明の他の実施形態である実施形態2について説明する。実施形態2に係るワイドバンドギャップ半導体装置および半導体モジュールは、基本的には上記実施形態1に係るワイドバンドギャップ半導体装置および半導体モジュールと同様の構成を備え、同様に動作し、かつ同様の効果を奏する。また、実施形態2に係るワイドバンドギャップ半導体装置および半導体モジュールの製造方法は、基本的には上記実施形態1に係るワイドバンドギャップ半導体装置および半導体モジュールの製造方法と同様に実施され、かつ同様の効果を奏する。しかし、実施形態2に係るワイドバンドギャップ半導体装置は、ダイボンド材の融点において上記実施形態1とは異なっている。また、実施形態2に係るワイドバンドギャップ半導体装置の製造方法は、固定部材に対してダイボンド材を配置する順序において上記実施形態1とは異なっている。
(炭化珪素半導体装置の構造)
図16を参照して、本実施形態に係るワイドバンドギャップ半導体装置としての炭化珪素半導体装置10Bは、上記実施形態1の場合と同様に、第1半導体チップ80と、表面70A,70Bを有する固定部材70と、第1および第2ダイボンド材71,72とを主に備えている。本実施形態では、第1ダイボンド材71の構成材料が第2ダイボンド材72の構成材料よりも融点が高くなっている。
図16を参照して、本実施形態に係るワイドバンドギャップ半導体装置としての炭化珪素半導体装置10Bは、上記実施形態1の場合と同様に、第1半導体チップ80と、表面70A,70Bを有する固定部材70と、第1および第2ダイボンド材71,72とを主に備えている。本実施形態では、第1ダイボンド材71の構成材料が第2ダイボンド材72の構成材料よりも融点が高くなっている。
(炭化珪素半導体装置の製造方法)
次に、本実施形態に係るワイドバンドギャップ半導体装置(炭化珪素半導体装置)の製造方法について説明する。図17を参照して、まず、上記実施形態1の工程(S10)および(S20)と同様の手順により工程(S100)および(S200)が実施される。これにより複数の第1半導体チップ80が得られる(図18参照)。
次に、本実施形態に係るワイドバンドギャップ半導体装置(炭化珪素半導体装置)の製造方法について説明する。図17を参照して、まず、上記実施形態1の工程(S10)および(S20)と同様の手順により工程(S100)および(S200)が実施される。これにより複数の第1半導体チップ80が得られる(図18参照)。
次に、工程(S300)として、半導体チップ固定工程が実施される。この工程(S300)では、以下に説明する工程(S310)および(S320)が実施されることにより、第1半導体チップ80が固定部材70に対して固定される。
まず、工程(S310)として、固定部材準備工程が実施される。この工程(S310)では、図18を参照して、一方の表面70A上に第1ダイボンド材71が配置された固定部材70が準備される。次に、工程(S320)として、チップ固定工程が実施される。この工程(S320)では、図18を参照して、上記実施形態1の工程(S32)と同様の手順により、第1半導体チップ80が第1ダイボンド材71を介して固定部材70に対して固定される。
次に、工程(S400)として、耐圧測定工程が実施される。この工程(S400)では、上記実施形態1の工程(S40)と同様の手順により第1半導体チップ80の耐圧が測定される。
次に、工程(S410)として、ダイボンド材配置工程が実施される。この工程(S410)では、図19を参照して、第1ダイボンド材71が配置された表面70Aに対向する他方の表面70B上に第2ダイボンド材72が配置される。第2ダイボンド材72は、任意の成膜方法により形成されてもよい。本実施形態では、第1ダイボンド材71の構成材料は、第2ダイボンド材72の構成材料よりも融点が高くなっている(第2ダイボンド材72の方が第1ダイボンド材71よりも融点が低くなっている)。
次に、工程(S500)として、切断工程が実施される。この工程(S500)では、上記実施形態1の工程(S50)と同様の手順により固定部材70が切断されて第2半導体チップ81B(炭化珪素半導体装置10B)が得られる(図16参照)。
以上のように、本実施形態に係る炭化珪素半導体装置10Bでは、第1ダイボンド材71の構成材料が第2ダイボンド材72の構成材料よりも融点が高くなっている。すなわち、第2ダイボンド材72は、第1ダイボンド材71に比べてより低融点の材料から構成されている。そのため、第2ダイボンド材72を溶融させて炭化珪素半導体装置10Bをモジュール基板に固定する際に、より低温条件で第2ダイボンド材72を溶融させることができる。
また、本実施形態に係るワイドバンドギャップ半導体装置の製造方法において、半導体チップ固定工程(S300)は、一方の表面70A上に第1ダイボンド材71が配置された固定部材70を準備する工程(S310)と、固定部材70に対して第1ダイボンド材71を介して第1半導体チップ80を固定する工程(S320)とを含んでいる。また、上記ワイドバンドギャップ半導体装置の製造方法は、耐圧測定工程(S400)の後、切断工程(S500)の前に、上記一方の表面70Aに対向する他方の表面70B上に第2ダイボンド材72を配置する工程をさらに備えている。そして、第1ダイボンド材71の構成材料は、第2ダイボンド材72の構成材料よりも融点が高くなっている。
これにより、上記実施形態1と同様に、第1ダイボンド材71を用いて第1半導体チップ80を固定部材70に対して容易に固定することができるとともに、第2ダイボンド材72を用いて第2半導体チップ81Bを別途準備されたモジュール基板に対して容易に固定することができる。また、耐圧測定工程(S400)の後に第2ダイボンド材72を配置することで、当該第2ダイボンド材72を不活性液体91中に浸漬させずに第2半導体チップ81Bを得ることができる。また、第2ダイボンド材72を第1ダイボンド材71よりも低融点の材料で構成することにより、第2半導体チップ81Bをモジュール基板に固定する際に、より低温条件で第2ダイボンド材72を溶融させることができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明のワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュールは、半導体モジュールの製造歩留まりの向上が要求されるワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュールにおいて、特に有利に適用され得る。
1 半導体モジュール
10,10B 炭化珪素半導体装置
2 モジュール基板
2A,12A,70A,70B 表面
3 端子
4 配線
11 炭化珪素基板
11A,11B 主面
12 ベース基板
13 エピタキシャル成長層
14 ドリフト領域
15 ボディ領域
16 ソース領域
17 コンタクト領域
20 ゲート酸化膜
30 ゲート電極
31 ゲートパッド電極
40 ソース電極
41 ソース配線
50 ドレイン電極
60 裏面パッド電極
70 固定部材
71 第1ダイボンド材
72 第2ダイボンド材
80 第1半導体チップ
81,81A,81B 第2半導体チップ
90 トレー
91 不活性液体
100 プローブ
101,102 針
110 ステージ
W1,W2 幅
10,10B 炭化珪素半導体装置
2 モジュール基板
2A,12A,70A,70B 表面
3 端子
4 配線
11 炭化珪素基板
11A,11B 主面
12 ベース基板
13 エピタキシャル成長層
14 ドリフト領域
15 ボディ領域
16 ソース領域
17 コンタクト領域
20 ゲート酸化膜
30 ゲート電極
31 ゲートパッド電極
40 ソース電極
41 ソース配線
50 ドレイン電極
60 裏面パッド電極
70 固定部材
71 第1ダイボンド材
72 第2ダイボンド材
80 第1半導体チップ
81,81A,81B 第2半導体チップ
90 トレー
91 不活性液体
100 プローブ
101,102 針
110 ステージ
W1,W2 幅
Claims (16)
- 互いに対向する一対の主面を有し、前記一対の主面の各々の上に電極が形成されたワイドバンドギャップ半導体基板を準備する工程と、
前記ワイドバンドギャップ半導体基板を複数の第1半導体チップに分離する工程と、
導電性を有する固定部材に対して複数の前記第1半導体チップを固定する工程と、
前記第1半導体チップを固定する工程の後、少なくとも前記第1半導体チップが不活性液体に浸漬された状態で前記第1半導体チップの耐圧を測定する工程と、
前記第1半導体チップの耐圧を測定する工程の後、前記固定部材を切断することにより、前記固定部材に対して前記第1半導体チップが固定された複数の第2半導体チップを得る工程とを備える、ワイドバンドギャップ半導体装置の製造方法。 - 前記第1半導体チップを固定する工程は、
互いに対向する一対の表面を有し、前記一対の表面の各々の上に第1接合部材および第2接合部材が配置された前記固定部材を準備する工程と、
前記固定部材に対して前記第1接合部材を介して前記第1半導体チップを固定する工程とを含む、請求項1に記載のワイドバンドギャップ半導体装置の製造方法。 - 前記第1接合部材の構成材料は、前記第2接合部材の構成材料よりも融点が低い、請求項2に記載のワイドバンドギャップ半導体装置の製造方法。
- 前記第1半導体チップを固定する工程は、
一方の表面上に第1接合部材が配置された前記固定部材を準備する工程と、
前記固定部材に対して前記第1接合部材を介して前記第1半導体チップを固定する工程とを含み、
前記第1半導体チップの耐圧を測定する工程の後、前記第2半導体チップを得る工程の前に、前記一方の表面に対向する他方の表面上に第2接合部材を配置する工程をさらに備える、請求項1に記載のワイドバンドギャップ半導体装置の製造方法。 - 前記第1接合部材の構成材料は、前記第2接合部材の構成材料よりも融点が高い、請求項4に記載のワイドバンドギャップ半導体装置の製造方法。
- 前記第1接合部材および前記第2接合部材は、銀を含む材料および金−錫合金からなる群より選択される一の材料から構成される、請求項2〜請求項5のいずれか1項に記載のワイドバンドギャップ半導体装置の製造方法。
- 前記固定部材は、銅、アルミニウム、銀および銅−タングステン合金からなる群より選択される一の材料から構成される、請求項1〜請求項6のいずれか1項に記載のワイドバンドギャップ半導体装置の製造方法。
- 請求項1〜請求項7のいずれか1項に記載のワイドバンドギャップ半導体装置の製造方法を用いて前記第2半導体チップを準備する工程と、
モジュール基板を準備する工程と、
前記第2半導体チップを前記モジュール基板上に実装する工程とを備える、半導体モジュールの製造方法。 - 互いに対向する一対の主面を有し、前記一対の主面の各々の上に電極が形成された第1半導体チップと、
導電性を有する固定部材と、
前記固定部材の一方の表面上に配置され、前記固定部材に対して前記第1半導体チップを固定する第1接合部材とを備え、
前記固定部材は、前記第1半導体チップよりも幅が大きい、ワイドバンドギャップ半導体装置。 - 前記第1半導体チップは、炭化珪素または窒化ガリウムから構成される、請求項9に記載のワイドバンドギャップ半導体装置。
- 前記固定部材の前記一方の表面に対向する他方の表面上には第2接合部材が配置されている、請求項9または請求項10に記載のワイドバンドギャップ半導体装置。
- 前記第1接合部材の構成材料は、前記第2接合部材の構成材料よりも融点が低い、請求項11に記載のワイドバンドギャップ半導体装置。
- 前記第1接合部材の構成材料は、前記第2接合部材の構成材料よりも融点が高い、請求項11に記載のワイドバンドギャップ半導体装置。
- 前記第1接合部材および前記第2接合部材は、銀を含む材料および金−錫合金からなる群より選択される一の材料から構成される、請求項11〜請求項13のいずれか1項に記載のワイドバンドギャップ半導体装置。
- 前記固定部材は、銅、アルミニウム、銀および銅−タングステン合金からなる群より選択される一の材料から構成される、請求項9〜請求項14のいずれか1項に記載のワイドバンドギャップ半導体装置。
- 請求項9〜請求項15のいずれか1項に記載のワイドバンドギャップ半導体装置と、
前記ワイドバンドギャップ半導体装置が実装されるモジュール基板とを備える、半導体モジュール。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176884A JP2015046491A (ja) | 2013-08-28 | 2013-08-28 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
US14/913,747 US9640619B2 (en) | 2013-08-28 | 2014-07-17 | Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module |
PCT/JP2014/069010 WO2015029635A1 (ja) | 2013-08-28 | 2014-07-17 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013176884A JP2015046491A (ja) | 2013-08-28 | 2013-08-28 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015046491A true JP2015046491A (ja) | 2015-03-12 |
Family
ID=52586210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013176884A Pending JP2015046491A (ja) | 2013-08-28 | 2013-08-28 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US9640619B2 (ja) |
JP (1) | JP2015046491A (ja) |
WO (1) | WO2015029635A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021740A (ja) * | 2017-07-14 | 2019-02-07 | 富士電機株式会社 | 半導体装置、半導体モジュール及び半導体装置の試験方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078061B (zh) * | 2015-03-16 | 2020-07-10 | 富士电机株式会社 | 半导体装置的制造方法 |
JP2018017643A (ja) * | 2016-07-29 | 2018-02-01 | 三菱電機株式会社 | 通電検査装置および通電検査方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49105480A (ja) * | 1973-02-07 | 1974-10-05 | ||
JPH06120315A (ja) * | 1992-10-06 | 1994-04-28 | Fujitsu Ltd | 半導体装置の試験方法 |
JPH0837294A (ja) * | 1994-07-25 | 1996-02-06 | Hitachi Ltd | 半導体装置及びそれを用いたインバータ装置 |
JP2001034983A (ja) * | 1999-07-14 | 2001-02-09 | Sankyo Seiki Mfg Co Ltd | 光ピックアップ装置用受発光素子 |
JP2002237495A (ja) * | 2001-02-09 | 2002-08-23 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
JP2003100819A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 耐圧検査方法及びその装置 |
WO2005098942A1 (ja) * | 2004-04-05 | 2005-10-20 | Mitsubishi Materials Corporation | Ai/ain接合体、パワーモジュール用基板及びパワーモジュール並びにai/ain接合体の製造方法 |
JP2006261569A (ja) * | 2005-03-18 | 2006-09-28 | Dowa Mining Co Ltd | サブマウントおよびその製造方法 |
JP2008004599A (ja) * | 2006-06-20 | 2008-01-10 | Mitsubishi Materials Corp | パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール |
JP2008103558A (ja) * | 2006-10-19 | 2008-05-01 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール |
JP2008117841A (ja) * | 2006-11-01 | 2008-05-22 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール及びその製造方法 |
WO2010021070A1 (ja) * | 2008-08-19 | 2010-02-25 | パナソニック株式会社 | 半導体素子の耐圧測定装置および耐圧測定方法 |
JP2011216764A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS593943A (ja) | 1982-06-29 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0567697A (ja) * | 1991-09-10 | 1993-03-19 | Toshiba Corp | 樹脂封止型半導体装置 |
US5617036A (en) * | 1995-02-24 | 1997-04-01 | The Whitaker Corporation | Laser/pin assembly with integrated burn-in assembly |
JP5305655B2 (ja) * | 2004-07-30 | 2013-10-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 薄膜技術による半導体チップの製造方法および薄膜半導体チップ |
TWI462236B (zh) | 2005-03-18 | 2014-11-21 | Dowa Electronics Materials Co | 副載置片及其製造方法 |
WO2007142261A1 (ja) | 2006-06-06 | 2007-12-13 | Mitsubishi Materials Corporation | パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール |
-
2013
- 2013-08-28 JP JP2013176884A patent/JP2015046491A/ja active Pending
-
2014
- 2014-07-17 WO PCT/JP2014/069010 patent/WO2015029635A1/ja active Application Filing
- 2014-07-17 US US14/913,747 patent/US9640619B2/en not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49105480A (ja) * | 1973-02-07 | 1974-10-05 | ||
JPH06120315A (ja) * | 1992-10-06 | 1994-04-28 | Fujitsu Ltd | 半導体装置の試験方法 |
JPH0837294A (ja) * | 1994-07-25 | 1996-02-06 | Hitachi Ltd | 半導体装置及びそれを用いたインバータ装置 |
JP2001034983A (ja) * | 1999-07-14 | 2001-02-09 | Sankyo Seiki Mfg Co Ltd | 光ピックアップ装置用受発光素子 |
JP2002237495A (ja) * | 2001-02-09 | 2002-08-23 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
JP2003100819A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 耐圧検査方法及びその装置 |
WO2005098942A1 (ja) * | 2004-04-05 | 2005-10-20 | Mitsubishi Materials Corporation | Ai/ain接合体、パワーモジュール用基板及びパワーモジュール並びにai/ain接合体の製造方法 |
JP2006261569A (ja) * | 2005-03-18 | 2006-09-28 | Dowa Mining Co Ltd | サブマウントおよびその製造方法 |
JP2008004599A (ja) * | 2006-06-20 | 2008-01-10 | Mitsubishi Materials Corp | パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール |
JP2008103558A (ja) * | 2006-10-19 | 2008-05-01 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール |
JP2008117841A (ja) * | 2006-11-01 | 2008-05-22 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール及びその製造方法 |
WO2010021070A1 (ja) * | 2008-08-19 | 2010-02-25 | パナソニック株式会社 | 半導体素子の耐圧測定装置および耐圧測定方法 |
JP2011216764A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021740A (ja) * | 2017-07-14 | 2019-02-07 | 富士電機株式会社 | 半導体装置、半導体モジュール及び半導体装置の試験方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160204086A1 (en) | 2016-07-14 |
WO2015029635A1 (ja) | 2015-03-05 |
US9640619B2 (en) | 2017-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100403537C (zh) | 半导体器件及其制造方法 | |
US8399962B2 (en) | Semiconductor chip and process for production thereof | |
JP5560538B2 (ja) | 半導体装置の製造方法 | |
US8916871B2 (en) | Bondable top metal contacts for gallium nitride power devices | |
JP2004289103A (ja) | 半導体デバイス及びその製造方法 | |
US20190371932A1 (en) | Semiconductor device | |
US20170309496A1 (en) | Semiconductor device manufacturing method | |
JP2010016103A (ja) | 半導体装置 | |
JP2005509290A (ja) | 大型炭化ケイ素デバイスおよびその製造方法 | |
JP2008004739A (ja) | 半導体装置 | |
CN110521004B (zh) | 半导体装置 | |
US11410892B2 (en) | Semiconductor device and method of inspecting semiconductor device | |
WO2015029635A1 (ja) | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール | |
JP2012069567A (ja) | 半導体装置およびその製造方法 | |
US20210296448A1 (en) | SiC SEMICONDUCTOR DEVICE | |
JP2013026249A (ja) | 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法 | |
JP7116640B2 (ja) | 半導体装置 | |
WO2021132145A1 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP7172327B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014225557A (ja) | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール | |
CN113451155A (zh) | 加工半导体晶片的方法、半导体晶片、夹和半导体器件 | |
EP4040484A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2015026669A (ja) | 窒化物半導体装置 | |
JP2012129537A (ja) | 半導体装置 | |
US11742381B2 (en) | Monolithic semiconductor device assemblies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170919 |