JP2008117841A - 半導体パワーモジュール及びその製造方法 - Google Patents

半導体パワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP2008117841A
JP2008117841A JP2006297617A JP2006297617A JP2008117841A JP 2008117841 A JP2008117841 A JP 2008117841A JP 2006297617 A JP2006297617 A JP 2006297617A JP 2006297617 A JP2006297617 A JP 2006297617A JP 2008117841 A JP2008117841 A JP 2008117841A
Authority
JP
Japan
Prior art keywords
solder
heat sink
metal layer
base
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006297617A
Other languages
English (en)
Inventor
Takehiko Nomura
剛彦 野村
Sonomi Ishii
園美 石井
Tomohisa Yashiro
智寿 谷代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Nippon Avionics Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Nippon Avionics Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006297617A priority Critical patent/JP2008117841A/ja
Publication of JP2008117841A publication Critical patent/JP2008117841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子をパッケージに収納する構造を有する半導体パワーモジュールの製造方法について、半導体素子が接合されたヒートシンクとその下のベースとを接合するハンダの再溶融を防止すること。
【解決手段】下面に第1の金属層12dが露出されたヒートシンク11の上に第1融点の第1のハンダ13により半導体素子10を接合する工程と、上面に第2の金属層2cが形成されたベース4の上に、前記第1融点より低い第2融点を有し且つ第1の金属層12dと第2の金属層2cの少なくとも一方から金属が溶け込むことにより融点が高くなる第2のハンダ14を設置する工程と、第1の金属層12dを下にしてヒートシンク11を第2のハンダ14の上に載置する工程と、さらに、第2のハンダ14を溶融した後に冷却することによりベース4上にヒートシンク11を固定する工程を有する。
【選択図】図2

Description

本発明は、半導体パワーモジュールに関し、より詳しくは、III族窒化物半導体パワートランジスタをパッケージに収納する構造を有する半導体パワーモジュール及びその製造方法に関する。
シリコンパワートランジスタをパッケージに実装した半導体モジュールとして例えば図9に示すような構造が採用される。
図9において、ベース101、中枠102及びカバー103からなるパッケージ104内には、シリコンパワートランジスタ105、ダイオード106が収納されている。
シリコンパワートランジスタ105は放熱性の高いAlN基板107を介してベース101上に取り付けられ、また、ダイオード106は薄膜基板108を介してベース101上に取り付けられる。また、シリコンパワートランジスタ105とAlN基板107、およびAlN基板107とベース101はそれぞれハンダ109、110により固定され、ダイオード106と薄膜基板108はハンダ111により固定されている。さらに、薄膜基板108とベース101は、非導電性接着剤112により固定されている。
シリコンパワートランジスタ105とベース101とAlN基板107はそれぞれの熱膨張係数の差が大きいために、それらを固定するハンダ109、110の材料として応力を吸収するやわらかい鉛(Pb)系ハンダが使用されていて、その融点は300℃未満となっている。
なお、図9において符号113は金ワイヤ、114は枠102を貫通するリードピンを示している。
その他の半導体パワーモジュールとしては、下記の特許文献1に記載されているように、シリコンパワートランジスタをハンダによってAlN基板上に固定した構造があり、そのハンダの材料として鉛フリーであるSnAgCu、SnSbが使用されている。SnSbの融点は232〜240℃であり、また、SnAgCuの融点は一般に215〜220℃である。
以上のような半導体モジュールに用いられるシリコンパワートランジスタの特性は150℃以上の温度で劣化するために、200℃を超える環境は好ましくない。このため、シリコンパワートランジスタは、AlN基板に固定する上記のハンダが溶けない環境下で使用されることを前提としている。
特開2006−179538号公報
ところで、シリコンに比べて高耐圧のIII族窒化物、例えばGaN系半導体材料を使用したパワートランジスタが開発され、このパワートランジスタは400℃以上の環境下での動作が可能なことが確認されている。
従って、図9に示すようなパッケージにGaN系のパワートランジスタ105Aを収納すれば、300℃以上の環境下でもパワートランジスタ105Aの特性は劣化しないが、その温度ではパワートランジスタ105AとAlN基板107への接合に使用されるPb系ハンダが溶けて、その内部にボイドが発生する等、AlN基板107への放熱効果が劣化するといった不都合がある。
これに対して、融点が300℃以上のハンダを使用することも可能である。この場合には、そのハンダによりパワートランジスタ105AとAlN基板107を接合した後に、融点が300℃以下のPb系ハンダによりAlN基板107をベース101に接合することになる。
しかし、パワートランジスタ105Aの駆動時において、環境温度とパワートランジスタ発熱温度の合計が300℃以上に達すると、AlN基板107とベース101を接合するPb系ハンダが再び溶融してしまい、AlN基板107がベース101から剥離したり、AlN基板107からベース101への放熱効果が低減したりするといったおそれがある。
本発明の目的は、半導体パワートランジスタが接合されたヒートシンクとその下のベースとを接合するハンダの再溶融を防止する半導体パワーモジュール及びその製造方法を提供することにある。
上記の課題を解決するための本発明の第1の態様は、下面に第1の金属層が露出されたヒートシンクの上に第1融点の第1のハンダによりパワートランジスタを接合する工程と、上面に第2の金属層が形成されたベースの上に、前記第1融点より低い第2融点を有し且つ前記第1の金属層と前記第2の金属層の少なくとも一方から金属が溶け込むことにより融点が高くなる第2のハンダを設置する工程と、前記第1の金属層を下にして前記ヒートシンクを前記第2のハンダの上に載置する工程と、前記第2のハンダを溶融した後に冷却することにより前記ベース上に前記ヒートシンクを固定する工程とを有することを特徴とする半導体パワーモジュールの製造方法である。
本発明の第2の態様は、前記第1の態様に係る半導体パワーモジュールの製造方法において、前記第2のハンダは、金錫ハンダであって、前記第1の金属層、前記第2の金属層のうち少なくとも一方は金であることを特徴とする。
本発明の第3の態様は、前記第2の態様に係る半導体パワーモジュールの製造方法において、前記金錫は共晶ハンダであることを特徴とする。
本発明の第4の態様は、前記第1の態様に係る半導体パワーモジュールの製造方法において、前記第2のハンダは、錫銀系ハンダであって、前記第1の金属層、前記第2の金属層のうち少なくとも一方は銀であることを特徴とする。
本発明の第5の態様は、前記第1乃至第4の態様のいずれかに係る半導体パワーモジュールの製造方法において、前記第1のハンダは、金シリコン、金ゲルマニウムのいずれかであることを特徴とする。
本発明の第6の態様は、前記第1乃至第5の態様のいずれかに係る半導体パワーモジュールの製造方法において、前記パワートランジスタは、III族窒化物トランジスタであることを特徴とする。
本発明の第7の態様は、III族窒化物半導体からなるパワートランジスタと、前記パワートランジスタが搭載されるヒートシンクと、前記ヒートシンクと前記パワートランジスタを接合する第1のハンダと、前記ヒートシンクが搭載されるベースと、前記ヒートシンクと前記ベースとを接合する第2のハンダと、前記第2のハンダを構成し且つその含有量が増加するにつれて融点を高くする金属であって前記第2のハンダの周囲に残されている金属層とを有することを特徴とする半導体パワーモジュールである。
本発明の第8の態様は、前記第7の態様に係る半導体パワーモジュールにおいて、前記第2のハンダは、金錫ハンダであって、前記金属層は金層であることを特徴とする。
本発明の第9の態様は、前記第7の態様に係る半導体パワーモジュールにおいて、前記第2のハンダは、錫銀系ハンダであって、前記金属層は銀層であることを特徴とする。
本発明によれば、第1のハンダによりパワートランジスタが固定されたヒートシンクをベースに取り付ける際に、第1のハンダよりも融点の低い第2のハンダによってヒートシンクとベースを固定するとともに、第2のハンダを溶融させる際にヒートシンク下面側、ベース上面側の少なくとも一方から金属を溶け込ませて第2のハンダの融点が初期状態から高くなるようにしている。
これにより、第2のハンダを溶融させてヒートシンクとベースを固定する際に第1のハンダの溶融が防止されるとともに、第1、第2のハンダにより半導体素子、ヒートシンク、ベースを順に固定した後に、パワートランジスタの駆動によりその周囲の温度が上昇しても、融点が初期状態から高くなった第2のハンダの再溶融は防止される。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1実施形態に係る半導体パワーモジュールを構成するパワートランジスタ及びヒートシンクをハーフブリッジパッケージに取り付ける状態を示す側断面図である。図2(a)、(b)は、図1に示すベースとヒートシンクをハンダにより接合する工程を示す断面図である。
図1、図2においてハーフブリッジパッケージ1は、第1被覆層2により覆われたCuW基板3から構成されるベース4と、ベース4上に銀/銅(Ag/Cu)ロウ5により接合されるコバール(kovar)製の枠6と、後述するコバール製のカバー7とを有している。
枠6の一端にはセラミックス製の絶縁筒8aが貫通して取り付けられ、絶縁筒8aの中には枠6の内側から外側に突出する導電性のリードピン8bが取り付けられている。また、ベース4のうち枠6の外側の位置にはネジ孔9が形成されている。
ベース4における第1被覆層2は、図2(a)に示すように、CuW基板3表面上に順に形成されるTi層2a、Ni層2b及びAu層2cから構成され、最上面に露出するAu層2cの厚さは例えば2μm程度となっている。
ハーフブリッジパッケージ1のベース4上には、図1に示すように、III族窒化物半導体素子であるパワートランジスタ10がヒートシンク11を介して収納される。ヒートシンク11は、例えば奥行き2.2cm×幅2.2cm×厚さ1mmの大きさのAlN基板から構成され、その下面の全面には第2被覆層12が形成されている。
第2被覆層12は、図2(a)に示すように、ヒートシンク11の下面に順に形成されたTi/Pd層12a、Cu層12b、Ni層12c、Au層12dから構成され、下面から露出するAu層12dの厚さは例えば2μmとなっている。
パワートランジスタ10とベース4の間にヒートシンク11を介在させるのは、パワートランジスタ10に電流が流れることにより生じる自己発熱の放散を行う必要があるからである。
ヒートシンク11は、図1に示すように、第1のハンダ13によりパワートランジスタ10を上面に接合した状態で、第2のハンダ14を介してベース4に接続される。
パワートランジスタ10とヒートシンク11を接合する第1のハンダ13は、パワートランジスタ10の発熱と環境温度を考慮して融点が300℃以上の材料、例えば約363℃の金シリコン(AuSi)又は340℃の金ゲルマニウム(AuGe)から構成されている。
また、ヒートシンク11とベース4を接合する第2のハンダ14の材料は、第1のハンダ13よりも融点の低い材料、例えば金錫(AuSn)共晶ハンダから構成される。AuSnを構成するAuは80質量%、Snは20質量%であってその融点は280℃となっている。
そして、第1のハンダ13によりパワートランジスタ10が接合されたヒートシンク11をパッケージ1のベース3上に接合するために、まず、図2(a)に示すように、第2被覆層12と第1被覆層2の間に第2のハンダ14を挟むようにしてヒートシンク11をベース4の上に載置する。第2のハンダ14の大きさは、例えば幅1.8cm×奥行き1.8cm×厚さ0.01cmである。
さらに、ベース4上にヒートシンク11が載置された状態でパッケージ1を加熱室(不図示)に入れて、280℃を通過点として加熱室内の環境温度を第1のハンダ13の融点未満の温度まで上昇させる。例えば、第1のハンダ13がAuSi又はAuGeから構成される場合には、約320℃に上昇させる。
これにより、図2(b)に示すように、第2のハンダ14は溶融し、同時にその上下の第1の被覆層2と第2の被覆層12のそれぞれのAu層2c、12dが第2のハンダ14に溶け込む。この場合、ベース4の表面において第2のハンダ14の周囲にはその中に溶け込まなかったAu層12dが残る。また、Au層2c、12dが厚い場合には、溶融された第2のハンダ14の上と下にAu層2c、12dが残ることがある。
溶融状態の第2のハンダ14には第1、第2のAu層2c、12dが溶け込んで、第2のハンダ14中のAuが占める割合は1.4質量%上昇して80.0質量%から81.4質量%に高くなる。
このように、第2のハンダ14であるAuSn共晶ハンダにAu層2c、12dからAuが溶け込んで、Auの含有量が増加すると、図3に示すように融点が上昇する。
ここで、第2のハンダ14であるAuSn共晶ハンダの板厚を100μmとし、その中にヒートシンク11の直上と直下の領域にあるAu層2c、12dの双方が溶融状態の第2のハンダ14中に全量溶け込んだとして、第2のハンダ14の組成比からその融点を求めると図4のようになる。図4において、縦軸はAuSnの融点を示し、横軸はAu層2c、12dの厚さを示している。
ハーフブリッジパッケージ1内の環境温度が250℃以上となる場合に、パワートランジスタ10の自己発熱温度を60℃とすると、パワートランジスタ10の温度は310℃以上となる。この場合、Au層2c、12dの厚さが1μm以上でないと、パワートランジスタ10の駆動中に第2のハンダ14の融点が310℃未満になって再溶融する可能性がある。
一方、第1のハンダ13をAuSiから構成すれば、その融点が363℃であるので、第2のハンダ14を構成するAuSnの融点をAuSiの融点に近づけるかそれ以上にする必要がある。AuSnの融点を363℃とするには、図4に見られるようにAu層2c、12dの厚さを2.5μm以上にする必要がある。
従って、第1のハンダ13としてAuSiを使用し、第2のハンダ14としてAuSn共晶ハンダを使用する場合には、Au層2c、12dの厚さは1μm以上、好ましくは2.5μmにすることが望ましい。
なお、溶融した第2のハンダ14がヒートシンク11の下面から周囲に広がる場合には、ベース4表面から第2のハンダ14中の取り込まれるAuの含有量はさらに増えることになる。
以上のように第2のハンダ14を加熱溶融した後に、加熱室内の温度を下降して室温に戻すと、第1のハンダ13は固化し、ヒートシンク11とベース4は接合される。
パワートランジスタ10として、例えば図5に示すような構成のHFET(Heterojunction Field Effect Transistor)が用いられる。
図5において、厚さ300μm以上、450μm以下のサファイア基板10a上には、AlN又はGaNよりなる厚さ20nmのバッファ層10bと、厚さ1μm程度のGaNよりなる電子走行層10cと、厚さ20nm程度のAlGaNよりなる電子供給層10dと、厚さ20nmのGaNよりなるコンタクト層10eがMOCVD法により順に形成されている。
コンタクト層10eは、ゲート領域がエッチングにより除去され、そのゲート領域の電子供給層10d上にはゲート電極10gがショットキー接触されている。さらに、ゲート電極10gの両側方のコンタクト層10e上にはそれぞれソース電極10hとドレイン電極10iがオーミック接触されている。
以上のように、ヒートシンク11を介してパワートランジスタ10が取り付けられたハーフブリッジパッケージ1内には、さらに図6に示すようにダイオード20をサファイア製の薄膜基板21を介してベース4上に取り付ける。
ダイオード20と薄膜基板21は第3のハンダ22により接合されている。第3のハンダ22は、例えば融点が300℃以下のPb系材料から構成されてもよい。これは、ダイオード20は、電流が流される際に、第3のハンダ22を溶かすような発熱は生じないからである。
また、薄膜基板21は、例えばポリイミド系非導電材料からなる接着剤23によりベース4上に接着される。
その後に、リードピン8b、パワートランジスタ10、ダイオード20の相互を導電性ワイヤ25,26,27により接続し、その後に、コバールよりなるカバー7により枠6を上から閉塞する。
以上のような構成の半導体パワーモジュールにおいて、III族窒化物半導体のパワートランジスタ10は、温度特性に優れ、高温動作も可能であり、300℃以上の環境下において自己発熱により温度が上昇しても、トランジスタ特性の劣化は小さい。
ここで、半導体パワーモジュールが例えば300℃の環境下におかれ、パワートランジスタ10の自己発熱温度が50℃となった場合でも、第2のハンダ14の金含有量が初期状態から増加し、その融点は350℃以上にすることが可能なので、再溶融することはない。
ところで、上記の例においては第2のハンダ14として、AuSn共晶ハンダを用いその中にAuが溶け込むことによる融点の上昇を利用しているが、Snを溶け込ませて融点を上昇させてもよい。さらには、AuSnに限るものではない。例えば、第2のハンダ14としてSnAg系ハンダを使用する場合においても、ベース4表面とヒートシンク11の下にメッキされたAg層を露出させた状態でSnAg系ハンダを溶融させると、その中にAg層からAgが溶け込み、さらに冷却後にはSnAg系ハンダの融点が高く変化することになる。
そのようなSnAg系ハンダ中のAg量と融点の関係の一例を図7に示す。
(第2の実施の形態)
図8は、本発明の第3実施形態に係る半導体パワーモジュールを示す断面図である。図8において、図6と同一符号は同一要素を示している。
図8において、トランジスタパッケージ1Aは、銅タングステン(CuW)基板から構成されたベース4Aと、ベース4Aの上にAg/Cuロウ5により固定されたコバール製の枠6Aと、コバールよりなるカバー7Aとを有している。また、枠4Aの一端面には、セラミックス製の絶縁筒8aが貫通して取り付けられている。その絶縁筒8a内には、枠6Aの内側から外側に突出する導電性のリードピン8bが取り付けられている。ベース4Aの表面は、図2に示したと同様に、第2の被覆層2に覆われている。
また、トランジスタパッケージ1A内にはIII族窒化物半導体素子であるパワートランジスタ10が収納されているが、第1実施形態とは異なってダイオードは収納されていない。
パワートランジスタ10は、厚さ1mm程度のヒートシンク11を介してベース4A上に取り付けられる。また、パワートランジスタ10とベース4Aとヒートシンク11は、第1実施形態と同様に、それぞれ第1、第2のハンダ13、14により互いに固定されている。
パワートランジスタ10とヒートシンク11を固定する第1のハンダ13は、パワートランジスタ10の発熱を考慮して例えばAuSi、AuGe等の300℃以上の融点の高い材料から構成され、また、ヒートシンク11とベース4Aを固定する第2のハンダ14の材料は第1実施形態と同様にAuSn共晶ハンダ又はAuAg系ハンダから構成される。
第2のハンダ14がAuSn共晶ハンダの場合には、ヒートシンク11の下面にはAu層が露出し、ベース4Aの表面にもAu層が露出していて、それらのAu層の厚さは第1実施形態と同様である。
また、第2のハンダ14がAgSn系ハンダの場合には、第1実施形態と同様に、ヒートシンク11の下面にはAg層が露出し、ベース4Aの表面にもAg層が露出している。
ヒートシンク11の上下に付けられる第1のハンダ13と第2のハンダ14(又はAg/Cuロウ30)の融点は異なるが、融点の高いハンダから順に溶融させてパワートランジスタ10、ヒートシンク11、ベース4Aを上から順に2ステップで接合する。
また、第2のハンダ14を溶融させてヒートシンク11とベース4Aを接合した後に冷却すると、第2のハンダ14の融点は初期状態よりも高くなり、パワートランジスタ10の発熱温度と環境温度に対しても第1のハンダ13とほぼ同じように溶融しなくなる。
(その他の実施の形態)
上記した実施形態では第2のハンダ14を構成し且つその含有量が増加するにつれて融点が高くなるという金属層をヒートシンク11の下面とベース4,4Aの上面の双方に所定の厚さで露出させているが、いずれか一方だけに露出させてもよい。この場合の膜厚は、双方に設ける場合の2倍程度とする。
また、上記した実施形態では、パワートランジスタとしてAlGaN/GaNのヘテロ接合を有するHFETを用いたが、絶縁膜を介して電極がIII族窒化物半導体層上に形成されている構造を有するトランジスタ等、他の電子デバイスを使用してもよい。
また、上記したパッケージに収納する素子としてパワートランジスタか、或いはこれにダイオードを加えた構成としているが、その他の部品を収納する構造にしてもよい。
図1は、本発明の第1実施形態に係る半導体パワーモジュールを構成するパワートランジスタ及びヒートシンクをハーフブリッジパッケージに取り付ける状態を示す側断面図である。 図2(a)、(b)は、発明の第1実施形態に係る半導体パワーモジュールを構成するハーフブリッジパッケージのベースとヒートシンクをハンダにより接合する工程を示す断面図である。 図3は、本発明の実施形態に係る半導体パワーモジュール内でベースとヒートシンクを接合するハンダ中のAuの質量%とAuSnハンダの融点の関係を示す図である。 図4は、本発明の実施形態に係る半導体パワーモジュール内でベースとヒートシンクを接合する際にAuSnハンダの上と下に存在するAu層の厚さと、冷却後のAuSnハンダの融点との関係を示す図である。 図5は、本発明の第1実施形態に係る半導体パワーモジュール内に搭載されるパワートランジスタの一例を示すHFETの断面図である。 図6は、本発明の第1実施形態に係る半導体パワーモジュールを示す側断面図である。 図7は、本発明の実施形態に係る半導体パワーモジュール内でベースとヒートシンクを接合するハンダ中のAgの質量%とSnAg系ハンダの融点の関係を示す図である。 図8は、本発明の第2実施形態に係る半導体パワーモジュールを示す側断面図である。 図9は、従来例に係る半導体パワーモジュールの側断面図である。
符号の説明
1、1A:ハーフブリッジパッケージ
2:第1の被覆層
3:CuW基板
4、4A:ベース
6:枠
7、7A:カバー
10:パワートランジスタ(半導体素子)
11:ヒートシンク
12:第2の被覆層
13:第1のハンダ
14:第2のハンダ
20:ダイオード
21:薄膜基板
22:ハンダ
23:接着剤
25〜27:導電性ワイヤ

Claims (9)

  1. 下面に第1の金属層が露出されたヒートシンクの上に第1融点の第1のハンダによりパワートランジスタを接合する工程と、
    上面に第2の金属層が形成されたベースの上に、前記第1融点より低い第2融点を有し且つ前記第1の金属層と前記第2の金属層の少なくとも一方から金属が溶け込むことにより融点が高くなる第2のハンダを設置する工程と、
    前記第1の金属層を下にして前記ヒートシンクを前記第2のハンダの上に載置する工程と、
    前記第2のハンダを溶融した後に冷却することにより前記ベース上に前記ヒートシンクを固定する工程と
    を有することを特徴とする半導体パワーモジュールの製造方法。
  2. 前記第2のハンダは、金錫ハンダであって、前記第1の金属層、前記第2の金属層のうち少なくとも一方は金であることを特徴とする請求項1に記載の半導体パワーモジュールの製造方法。
  3. 前記金錫は共晶ハンダであることを特徴とする請求項2に記載の半導体パワーモジュールの製造方法。
  4. 前記第2のハンダは、錫銀系ハンダであって、前記第1の金属層、前記第2の金属層のうち少なくとも一方は銀であることを特徴とする請求項1に記載の半導体パワーモジュールの製造方法。
  5. 前記第1のハンダは、金シリコン、金ゲルマニウムのいずれかであることを特徴とする請求項1乃至請求項4のいずれか1つに記載の半導体パワーモジュールの製造方法。
  6. 前記パワートランジスタは、III族窒化物トランジスタであることを特徴とする請求項1乃至請求項5のいずれか1つに記載の半導体パワーモジュールの製造方法。
  7. III族窒化物半導体からなるパワートランジスタと、
    前記パワートランジスタが搭載されるヒートシンクと、
    前記ヒートシンクと前記パワートランジスタを接合する第1のハンダと、
    前記ヒートシンクが搭載されるベースと、
    前記ヒートシンクと前記ベースとを接合する第2のハンダと、
    前記第2のハンダを構成し且つその含有量が増加するにつれて融点を高くする金属であって前記第2のハンダの周囲に残されている金属層と
    を有することを特徴とする半導体パワーモジュール。
  8. 前記第2のハンダは、金錫ハンダであって、前記金属層は金層であることを特徴とする請求項7に記載の半導体パワーモジュール。
  9. 前記第2のハンダは、錫銀系ハンダであって、前記金属層は銀層であることを特徴とする請求項7に記載の半導体パワーモジュール。
JP2006297617A 2006-11-01 2006-11-01 半導体パワーモジュール及びその製造方法 Pending JP2008117841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006297617A JP2008117841A (ja) 2006-11-01 2006-11-01 半導体パワーモジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297617A JP2008117841A (ja) 2006-11-01 2006-11-01 半導体パワーモジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008117841A true JP2008117841A (ja) 2008-05-22

Family

ID=39503569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297617A Pending JP2008117841A (ja) 2006-11-01 2006-11-01 半導体パワーモジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008117841A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029635A1 (ja) * 2013-08-28 2015-03-05 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172224A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 光半導体素子用サブマウントおよびそのマウント方法
JP2003078084A (ja) * 2001-08-30 2003-03-14 Sony Corp ヒートシンクおよびサブマウント
JP2004327982A (ja) * 2003-04-11 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006278999A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172224A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 光半導体素子用サブマウントおよびそのマウント方法
JP2003078084A (ja) * 2001-08-30 2003-03-14 Sony Corp ヒートシンクおよびサブマウント
JP2004327982A (ja) * 2003-04-11 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006278999A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc 半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029635A1 (ja) * 2013-08-28 2015-03-05 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
JP2015046491A (ja) * 2013-08-28 2015-03-12 住友電気工業株式会社 ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
US9640619B2 (en) 2013-08-28 2017-05-02 Sumitomo Electric Industries, Ltd. Methods of manufacturing wide band gap semiconductor device and semiconductor module, and wide band gap semiconductor device and semiconductor module

Similar Documents

Publication Publication Date Title
JP5384913B2 (ja) 半導体装置およびその製造方法
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
US9357644B2 (en) Joined structural body of members, joining method of members, and package for containing an electronic component
JP3601432B2 (ja) 半導体装置
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
CN109314063B (zh) 电力用半导体装置
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
US9991220B2 (en) Semiconductor device
CN102593081A (zh) 包括散热器的半导体器件
JP2004134623A (ja) 半導体装置
JP5479667B2 (ja) 半導体パワーモジュール
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2003289129A (ja) 半導体装置
JP2008117841A (ja) 半導体パワーモジュール及びその製造方法
JP5363361B2 (ja) 半導体装置及びその製造方法
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP2014036165A (ja) 半導体装置
JP2001217498A (ja) 半導体レーザー
WO2021240944A1 (ja) 半導体装置
JP2010098144A (ja) リードフレーム及び半導体装置
JP5151837B2 (ja) 半導体装置の製造方法
US20170323801A1 (en) Method of generating a power semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130111