JP2010098144A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置 Download PDF

Info

Publication number
JP2010098144A
JP2010098144A JP2008268037A JP2008268037A JP2010098144A JP 2010098144 A JP2010098144 A JP 2010098144A JP 2008268037 A JP2008268037 A JP 2008268037A JP 2008268037 A JP2008268037 A JP 2008268037A JP 2010098144 A JP2010098144 A JP 2010098144A
Authority
JP
Japan
Prior art keywords
lead
chip
semiconductor chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008268037A
Other languages
English (en)
Inventor
Fumitomo Igoshi
文智 井腰
Yasuhiro Uemoto
康裕 上本
Manabu Yanagihara
学 柳原
Tatsuo Morita
竜夫 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008268037A priority Critical patent/JP2010098144A/ja
Publication of JP2010098144A publication Critical patent/JP2010098144A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保しながら高いＴｊｍａｘの半導体装置を実装することを目的とする。
【解決手段】半導体チップ５を接着する放熱板３とリード８を電気的かつ熱的に分離することにより、半導体チップ５からの発熱がリード側に伝熱しにくくなるため、半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保することができる。
【選択図】図１

Description

本発明は、放熱板とリードからなるリードフレームと、このリードフレームの放熱板上に半導体チップを搭載してなる半導体装置に関する。
従来、パワーＭＯＳＦＥＴ（金属酸化物電界効果トランジスタ）など電力用に用いられる半導体装置は、リードフレーム上に半導体チップがマウントされ、この半導体チップの表面側の電極とリードフレームとがワイヤ或いは板状の導電性金属板によって接続され、リードフレーム全体がモールド樹脂で覆われている構造である。
このような半導体装置の従来例を図３に従い説明する。
図３は従来の半導体装置の構成を示す図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）の側面からの断面図である。
図３に示すように、基板支持体３１上にチップ３２が半田などによりダイボンディングされ、チップ３２表面の電極と外部リード３３とを細線３４により接続する。基板支持体３１とチップ３２と外部リード３３及び細線３４は絶縁樹脂３９により覆われることにより半導体装置が形成される（例えば、特許文献１参照）。
特開平２−１３９９５３号公報
しかしながら、上記のような従来のリードフレームを用いる場合、基板支持体３１と中央の外部リード３３が接続されているため、基板支持体３１である放熱板と電極が一体となっており、半導体チップ３２から発生した熱は基板支持体３１と中央の外部リード３３に伝熱していく。半導体チップ３２から発生した熱が外部リード３３へ伝わってしまうと、実装基板の半田耐熱性が一般的には９５〜１０５℃程度しかない為に、半導体チップ３２の温度が高温になった場合には実装不良になる可能性があり、高いＴｊｍａｘ（最大許容ジャンクション温度）となる半導体装置を実現することが出来なかった。
また、近年、窒化物半導体や炭化珪素半導体といったワイドバンドギャップ半導体の開発が盛んに行われている。これらの半導体はワイドバンドギャップ材料である為に、大電力動作が可能である。また、チップサイズが小さいのでデバイスの動作温度はより高温となり、１２５℃〜２００℃といった高温での動作が可能である。しかし、ワイドバンドギャップ半導体もまた、実装基板の半田耐熱性が９５〜１０５℃程度しかないことから、現状のリードフレーム構造では高いＴｊｍａｘを活かすことが出来なかった。このように、半導体装置の動作温度が高くなり、Ｔｊｍａｘが実装基板の半田耐温よりも高くなった場合には、Ｔｊｍａｘまで半導体装置を動作させることができないという問題点があった。
本発明は上記の課題に鑑み、半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保しながら高いＴｊｍａｘの半導体装置を実現できるリードフレーム及び半導体装置を提供することを目的とする。
前記の目的を達成する為、本発明のリードフレームは、半導体チップを搭載して半導体装置となるリードフレームであって、前記半導体チップを搭載しながら前記半導体チップから発生する熱を放熱する放熱板と、前記放熱板と離して形成され前記半導体装置の外部端子となるリードとを有することを特徴とする。
また、前記放熱板と前記リードとを固定する吊りリードをさらに有し、前記半導体装置の形成工程にて前記吊りリードが切り離されることを特徴とする。
また、前記半導体チップのジャンクション温度が１２５度以上であることを特徴とする。
また、前記半導体チップがパワーデバイスであることを特徴とする。
また、前記半導体チップが窒化物半導体あるいは炭化珪素半導体であることを特徴とする。
また、前記放熱板が外部ヒートシンクとの機械的な接続が可能であることを特徴とする。
さらに、本発明の半導体装置は、前記リードフレームの前記放熱板にチップ接着剤を介して前記半導体チップを搭載してなる半導体装置であって、前記リードと前記半導体チップの電極パッドとを電気的に接続するチップ−リード間接続材と、前記リードを固定しながら前記半導体チップの任意の領域を覆うように設けられるモールド樹脂とを有することを特徴とする。
また、前記リードが、前記チップ接着材の熱伝導率よりも低い材料により形成されることを特徴とする。
また、前記チップ−リード間接続材が、前記チップ接着材の熱伝導率よりも低い材料により形成されることを特徴とする。
また、前記チップ−リード間接続材が、ワイヤあるいはクランプ材であることを特徴とする。
以上により、半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保しながら高いＴｊｍａｘの半導体装置を実装できる。
本発明は、半導体チップを接着する放熱板とリードを電気的かつ熱的に分離することにより、半導体チップからの発熱がリード側に伝熱しにくくなるため、半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保することができる。
以下、本発明のリードフレーム及び半導体装置の実施の形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）の側面からの断面図である。
図１に示すように、本実施形態に係るリードフレーム１において半導体チップ５が放熱板３に接着されていない状態では、放熱部２とリード部９は直接接しておらず、放熱板３とリード８が離れて形成されており、半導体チップ５で発生した熱は放熱部２からリード８に伝導し難くなっている。
実装工程は、まず放熱板３上に電極パッド６を有する半導体チップ５がチップ接着材１０により接着される。また、放熱板３に外部のヒートシンクと機械的な接続を可能とするネジ穴や穴といった機構を設けてもよく、放熱板３に外部のヒートシンクを接続した場合、半導体チップ５で発熱した熱をヒートシンクへ放熱させることができ、さらに半導体チップ５の熱をリード８へ伝えにくくすることが可能となる。次に、電極パッド６とリード８とは接続材としてＡｕ、Ａｌなどのワイヤ７により電気的に接続され、最後に、モールド樹脂４にて封止される。モールド樹脂４は少なくともリード８を固定するように設けられ、さらに、ワイヤ７や半導体チップ５の任意の領域に設けられる。例えば、半導体チップ５が半導体レーザチップの場合には、レーザが出力する領域を開口して樹脂封止される。また、ワイヤ７の代わりにＡｕ、Ａｌ、Ｃｕ等の材料からなるリボンやクランプ材を用いても良い。
ここで、放熱板３とリード８が分離されているので半導体装置の実装が困難となる。そのため、実装装置において、放熱板３とリード８を固定して工程が行われる。また、リードフレーム１の放熱板３とリード８に、半導体チップ５の実装安定性を向上させる為にそれぞれ隣のフレーム間や放熱板３とリード８との間を支える吊りリードを形成することもできる。この吊りリードは実装時の安定性を向上させるものである為、最終工程で切り離され、放熱板３とリード８が離される。
このように、放熱板１３とリード１８とを離して形成することにより、半導体チップ５で発生した熱の放熱経路は主として放熱板３へ向かい、リード８への伝熱を抑制する効果が得られる。例えば、最大許容ジャンクション温度が１２５℃以上の半導体チップ５を放熱板３上に搭載した半導体装置を、半田耐熱性が９５℃程度の実装基板に搭載した場合でも、放熱板３とリード８とが接続していないために、半導体チップ５の発熱量が大きくても熱がリード８を介して実装基板との接続部まで伝熱することがなく、半導体チップ５の発熱によって半田実装部が高温になることがないので、実装不具合を抑制することができる。
半導体チップ５は、どのようなものを用いても良いが、例えば最大許容ジャンクション温度が１２５℃以上と発熱量が非常に大きくなるシリコンパワーデバイスや窒化物半導体あるいは炭化珪素半導体といったワイドバンドギャップ半導体で特に大きな効果が得られる。チップ接着材１０は、どの様な材料を用いても良いが、エポキシ系樹脂で形成された導電性ペーストやＳｎ系のＰｂフリー半田、Ｓｎ−Ｐｂ系共晶半田、Ａｕ−ＳｎやＡｕ−Ｓｉ等のその他共晶半田を用いると良い。また、リード８はどのような材料を用いても良いが、半導体チップ５で発熱した熱を放熱板３へ伝熱させるために、例えばコバール（熱伝導率：１９．７Ｗ／ｍＫ）やインバー（熱伝導率：１３．４Ｗ／ｍＫ）などのチップ接着材１０よりも熱伝導率が低い材料を用いると良い。また、ワイヤ７として、リード８への伝熱を抑制するために、チップ接着材１０よりも熱伝導率が低い材料を用いることが好ましい。
以上のように、リードフレームにおいて、半導体チップ搭載部にもなる放熱板と外部端子となるリードとが互いに接続されることなく分離された構成とすることにより、最大許容ジャンクション温度が高い半導体チップを搭載した場合でも、半導体チップからの発熱が外部端子に伝熱されることが抑制され、半田耐熱性が低い実装基板に搭載したとしても実装不良となることを抑制することができる。
（第２の実施形態）
図２は本発明の第２の実施形態に係る半導体装置の構成図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）の側面からの断面図である。
図２に示すように、リードフレーム１１において半導体チップ１５が放熱板１３に接着されていない状態では、放熱部１２とリード部１９は直接接しておらず、放熱板１３と低熱伝導率材料を用いたリード１８が離れて形成されており、半導体チップ１５で発生した熱は放熱部１２からリード１８に伝導し難くなっている。
実装工程は、まず放熱板１３上に電極パッド１６を有する半導体チップ１５がチップ接着材２１により接着される。また、放熱板１３に外部のヒートシンクと機械的な接続を可能とするネジ穴や穴といった機構を設けてもよく、放熱板１３に外部のヒートシンクを接続した場合、半導体チップ１５で発熱した熱をヒートシンクへ放熱させることができ、さらに半導体チップ１５の熱をリード１８へ伝えにくくすることが可能となる。次に、電極パッド１６とリード１８とは接続材として低熱伝導率材料を用いたクランプ材１７によりクランプ材接着材２０を用いて電気的に接続され、最後に、モールド樹脂１４にて封止される。モールド樹脂１４は少なくともリード１８を固定するように設けられ、さらに、ワイヤ１７や半導体チップ１５の任意の領域に設けられる。例えば、半導体チップ１５が半導体レーザチップの場合には、レーザが出力する領域を開口して樹脂封止される。
ここで、放熱板１３とリード１８が分離されているので半導体装置の実装が困難となる。そのため、実装装置において、放熱板１３とリード１８を固定して工程が行われる。また、リードフレーム１１の放熱板１３とリード１８に、半導体チップ１５の実装安定性を向上させる為にそれぞれ隣のフレーム間や放熱板１３とリード１８との間を支える吊りリードを形成することもできる。この吊りリードは実装時の安定性を向上させるものである為、最終工程で切り離され、放熱板１３とリード１８が離される。
このように、放熱板１３とリード１８とを離して形成することにより、半導体チップ１５で発生した熱の放熱経路は主として放熱板１３へ向かい、低熱伝導率材料を用いたクランプ材１７とリード１８への伝熱を抑制する効果が得られる。
例えば、最大許容ジャンクション温度が１２５℃以上の半導体チップ１５を放熱板１３上に搭載した半導体装置を、半田耐熱性が９５℃程度の実装基板に搭載した場合でも、放熱板１３とリード１８とが接続していないために、半導体チップ１５の発熱量が大きくても熱がリード１８を介して実装基板との接続部まで伝熱することがなく、半導体チップ１５の発熱によって半田実装部が高温になることがないので、実装不具合を抑制することができる。
半導体チップ１５は、どのようなものを用いても良いが、例えば最大許容ジャンクション温度が１２５℃以上と発熱量が非常に大きくなるシリコンパワーデバイスや窒化物半導体あるいは炭化珪素半導体といったワイドバンドギャップ半導体で特に大きな効果が得られる。クランプ材接着材２０とチップ接着材２１は、どの様な材料を用いても良いが、エポキシ系樹脂で形成された導電性ペーストやＳｎ系のＰｂフリー半田、Ｓｎ−Ｐｂ系共晶半田、Ａｕ−ＳｎやＡｕ−Ｓｉ等のその他共晶半田を用いると良い。クランプ材１７とリード１８は、どのような材料を用いても良いが、半導体チップ１５で発熱した熱を放熱板１３へ伝熱させるために、例えばコバール（熱伝導率：１９．７Ｗ／ｍＫ）やインバー（熱伝導率：１３．４Ｗ／ｍＫ）などのチップ接着材２１よりも熱伝導率が低い材料を用いると良い。また、クランプ材の代わりにＡｕ、Ａｌ、Ｃｕ等の材料からなるワイヤやリボンを用いても良い。
以上のように、リードフレームにおいて、半導体チップ搭載部にもなる放熱板と外部端子となるリードとが互いに接続されることなく分離された構成とすることにより、最大許容ジャンクション温度が高い半導体チップを搭載した場合でも、半導体チップからの発熱が外部端子に伝熱されることが抑制され、半田耐熱性が低い実装基板に搭載したとしても実装不良となることを抑制することができる。
本発明は、半田耐熱性の低い実装基板に対してでも、実装の信頼性を確保しながら高いＴｊｍａｘの半導体装置を実装でき、放熱板とリードからなるリードフレームや、このリードフレームの放熱板上に半導体チップを搭載してなる半導体装置等に有用である。
本発明の第１の実施形態に係る半導体装置の構成図 本発明の第２の実施形態に係る半導体装置の構成図 従来の半導体装置の構成を示す図
符号の説明
１ リードフレーム
２ 放熱部
３ 放熱板
４ モールド樹脂
５ 半導体チップ
６ 電極パッド
７ ワイヤ
８ リード
９ リード部
１０ チップ接着材
１１ リードフレーム
１２ 放熱部
１３ 放熱板
１４ モールド樹脂
１５ 半導体チップ
１６ 電極パッド
１７ クランプ材
１８ リード
１９ リード部
２０ クランプ材接着材
２１ チップ接着材
３１ 基板支持体
３２ チップ
３３ 外部リード
３４ 細線
３９ 絶縁樹脂

Claims (10)

  1. 半導体チップを搭載して半導体装置となるリードフレームであって、
    前記半導体チップを搭載しながら前記半導体チップから発生する熱を放熱する放熱板と、
    前記放熱板と離して形成され前記半導体装置の外部端子となるリードと
    を有することを特徴とするリードフレーム。
  2. 前記放熱板と前記リードとを固定する吊りリードをさらに有し、前記半導体装置の形成工程にて前記吊りリードが切り離されることを特徴とする請求項１記載のリードフレーム。
  3. 前記半導体チップのジャンクション温度が１２５度以上であることを特徴とする請求項１または請求項２のいずれかに記載のリードフレーム。
  4. 前記半導体チップがパワーデバイスであることを特徴とする請求項１または請求項２のいずれかに記載のリードフレーム。
  5. 前記半導体チップが窒化物半導体あるいは炭化珪素半導体であることを特徴とする請求項１または請求項２のいずれかに記載のリードフレーム。
  6. 前記放熱板が外部ヒートシンクとの機械的な接続が可能であることを特徴とする請求項１〜請求項５のいずれかに記載のリードフレーム。
  7. 請求項１〜請求項６のいずれかに記載のリードフレームの前記放熱板にチップ接着剤を介して前記半導体チップを搭載してなる半導体装置であって、
    前記リードと前記半導体チップの電極パッドとを電気的に接続するチップ−リード間接続材と、
    前記リードを固定しながら前記半導体チップの任意の領域を覆うように設けられるモールド樹脂と
    を有することを特徴とする半導体装置。
  8. 前記リードが、前記チップ接着材の熱伝導率よりも低い材料により形成されることを特徴とする請求項７記載の半導体装置。
  9. 前記チップ−リード間接続材が、前記チップ接着材の熱伝導率よりも低い材料により形成されることを特徴とする請求項７または請求項８のいずれかに記載の半導体装置。
  10. 前記チップ−リード間接続材が、ワイヤあるいはクランプ材であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体装置。
JP2008268037A 2008-10-17 2008-10-17 リードフレーム及び半導体装置 Pending JP2010098144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008268037A JP2010098144A (ja) 2008-10-17 2008-10-17 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008268037A JP2010098144A (ja) 2008-10-17 2008-10-17 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JP2010098144A true JP2010098144A (ja) 2010-04-30

Family

ID=42259619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008268037A Pending JP2010098144A (ja) 2008-10-17 2008-10-17 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP2010098144A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209469A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 電力用半導体装置
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209469A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 電力用半導体装置
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス

Similar Documents

Publication Publication Date Title
JP5558714B2 (ja) 半導体パッケージ
US7547964B2 (en) Device packages having a III-nitride based power semiconductor device
JP4594237B2 (ja) 半導体装置
JP6218898B2 (ja) 電力用半導体装置
KR100536115B1 (ko) 전력 반도체장치
JP2005064479A (ja) 回路モジュール
CN107611111B (zh) 半导体模块、电力转换装置
JP5218009B2 (ja) 半導体装置
JP2012248658A (ja) 半導体装置
JP5479667B2 (ja) 半導体パワーモジュール
US11270929B2 (en) Semiconductor device
JP2010098144A (ja) リードフレーム及び半導体装置
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JPH11354687A (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP2011100855A (ja) 電力用半導体装置
JPH05206320A (ja) マルチチップモジュール
JP2022133480A (ja) 半導体装置
US11355419B2 (en) Power semiconductor module
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
CN116601769A (zh) 半导体装置以及半导体装置的制造方法
JP3449312B2 (ja) 半導体装置
JP2016031948A (ja) 半導体装置
JP2021061331A (ja) 半導体装置