JP2016031948A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016031948A JP2016031948A JP2014152306A JP2014152306A JP2016031948A JP 2016031948 A JP2016031948 A JP 2016031948A JP 2014152306 A JP2014152306 A JP 2014152306A JP 2014152306 A JP2014152306 A JP 2014152306A JP 2016031948 A JP2016031948 A JP 2016031948A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- die pad
- semiconductor device
- semiconductor chip
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】端子が小さいくフラットなため、半導体チップから発生する熱応力や実装時の機械的応力により、樹脂封止体から端子が剥がれ落ちる懸念があるという課題がある。
【解決手段】本発明の半導体装置は、ダイパッドと、ダイパッドの一方の主面に搭載された半導体チップと、半導体チップに電気的に接続された端子と、半導体チップとダイパッドおよび端子を被覆する樹脂封止体とを備え、ダイパッドの他方の主面が樹脂封止体の主面から露出した半導体装置において、端子は、インナー部を曲げ加工し、ダイパッドの厚さよりも高くすることを特徴とする。
【選択図】図1
【解決手段】本発明の半導体装置は、ダイパッドと、ダイパッドの一方の主面に搭載された半導体チップと、半導体チップに電気的に接続された端子と、半導体チップとダイパッドおよび端子を被覆する樹脂封止体とを備え、ダイパッドの他方の主面が樹脂封止体の主面から露出した半導体装置において、端子は、インナー部を曲げ加工し、ダイパッドの厚さよりも高くすることを特徴とする。
【選択図】図1
Description
本発明は、半導体装置に関し、特に回路基板等に面実装される半導体装置に関する。
近年、回路基板実装の高密度化に伴い、回路基板実装される半導体装置の小型化・薄型化が要求されている。また、樹脂封止体の裏面に電極(ダイパッドや端子)を露出させ、半導体装置を回路基板に面実装する際に、半導体装置と回路基板との間の電気的な接続としている。
パッド(ダイパッド)と複数のリード(端子)を備え、裏面をパッケージ(樹脂封止体)の外部に露出させた半導体装置が従来技術として知られている(例えば、特許文献1参照、図1、図2)。これにより、パッケージサイズを最小限にした面実装型で、半導体チップから発生する熱を効率よく放熱する半導体装置とすることができる。
一般的に、半導体装置の裏面を回路基板等へ面実装する場合、はんだ等の接合材を用いて、熱リフロー装置等で加熱しながらはんだを溶融させる。ここで、ダイパッドと端子を接合し、面実装することが可能である。
しかしながら、従来技術では、端子が小さいく平坦なため、半導体チップから発生する熱応力や実装時の機械的応力により、樹脂封止体から端子が剥がれ落ちる懸念がある。
従って、本発明は、上述した課題を解決するためになされたものであり、樹脂封止体を端子に食い付かせ、端子が剥がれ落ちることを防止した面実装型の半導体装置を提供することを目的とする。
上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、ダイパッドと、ダイパッドの一方の主面に搭載された半導体チップと、半導体チップに電気的に接続された端子と、半導体チップとダイパッドおよび端子を被覆する樹脂封止体とを備え、ダイパッドの他方の主面が樹脂封止体の主面から露出した半導体装置において、端子は、インナー部を曲げ加工し、ダイパッドの厚さよりも高くすることを特徴とする。
本発明は、以上のように構成されているので、樹脂封止体を端子に食い付かせ、端子が剥がれ落ちることを防止した面実装型の半導体装置を提供することができる。
以下、本発明を実施するための形態について、図を参照して説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
以下、図面を参照して本発明の実施例1に係る半導体装置を説明する。図1は、本発明の実施例1に係る半導体装置1の断面側面図である。図2は、その平面図である。図3は、その要部断面拡大図である。
図1、図2に示すように、半導体装置1は、リードフレーム2(ダイパッド3、端子4)と、半導体チップ5と、ワイヤ6と、樹脂封止体7とで構成されている。面実装樹脂封止型4ステージのノンリードパッケージである。
リードフレーム2は、ダイパッド3と端子4を連結して形成したものである。ここでは、ダイパッド3と端子4を簡易的に独立して示して、リードフレーム2を省略している。また、リードフレーム2は、熱伝導率の高い銅又は銅合金から成り、例えばその厚さは0.2mm程度である。
ダイパッド3は、一方の主面(上面)に接合材を介して半導体チップ5が搭載される。ここでは、ダイパッド3が4つ備わっている。さらに、ダイパッド3の他方の主面(下面)は、樹脂封止体7の主面(下面)と同じ平面に配置され、樹脂封止体7の主面(下面)に露出している。ダイパッド3の他方の主面(下面)は、半導体装置1を回路基板上に面実装する際に、半導体装置1と回路基板との間の電気的接続や放熱接続として用いられる。
図3に示すように、端子4は、半導体チップ5から配線されたワイヤ6の一端が接続される内部端子であるインナー部8(ボンディング部)を備えている。さらに、端子4は、樹脂封止体7の外部へ導出し、半導体装置1の外部端子であるアウター部9を備えている。
また、端子4は、インナー部8を樹脂封止体7の下面より上方に曲げ上げている。これにより、インナー部8の裏面が樹脂封止体7の下面に露出しないので、端子4の樹脂封止体内における固定化(樹脂封止体を端子に食い付かせる)や、水分の浸入抑制、樹脂封止体7の下面におけるダイパッド3と端子4の絶縁距離が確保できる。
端子4は、インナー部8を樹脂封止体7の下面(裏面)より上方に曲げ加工して、立ち上げている寸法Tはダイパッド3の板厚tよりも高く(大きく)する。板厚tが0.2mmの場合、寸法Tは0.2mm以上である。
半導体チップ5は、上面に電極(図示せず)を有している。半導体チップ5は、トランジスタであり、例えば高温動作可能な化合物半導体素子の炭化珪素(SiC)である。
ワイヤ6は、銅または銅合金からなる細線で、半導体チップ5の電極とリードフレーム2の端子4の上面(ボンディング面)に接続される。例えば細線の直径は28ミクロンの銅線である。材質は金または金合金でも可能である。
樹脂封止体7は、リードフレーム2のダイパッド3上面、端子4の上面、半導体チップ5、ワイヤ6を覆い、半導体装置1の外形形状を構成する。例えば半導体チップ5の動作温度に対する充分な耐熱性や絶縁性をもつ樹脂材料であるエポキシ樹脂をトランスファーモールド金型により成形される。
次に、上述の実施例1に係る半導体装置1の効果を説明する。
本発明の実施例1に係る半導体装置1は、ダイパッドの下面は樹脂封止体の下面と同じ平面に配置され、樹脂封止体の下面に露出しており、はんだ等の接合材を用いて、熱リフロー装置等で加熱しながらはんだを溶融させる面実装において、端子4は、インナー部8(ボンディング面)を樹脂封止体の下面(裏面)より上方に曲げ上げているので、端子4の樹脂封止体内における固定化が十分でき、樹脂封止体を端子に食い付かせ、端子が剥がれ落ちることを防止できる。
また、リードフレーム2(ダイパッド3、端子4)は、厚さが0.3mm以下の薄い銅系材料であるので、小型化・薄型化に対応でき、導電性に優れている半導体装置とすることができる。また、端子4の加工も容易におこなうことができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
ダイパッドの下面側周囲に段差を付けることができる。段差は端子の板厚の半分以下(0.1mm程度)とするとよい。これにより、ダイパッド表面の実装面積を確保し、ダイパッド裏面間の絶縁距離も確保することができる。また、面実装時のはんだブリッジを防止し、ダイパッドと樹脂封止体からダイパッドが剥がれることを防止し、水分が浸入を抑制する効果がある。
また、モールド樹脂をエポキシ樹脂としたが、ブロム(Br)非含有のハロゲンフリー樹脂としてもよい。これにより、環境性能を向上することができる。
また、リードフレームの表面には、接合材料やワイヤが接合可能なように、各種めっき処理が施してもよい。これにより、接合強度を向上することができる。
また、半導体チップをSiCで構成されたものとしたが、例えば窒化ガリウム(GaN)、シリコン(Si)等で構成することもできる。これにより、上述の構成や効果が変わることはない。
また、上述の例では、単一の半導体チップとしたが、リードフレームの上に複数の半導体チップが搭載される場合、SiCとGaN等との組み合わせでもよい。
1、半導体装置
2、リードフレーム
3、ダイパッド
4、端子
5、半導体チップ
6、ワイヤ
7、樹脂封止体
8、インナー部
9、アウター部
2、リードフレーム
3、ダイパッド
4、端子
5、半導体チップ
6、ワイヤ
7、樹脂封止体
8、インナー部
9、アウター部
Claims (2)
- ダイパッドと、前記ダイパッドの一方の主面に搭載された半導体チップと、前記半導体チップに電気的に接続された端子と、前記半導体チップと前記ダイパッドおよび前記端子を被覆する樹脂封止体とを備え、前記ダイパッドの他方の主面が前記樹脂封止体の主面から露出した半導体装置において、前記端子は、インナー部を曲げ加工し、前記ダイパッドの厚さよりも高くすることを特徴とする半導体装置。
- 前記ダイパッドと前記端子は、厚さが0.3mm以下の薄い銅系材料であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014152306A JP2016031948A (ja) | 2014-07-25 | 2014-07-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014152306A JP2016031948A (ja) | 2014-07-25 | 2014-07-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016031948A true JP2016031948A (ja) | 2016-03-07 |
Family
ID=55442186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014152306A Pending JP2016031948A (ja) | 2014-07-25 | 2014-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016031948A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587921B2 (en) | 2019-09-30 | 2023-02-21 | Denso Corporation | Semiconductor device |
-
2014
- 2014-07-25 JP JP2014152306A patent/JP2016031948A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587921B2 (en) | 2019-09-30 | 2023-02-21 | Denso Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI470748B (zh) | 用於有效散熱之無線半導體封裝 | |
KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
US11362008B2 (en) | Power semiconductor module embedded in a mold compounded with an opening | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
US20100123243A1 (en) | Flip-chip chip-scale package structure | |
JP5101467B2 (ja) | 電力用半導体モジュール | |
US20170186674A1 (en) | Semiconductor packages and methods for forming same | |
KR101388857B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
JP2013197331A (ja) | 半導体デバイス | |
US8796837B2 (en) | Lead and lead frame for power package | |
JP2016031948A (ja) | 半導体装置 | |
JP2008211168A (ja) | 半導体装置および半導体モジュール | |
JP5083294B2 (ja) | 電力用半導体装置 | |
JP2017028174A (ja) | 半導体装置 | |
US20120217655A1 (en) | Electronic device for high power applications | |
JP2015201592A (ja) | 半導体装置およびその製造方法 | |
JP2011082523A (ja) | 半導体デバイス用パッケージ | |
JP2007067452A (ja) | 半導体発光装置 | |
JP2016051831A (ja) | 半導体装置 | |
JP2015037150A (ja) | 半導体装置及びその製造方法 | |
JP4408931B2 (ja) | 半導体発光装置 | |
JP2010098144A (ja) | リードフレーム及び半導体装置 | |
JP2017045905A (ja) | 半導体装置 | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
WO2014132897A1 (ja) | 半導体装置 |