JP2015201592A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015201592A
JP2015201592A JP2014080863A JP2014080863A JP2015201592A JP 2015201592 A JP2015201592 A JP 2015201592A JP 2014080863 A JP2014080863 A JP 2014080863A JP 2014080863 A JP2014080863 A JP 2014080863A JP 2015201592 A JP2015201592 A JP 2015201592A
Authority
JP
Japan
Prior art keywords
die pad
die
semiconductor device
semiconductor chip
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014080863A
Other languages
English (en)
Inventor
友宏 渡部
Tomohiro Watabe
友宏 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014080863A priority Critical patent/JP2015201592A/ja
Publication of JP2015201592A publication Critical patent/JP2015201592A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】各ダイパッド間をつなぐ、ダイパッド間吊り部を設けることによって、ワイヤボンディング時にクランプ性を向上させ、良好なワイヤボンディング接合ができる面実装型半導体装置とその製造方法を提供する。

【解決手段】本発明の半導体装置は、隣り合って配置された少なくとも２つのダイパッドと、端子と、ダイパッド間吊り部とを有するリードフレームを用意する工程と、隣り合って配置されたダイパッド間がダイパッド間吊り部によって相互に連結された状態で、半導体チップを搭載し、半導体チップと端子とをワイヤで接続するワイヤボンディング工程と、ワイヤボンディング工程の後に、ダイパッド間吊り部を切断して、隣り合って配置されたダイパッドを相互に分離する工程と、相互に分離された少なくとも２つのダイパッドを含むように、端子の少なくとも一部と半導体チップとを単一の樹脂封止体で被覆する樹脂モールド工程とを含むことを特徴とする。

【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に回路基板等に面実装される半導体装置およびその製造方法に関する。
ダイパッド上に搭載された半導体チップと、半導体チップを封止する樹脂封止体と、を備えた半導体装置において、半導体チップを搭載する複数のダイパッドを備え、裏面を樹脂封止体の外部に露出させた半導体装置が従来技術として知られている（例えば、特許文献１参照）。これにより、保証温度が相互に異なる半導体チップを複数搭載した面実装型半導体装置とすることができる。
特開２００８−１８７１０１号公報
従来技術によれば、複数のダイパッドに複数の半導体チップを搭載することが可能である。しかしながら、各ダイパッドが独立している場合、ワイヤボンディング時に、各ダイパッドを個々にクランプすることが難しい。特に、半導体装置の低背化のために、ダイパッドを含むリードフレームの厚さを薄くすると、リードフレームが変形しやすくなり、ワイヤの接合状態が安定しないという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、各ダイパッド間をつなぐ、ダイパッド間吊り部を設けることによって、ワイヤボンディング時にクランプ性を向上させ、良好なワイヤボンディング接合ができる面実装型半導体装置とその製造方法を提供することを目的とする。

上述の課題を解決するために、本発明は以下に掲げる構成とした。
本発明の半導体装置１００の製造方法は、隣り合って配置された少なくとも２つのダイパッド２１と、前記ダイパッド２１に隣接して配置された端子２２と、前記隣り合って配置されたダイパッド２１間を相互に連結するダイパッド間吊り部２４とを有するリードフレーム２を用意する工程と、隣り合って配置された前記ダイパッド２１間が前記ダイパッド間吊り部２４によって相互に連結された状態で、前記ダイパッド２１の上面に半導体チップ１を搭載し、前記半導体チップ１と前記端子２２とをワイヤ３で接続するワイヤボンディング工程と、前記ワイヤボンディング工程の後に、前記ダイパッド間吊り部２４を切断して、隣り合って配置された前記ダイパッド２１を相互に分離する工程と、相互に分離された少なくとも２つの前記ダイパッド２１を含むように、前記端子２２の少なくとも一部と前記半導体チップ１とを単一の樹脂封止体で被覆する樹脂モールド工程とを含むことを特徴とする。

本発明の半導体装置１００は、前記ダイパッド２１と、前記端子２２と、を有するリードフレーム２と、前記ダイパッド２１の上面に搭載される前記半導体チップ１と、前記半導体チップ１と、前記ダイパッド２１および前記端子２２の上面を被覆する前記樹脂封止体４と、を備え、前記ダイパッド２１の下面が前記樹脂封止体４の下面と同じ平面に配置され、前記樹脂封止体４の下面に露出する半導体装置１００において、前記リードフレーム２の厚さは０．３ｍｍ以下であり、複数の前記半導体チップ１を複数の前記ダイパッド２１の上面に搭載し、向かい合う前記ダイパッド２１の側面には、前記突起部２５が、前記吊り部２３の延長線上に形成されていることを特徴とする。
本発明は、以上のように構成されているので、ワイヤボンディング時にクランプ性を向上させ、良好なワイヤボンディング接合ができる面実装型半導体装置とその製造方法を提供することができる。
本発明の実施例１に係る半導体装置の平面透視図である。 本発明の実施例１に係る半導体装置の断面側面図である。 本発明の実施例１に係る半導体装置のリードフレームの上面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
以下、図面を参照して本発明の実施例１に係る半導体装置１００を説明する。図１は、本発明の実施例に係る半導体装置１００の平面透視図である。図２は、その断面側面図である。図３は、リードフレームの上面図である。
図１に示すように、半導体装置１００は、半導体チップ１と、ダイパッド２１、端子２２と、ワイヤ３と、樹脂封止体４とで構成されている。
半導体チップ１は、上面に電極（図示せず）を有している。半導体チップ１は、トランジスタであり、例えば高温動作可能な化合物半導体素子の炭化珪素（ＳｉＣ）である。
図３に示すように、リードフレーム２は、ダイパッド２１と、端子２２と、吊り部２３と、ダイパッド間吊り部２４を有している。また、リードフレーム２は、熱伝導率の高い銅又は銅合金で構成され、例えばその厚さは０．２ｍｍ程度である。
ダイパッド２１は、上面に接合材（図示ぜす）を介して半導体チップ１が搭載される。さらに、ダイパッド２１の下面は樹脂封止体４の下面と同じ平面に配置され、樹脂封止体４の下面に露出しており、半導体装置１００を回路基板上に面実装する際に、半導体装置１００と回路基板との間の電気的接続や放熱接続として用いられる。

また、向かい合うダイパッド２１の側面には、突起部２５が形成されている。突起部２５は、吊り部２３の延長線上に配置される。
端子２２は、半導体チップ１から配線されたワイヤ３の一端が接続される内部端子であり、樹脂封止体４の外部へ導出し、半導体装置１００の外部端子となる。
ワイヤ３は、銅または銅合金からなる細線で、半導体チップ１の電極とリードフレーム２の端子２２の上面（ボンディング面）に接続される。例えば細線の直径は２８ミクロンの銅線である。材質は金または金合金、あるいはアルミニウムまたはアルミニウム合金でも可能である。
樹脂封止体４は、リードフレーム２のダイパッド２１の上面、端子２２の上面、半導体チップ１、ワイヤ３を覆い、半導体装置１００の外形形状を構成する。例えば半導体チップ１の動作温度に対する充分な耐熱性や絶縁性をもつ樹脂材料であるエポキシ樹脂をトランスファーモールド金型により成形される。
次に、半導体装置１００の製造方法について説明する。
まず、リードフレーム２に、ダイパッド２１と、端子２２と、吊り部２３と、ダイパッド間吊り部２４と、を形成する。

吊り部２３はリードフレーム２の枠体に固定し接続される部分である。

また、ダイパッド間吊り部２４は、吊り部２３の延長線上に配置され、各ダイパッド間を繋いでいる。吊り部２３と、ダイパッド間吊り部２４と、が延長線上に配置されることによって、ワイヤボンディングの際の変形に強くなる。
次に、リードフレーム２のダイパッド３の上面に接合材であるはんだ（図示せず）等を介して、半導体チップ１を搭載し固着する。
次に、ワイヤボンディング工程では、ワイヤボンディング装置を用いて、半導体チップ１の電極（図示せず）の上面とリードフレーム２の端子２２の上面間をワイヤ３で電気的機械的に配線接続する。
次に、ワイヤボンディング工程にて、ワイヤ３で配線した後、突起部２５を形成するように、ダイパッド間吊り部２４を切断して除去する。
次に、封止工程では、モールド金型を用いて、モールド樹脂でリードフレーム２のダイパッド２１の上面、端子２２の上面、半導体チップ１、ワイヤ３を覆い、樹脂封止し、樹脂封止体４を成形する。
以上により、半導体装置１００が完成する。
次に、上述の実施例１に係る半導体装置１００および、その製造方法の効果を説明する。
本発明の実施例１に係る半導体装置１００は、隣り合って配置された少なくとも２つのダイパッド２１と、前記ダイパッド２１に隣接して配置された端子２２と、前記隣り合って配置されたダイパッド２１間を相互に連結するダイパッド間吊り部２４とを有するリードフレーム２を用意する工程と、隣り合って配置された前記ダイパッド２１間が前記ダイパッド間吊り部２４によって相互に連結された状態で、前記ダイパッド２１の上面に半導体チップ１を搭載し、前記半導体チップ１と前記端子２２とをワイヤ３で接続するワイヤボンディング工程と、前記ワイヤボンディング工程の後に、前記ダイパッド間吊り部２４を切断して、隣り合って配置された前記ダイパッド２１を相互に分離する工程と、相互に分離された少なくとも２つの前記ダイパッド２１を含むように、前記端子２２の少なくとも一部と前記半導体チップ１とを単一の樹脂封止体で被覆する樹脂モールド工程とを含むことを特徴とする。

これにより、ワイヤボンディング時にクランプ性を向上させ、良好なワイヤボンディング接合ができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
また、図２に示すように、ダイパッド２１の周囲に段差を付けることができる。段差は端子の板厚の半分以下、例えば０．１ｍｍとするとよい。これにより、ダイパッド２１の上面の実装面積を確保し、ダイパッド２１の裏面間の絶縁距離も確保することができる。また、面実装時のはんだブリッジを防止し、ダイパッド２１と樹脂封止体４からダイパッド２１が剥がれることを防止し、水分が浸入を抑制する効果がある。
また、モールド樹脂をエポキシ樹脂としたが、ブロム（Ｂｒ）非含有のハロゲンフリー樹脂としてもよい。これにより、環境性能を向上することができる。
また、リードフレーム２を銅又は銅合金としたが、アルミニウム又はアルミニウム合金であってもよい。これにより、材料費を低減することができる。ただし、その表面には、接合材料やワイヤが接合可能なように、各種めっき処理が施されていることが好ましい。
また、半導体チップ１をＳｉＣで構成されたものとしたが、例えば窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）等で構成することもできる。これにより、上述の構成や効果が変わることはない。
また、上述の例では、単一の半導体チップとしたが、リードフレームの上に複数の半導体チップが搭載される場合、ＳｉＣとＧａＮ等との組み合わせでもよい。
１、半導体チップ
２、リードフレーム
２１、ダイパッド
２２、端子
２３、吊り部
２４、ダイパッド間吊り部
２５、突起部
３、ワイヤ
４、樹脂封止体
１００、半導体装置

Claims (2)

  1. 隣り合って配置された少なくとも２つのダイパッド２１と、前記ダイパッド２１に隣接して配置された端子２２と、前記隣り合って配置されたダイパッド２１間を相互に連結するダイパッド間吊り部２４とを有するリードフレーム２を用意する工程と、隣り合って配置された前記ダイパッド２１間が前記ダイパッド間吊り部２４によって相互に連結された状態で、前記ダイパッド２１の上面に半導体チップ１を搭載し、前記半導体チップ１と前記端子２２とをワイヤ３で接続するワイヤボンディング工程と、前記ワイヤボンディング工程の後に、前記ダイパッド間吊り部２４を切断して、隣り合って配置された前記ダイパッド２１を相互に分離する工程と、相互に分離された少なくとも２つの前記ダイパッド２１を含むように、前記端子２２の少なくとも一部と前記半導体チップ１とを単一の樹脂封止体で被覆する樹脂モールド工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記ダイパッド２１と、前記端子２２と、を有するリードフレーム２と、前記ダイパッド２１の上面に搭載される前記半導体チップ１と、前記半導体チップ１と、前記ダイパッド２１および前記端子２２の上面を被覆する前記樹脂封止体４と、を備え、前記ダイパッド２１の下面が前記樹脂封止体４の下面と同じ平面に配置され、前記樹脂封止体４の下面に露出する半導体装置１００において、前記リードフレーム２の厚さは０．３ｍｍ以下であり、複数の前記半導体チップ１を複数の前記ダイパッド２１の上面に搭載し、向かい合う前記ダイパッド２１の側面には、前記突起部２５が、前記吊り部２３の延長線上に形成されていることを特徴とする請求項１記載の製造方法で製造される半導体装置。
JP2014080863A 2014-04-10 2014-04-10 半導体装置およびその製造方法 Pending JP2015201592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014080863A JP2015201592A (ja) 2014-04-10 2014-04-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014080863A JP2015201592A (ja) 2014-04-10 2014-04-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015201592A true JP2015201592A (ja) 2015-11-12

Family

ID=54552597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014080863A Pending JP2015201592A (ja) 2014-04-10 2014-04-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2015201592A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
CN101335263B (zh) 半导体模块和半导体模块的制造方法
CN104485321B (zh) 半导体管芯封装件及其制造方法
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US8198712B2 (en) Hermetically sealed semiconductor device module
TWI470748B (zh) 用於有效散熱之無線半導體封裝
TWI716455B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US20130099275A1 (en) Led package and method of making the same
TW201539695A (zh) 半導體裝置及其製造方法
US9324637B1 (en) Quad flat non-leaded semiconductor package with wettable flank
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
TWI405307B (zh) 晶片封裝及其製程
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
TWI550784B (zh) 扁平無引腳封裝及其製造方法
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
TW201539674A (zh) 四方扁平無引腳封裝及其製造方法
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
JP6909630B2 (ja) 半導体装置
JP6345608B2 (ja) 半導体装置
JP2011023458A (ja) 半導体装置およびその製造方法
JP2017028174A (ja) 半導体装置
KR102359904B1 (ko) 반도체 패키지
US20070290303A1 (en) Dual leadframe semiconductor device package
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package