CN101916746A - 副安装座及其制造方法 - Google Patents
副安装座及其制造方法 Download PDFInfo
- Publication number
- CN101916746A CN101916746A CN2009101680533A CN200910168053A CN101916746A CN 101916746 A CN101916746 A CN 101916746A CN 2009101680533 A CN2009101680533 A CN 2009101680533A CN 200910168053 A CN200910168053 A CN 200910168053A CN 101916746 A CN101916746 A CN 101916746A
- Authority
- CN
- China
- Prior art keywords
- submount
- layer
- substrate
- electrode layer
- brazing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 274
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 239000010410 layer Substances 0.000 claims description 769
- 238000005219 brazing Methods 0.000 claims description 446
- 239000011241 protective layer Substances 0.000 claims description 100
- 239000010931 gold Substances 0.000 claims description 79
- 229910052751 metal Inorganic materials 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 45
- 229910052737 gold Inorganic materials 0.000 claims description 41
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 32
- 229910052709 silver Inorganic materials 0.000 claims description 32
- 229910017083 AlN Inorganic materials 0.000 claims description 31
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 229910052719 titanium Inorganic materials 0.000 claims description 23
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 229910052697 platinum Inorganic materials 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052742 iron Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000004411 aluminium Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 230000004907 flux Effects 0.000 abstract description 8
- 230000000052 comparative effect Effects 0.000 description 112
- 238000005476 soldering Methods 0.000 description 106
- 239000000203 mixture Substances 0.000 description 91
- 230000004927 fusion Effects 0.000 description 80
- 239000011135 tin Substances 0.000 description 63
- 229910052799 carbon Inorganic materials 0.000 description 50
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 49
- 230000008018 melting Effects 0.000 description 42
- 238000002844 melting Methods 0.000 description 42
- 239000010408 film Substances 0.000 description 41
- 238000001704 evaporation Methods 0.000 description 34
- 230000008020 evaporation Effects 0.000 description 33
- 230000015572 biosynthetic process Effects 0.000 description 30
- 230000003746 surface roughness Effects 0.000 description 29
- 230000005496 eutectics Effects 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 27
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 26
- 230000008569 process Effects 0.000 description 24
- 238000012360 testing method Methods 0.000 description 24
- 239000011133 lead Substances 0.000 description 23
- 229910052718 tin Inorganic materials 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 230000033228 biological regulation Effects 0.000 description 19
- 238000004140 cleaning Methods 0.000 description 19
- 238000000227 grinding Methods 0.000 description 18
- 238000005259 measurement Methods 0.000 description 18
- 238000001259 photo etching Methods 0.000 description 17
- 239000007791 liquid phase Substances 0.000 description 16
- 239000000956 alloy Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 14
- 238000001771 vacuum deposition Methods 0.000 description 14
- 230000001276 controlling effect Effects 0.000 description 13
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 239000000654 additive Substances 0.000 description 12
- 230000000996 additive effect Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 229910052738 indium Inorganic materials 0.000 description 12
- 239000007788 liquid Substances 0.000 description 12
- 238000000879 optical micrograph Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 239000010944 silver (metal) Substances 0.000 description 9
- 229910015363 Au—Sn Inorganic materials 0.000 description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 7
- 229910000510 noble metal Inorganic materials 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005566 electron beam evaporation Methods 0.000 description 6
- 229910052745 lead Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 230000001105 regulatory effect Effects 0.000 description 6
- 241000218202 Coptis Species 0.000 description 5
- 235000002991 Coptis groenlandica Nutrition 0.000 description 5
- 150000001722 carbon compounds Chemical class 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000008595 infiltration Effects 0.000 description 5
- 238000001764 infiltration Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- -1 tetramethyl amine Chemical class 0.000 description 5
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000000113 differential scanning calorimetry Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000010422 painting Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000007788 roughening Methods 0.000 description 4
- 230000008961 swelling Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000012800 visualization Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 229910017980 Ag—Sn Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910007610 Zn—Sn Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000004455 differential thermal analysis Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种具有钎焊接合时的浸润性良好的电极层的副安装座和其制造方法。在搭载半导体装置的副安装座(1)中,在副安装座基板(2)的表面上形成基板保护层(3),在基板保护层(3)上形成电极层(4),在电极层(4)上形成钎焊层(5),使电极层(4)的表面的平均粗糙度为低于0.1μm。由于电极层(4)的表面平均粗糙度较小,所以钎焊层(5)的浸润性提高,能够无焊剂地将钎焊层(5)与半导体装置之间牢固地接合。能够得到在搭载了半导体装置时热阻较小的副安装座(1),半导体装置的温度上升变小,半导体装置的性能及寿命提高。
Description
本申请是申请日为2006年3月17日、中国专利申请号为200680012991.9、发明名称为“副安装座及其制造方法”的分案申请。
技术领域
本发明涉及在半导体装置中使用的副安装座及其制造方法。
背景技术
通常,在将半导体装置封装化时,搭载到散热板或散热器上,进行从半导体装置产生的热的散热。有为了改善散热特性而在半导体装置与散热板之间夹装热传导率较高的基板、即副安装座(Submount)部件的情况。作为该热传导率较高的基板,已知有氮化铝(AlN)等。
在将副安装座与半导体装置接合的情况下,作为一个要求有其接合强度。在以往技术中,通过昂贵的贵金属设置粘附层、或者为了提高配置在钎焊层的底面上的电极层与基板之间的接合强度而调节基板本身的表面粗糙度。
在专利文献1中,公开了在由按照Ti、Pt、Au的顺序层叠的金属层覆盖的副安装座中,在Au上隔着由Ti和Pt构成的钎焊粘附层和钎焊层还搭载了半导体发光元件的副安装座构造。在该文献中记载有以下内容:在将半导体发光元件接合在钎焊层上时,与半导体发光元件的接合强度为40MPa以上,并且在副安装座中使用的基板的表面粗糙度(Ra)优选为1μm以下、更优选为0.1μm以下。如果表面粗糙度超过1μm,则在半导体发光元件的接合时容易在与副安装座之间产生间隙,因此半导体发光元件的冷却效果降低。
在专利文献2中,公开了在由AlN构成的基板上用按照Ti、Pt、Au的顺序层叠的金属层覆盖得到的副安装座中,通过使基板的表面粗糙度(Ra)为0.1到0.5μm,能够提供因上述成膜金属的锚效应而可以耐受热循环、对于AlN基板具有较高的接合强度的副安装座。还公开了在使AlN基板的表面粗糙度过小的情况下不能得到足够的接合强度的比较例。作为热传导率较高的基板,可以举出氮化铝等(例如参照专利文献3)。
在专利文献3、4、5中,公开了在副安装座的安装半导体激光(LD)芯片的第1面及粘接到散热用金属块的第2面的两面上形成有阻挡层、Au与Sn的合金层或Sn与Pb的合金层的半导体元件用副安装座。在该文献中,合金层通过蒸镀而形成,其合金组成被调节为例如Au∶Sn=70∶30(元素比)的所谓共晶组成。通过将合金层熔解而将LD芯片及散热用金属块接合到副安装座上。
在专利文献3及5中,公开了将产生热的半导体激光二极管的动作层接合在副安装座上,能够使散热特性变好的技术。在此情况下,通过使由外延生长形成的非常薄的动作层的表面为下侧的所谓接下(junction-down)而接合在基板上。因而,在接合时,不易发生因钎焊层对pn接合的附着带来的短路不良。
这样,副安装座是具有芯片接合时的钎焊材料的作用、并且为了缓和芯片接合中的散热用金属块的热膨胀带来的光半导体元件的变形而非常重要的部件。在上述副安装座中,与搭载在副安装座基板上的半导体元件芯片的接合以及副安装座基板对散热板的接合是通过形成在副安装座的单面及/或两面上的钎焊层进行的。
为了降低环境负荷,不使用Pb作为接合材料的钎焊的使用、即无Pb化不断发展,作为替代材料提出了Au-Sn、Ag-Sn、In-Sn、Zn-Sn等的钎焊组成。但是,在无Pb钎焊的情况下,由于熔点变得比Pb钎焊(PbSn的熔点是183℃)高,所以在将半导体元件接合时,与半导体元件的耐热温度的差变小,所以有时会发生元件劣化等问题。此外,有因Sn及In的使用量增加而使表面容易氧化、给钎焊自身的浸润性也带来影响的情况。
这里,作为将半导体元件隔着钎焊层接合在副安装座上时的最重要的特性之一,有钎焊接合时的钎焊层与电极层之间的浸润性。通常使用的无Pb钎焊的浸润性较差,一般使用松香类等的焊剂。另一方面,在如膏状钎焊或球状钎焊丝网印刷等那样、使用了焊剂的钎焊接合的情况下,由于通过焊剂使表面湿润,所以浸润性的影响几乎没有。但是,在如副安装座那样厚度及体积非常小的钎焊上接合同样厚度及体积非常小的半导体元件的情况下,由于不能忽视焊剂对接合的半导体元件的输出可靠性的影响,所以有不用焊剂而进行接合的情况。因此,副安装座的钎焊的浸润性很差。
在这样的钎焊层中,特别在由作为成分而含有Sn或In的低熔点钎焊材料构成的钎焊层中,露出到表面上的Sn或In容易氧化,在其表面上形成氧化膜,所以有在接合时因氧化膜的影响而钎焊不易接合的情况。作为用来改善该情况的方法,在非专利文献1中,报告了将作为成分而含有Sn或In的钎焊层置于真空气氛或还原气氛中,在将氧化膜除去后进行接合的技术。
在非专利文献2中,报告了在Au-Sn类的钎焊层中,将Sn层与Au层层叠形成并在最表面上设置Au层以使Sn不露出在其表面上的钎焊层。在非专利文献3中,报告了作为也在将Si半导体元件接合到Si基板上时使用的钎焊,做成使Sn不露出到表面上的层叠构造的技术。在非专利文献4中报告了副安装座的钎焊层自身由合金形成,而在钎焊层表面上形成Au层,以实现防氧化的方法。
在使用无Pb钎焊的情况下,将钎焊层做成层叠构造以使Sn等容易氧化的金属不露出到表面上,从而作为共晶组成来进行接合。报告了在此情况下,由于钎焊层自身是非平衡状态,即使在室温下放置也会向平衡状态发展,所以金属原子也容易扩散(参照非专利文献5及6)。
这样,在以往技术中,作为熔融前的钎焊层的形态,一直使用钎焊层的构成元素所组成的共晶组成被合金化后的钎焊层(以后适当地称作合金钎焊层)。即,在将熔融前的钎焊层形成在副安装座基板上的工序中,一般采用调节形成钎焊层的金属元素的构成比,以使其成为希望的共晶组成的方法。如果是由Sn元素与Au、Ag、Pb等金属元素的任一种或它们的组合构成的钎焊、例如是Au-Sn合金钎焊层,则进行调节以使Au∶Sn=70∶30(元素比)。
进而,作为将副安装座与半导体发光元件接合时的一个要求,有其接合温度的不均匀的降低。在将副安装座与半导体发光元件接合时,通过将在副安装座上形成的钎焊层加热熔融直到完全成为液相,使其与形成在半导体元件侧的电极接触,然后冷却固化,从而隔着熔融的钎焊层将副安装座与半导体发光元件两者接合。作为钎焊层的加热方法,有使用电阻加热炉或热台等的大范围的加热方法、或者局部灯加热或热气体加热等的局部急加热方法等,根据封装的形态及作业性等来选择加热方法。但是,在使用局部急加热方法进行加热的情况下,因副安装座及半导体元件的材料的差异、或者加热装置的性能等而经常发生加热温度偏差。并且,在加热装置的温度比作为目标的接合温度低的情况下,容易发生未熔融接合或钎焊的浸润性下降等不良状况。反之,在加热装置的温度比作为目标的接合温度高的情况下,有时会发生半导体元件芯片的破坏等带来的不良状况。
此外,为了防止接合时的钎焊层向半导体元件的爬起带来的短路不良,在专利文献3中,通过蒸镀来形成钎焊层,使其厚度薄到约(0.5μm)。在专利文献5中,为了防止钎焊层的流动,在副安装座基板上设置防止钎焊流动用槽,使钎焊流入到槽中。
另外,有在副安装座上形成电路图案、并搭载半导体装置的情况。为了形成电极层那样的微细的图案,如果使用光刻法则能够比较容易地形成。作为光刻法的显影液,一般使用四甲基胺类那样的碱性显影液。根据该方式,能够进行1μm单位下的布图。
作为使用光刻法的具体的电极形成方法,举离(lift off)方式是主流。在举离方式中,预先通过旋转涂布装置等在一面上涂布抗蚀剂后,先通过光刻法实施布图。然后,通过蒸镀法或溅镀法将电极成膜,通过将抗蚀剂溶解,并将成膜在抗蚀剂的上表面上的部分除去而形成规定的电极。但是,在光刻法的布图曝光后的显影中,由于作为电极蒸镀的副安装座基板表面与显影液直接接触,所以根据基材材质有基板表面因腐蚀等而变粗糙的情况。
专利文献1:特开2002-368020号公报
专利文献2:特开2001-308438号公报
专利文献3:特开平1-138777号公报
专利文献4:特公平6-3815号公报
专利文献5:特公平8-31654号公报
非专利文献1:J.F.Kuhmann及其他8人,“Oxidation and ReductionKinetics of Eutectic SnPb,InSn and AuSn:A Knowledge Base for FluxlessSolder Bonding Applications”,IEEE Electronic Components andTechnology Conference,pp.120-126,1997
非专利文献2:C.R.Dohle及其他3人,“Low Temperature Bonding ofEpitaxial Lift Off Devices with AuSn”,IEEE Transactions on Components,Packaging,and Manufacturing Technology-Part B,Vol.19,No.3,pp.575-580,1996
非专利文献3:C.C.Lee及其他1人,“Fluxless Non-Eutectic JointsFabricated Using Gold-Tin Multilayer Composite”,IEEE Transactions onComponents,Packaging,and Manufacturing Technologies,Vol.26,No.2,pp.416-426,2003
非专利文献4:H.L.Chang及其他11人,“Effect of Joint Strength ofPbSn and AuSn Solders on Temperature Cycling Tests in Laser Packages”,IEEE Conference Proceedings,LEOS Annual Meeting,IEEE Lasers AndElectro-Optics Society,pp.800-801,1999
非专利文献5:S.Nakahara及其他3人,“ROOM TEMPERATUREINTERDIFFUSION STUDIES OF Au/Sn THIN FILM COUPLES”,ThinSolod Films,Vol.84,pp.185-196,1981
非专利文献6:M.Hutter及其他6人,“Calculation of Shape andExperimental Creation of AuSn Solder Bumps for Flip Chip Applications”,IEEE Proceedings Electronic Components & Technology Conference,pp.282-288,2002
如上所述,在以往技术的副安装座中,会因钎焊浸润扩展性的恶化而导致接合强度的降低、或者为了接合而需要使钎焊熔解温度过度地上升。结果,有导致钎焊接合的半导体元件的劣化或破坏的问题。作为钎焊接合过程中的能量效率也是变差的状况。在使用了贵金属的粘附层的情况下,还有成本上升的较大的问题。
在通过举离法在副安装座上形成电极的情况下,基板表面的粗糙度容易变大,有使在基板表面上成膜的电极层自身的接合强度提高的效果,但同时,也有在表面粗糙度较粗的状态的基板表面的上成膜的电极层也表面粗糙度变粗的问题。
发明内容
所以,本发明的第1目的是鉴于上述问题、提供一种具有钎焊接合时的浸润性良好的电极层的副安装座及其制造方法。
在以往技术那样的使用无Pb钎焊将半导体元件接合时,通过
(1)尽量以低温使钎焊熔解,
(2)使钎焊的熔解性变好,尽量在低温下迅速地接合的、即以最小的加热量将半导体元件接合的要求较高。该低温化也是为了接合过程时间的缩短带来的生产性提高而要求的课题。
钎焊的熔点自身由使用的材料的组成决定的,但钎焊的熔解性受熔解前的钎焊层的组织构造及表面状态支配。特别是,在表面的氧化状态如半导体芯片的安装那样使用微小量的钎焊的情况下,给接合特性带来较大的影响,不能进行牢固的接合。
在无Pb钎焊中,即使在做成层叠构造以使上述Sn等容易氧化的金属不露出到表面上的情况下,由于在室温下金属原子也容易地扩散,所以会产生空隙等而损害接合自身的可靠性。在使用卤素灯等光源使钎焊瞬间熔解的方法、所谓的闪光加热接合法中,为了防止氧化而必须将设在钎焊层的表面上的Au充分地加热而使其熔解并吸收到钎焊层中,有接合不良本身以及对于熔点以上的多余的加热及加热时间的延长带来的对半导体元件的负荷增大等问题。在以往技术中,为了改良该钎焊熔解性,有在真空还原气氛内将氧化膜还原除去后进行安装的技术,但由于装置变得大型,所以制造成本变高。
如上所述,对于无Pb钎焊所要求的钎焊熔解性,有为了提高熔解性的钎焊表面的防止氧化技术自身阻碍作为本来的目的的钎焊熔解性提高的问题。
本发明的第2目的是鉴于上述问题、提供一种具备熔点不同的多个钎焊层和防止钎焊层的氧化的钎焊保护层的副安装座。
进而,在如Au-Sn共晶钎焊那样使用不含铅的比较高熔点的钎焊的情况下,为了防止高温加热带来的半导体元件芯片的破坏,大多在尽量低的加热温度下将半导体元件芯片接合。因此,容易发生上述半导体元件芯片的破坏带来的不良状况,其改善成为课题。作为对上述加热温度的波动带来的接合不良、即接合偏差产生影响的原因之一,是钎焊层的熔解温度范围。
鉴于上述问题,本发明的第3目的是为了消除副安装座的接合偏差而提供具备熔解温度范围较宽的钎焊层的副安装座及其制造方法。
在以往技术的副安装座中,由于副安装座基板与钎焊层之间以及电极层与钎焊层之间的接合强度降低,所以如果通过在它们之间设置粘附层来应对,则需要粘附层的形成及其布图等多余的工序。因此,会余外地花费制造成本。此外,由于在粘附层中多使用贵金属,所以有余外地花费材料成本的问题。在电极层的图案形成的工序中,由于副安装座基板表面与显影液直接接触,所以还有根据基板材质的不同如果基板表面因腐蚀等而变粗糙,则会给后来的钎焊层形成带来不良影响的问题。
本发明鉴于上述问题,第4目的是提供一种构成副安装座的各层、特别是副安装座基板与电极层、电极层与钎焊层的各密接性良好的副安装座及其制造方法。
进而,为了防止钎焊层的爬起带来的半导体元件的短路不良,需要进行副安装座基板的槽加工等,所以有工序数增加的问题。
鉴于该问题,本发明的第5目的是提供一种具备在对向副安装座搭载的元件进行钎焊接合时,熔解温度范围较宽、并且能够减少钎焊层向元件的爬起的钎焊层的副安装座及其制造方法。
为了达到本发明的上述第1目的,本发明者们反复锐意地研究,结果,得到了在副安装座中,在将半导体装置与副安装座通过不使用焊剂的钎焊接合时,电极层的表面粗糙度会给钎焊的浸润性带来影响的认识,从而完成了本发明。
用来达到上述第1目的的第1发明的副安装座包含形成在副安装座基板的表面上的基板保护层、形成在基板保护层上的电极层、和形成在电极层上的钎焊层,电极层表面的平均粗糙度低于0.1μm,优选低于0.05μm。
副安装座基板的表面平均粗糙度与电极层表面的平均粗糙度同样为低于0.1μm,优选低于0.05μm。没有配置电极层的副安装座基板的表面平均粗糙度同样为低于0.1μm,优选低于0.05μm。
没有配置电极层的副安装座基板表面及电极层表面的表面平均粗糙度的差分的绝对值优选为0.02μm以下。副安装座基板由氮化物类陶瓷构成,特别优选由氮化铝构成。基板保护层或电极层优选含有至少两种以上的金、铂、银、铜、铁、铝、钛、钨、镍和钼中的任一种金属元素。
根据上述结构,通过使副安装座的电极层的表面粗糙度为低于0.1μm,钎焊层的浸润性提高,能够将钎焊层与半导体装置之间无焊剂地牢固地接合。即,能够将半导体装置的下部的钎焊层做成没有间隙的均匀的层,并且,能够进行使其厚度为最小限度的钎焊层接合。由此,能够得到在搭载了半导体装置时热阻较小的副安装座,所以使用了本发明的副安装座的半导体装置的温度上升变小,能够提高半导体装置的性能及寿命。
进而,用来达到上述第1目的的本发明的方法是包含形成在副安装座基板的表面上的基板保护层、形成在基板保护层上的电极层、和形成在电极层上的钎焊层的副安装座的制造方法,其特征在于,包含:将与在电极层或钎焊层中使用的金属元素不同的1种或多种金属覆盖在副安装座基板的整个表面上作为基板保护层的工序;和在基板保护层上形成规定图案的电极层及钎焊层后,将没有配置电极层及钎焊层的部分的基板保护层除去的工序。
作为基板保护层覆盖在副安装座基板的整个表面上的金属与上述电极层的金属不同,并且也可以由钛、铂、镍、钨和钼中的1种或多种构成。
根据上述制造方法,能够高成品率地制造钎焊层的浸润性良好的副安装座。
接着,本发明者们为了达到上述第2目的,对于上述钎焊层的熔解性,着眼于钎焊层的熔点和防表面氧化而进行了锐意研究。结果得到了以下认识:通过在上升到接合的温度之前使钎焊分两阶段以上熔解,能够同时实现提高钎焊层本身的熔解性、和使为了防止钎焊层的最表面的氧化而设置的钎焊保护层容易熔解,从而想到了本发明。
用来达到上述第2目的的第2发明的副安装座的特征在于,包含:用于搭载半导体元件的副安装座基板;钎焊层,配设在副安装座基板的表面上;钎焊保护层,配设在钎焊层的最表面上;使钎焊层为熔点不同的至少两种以上的层。
钎焊层包含Ag、Au、Cu、Zn、Ni、In、Ga、Bi、Al和Sn中的两种以上的元素,优选包含Au及Sn、Ag及Sn中的任一种、或者Ag、Au和Sn。
根据上述结构,本发明的副安装座在加热熔解时钎焊的熔解多阶段地进行,能够缓和钎焊保护层的熔解残留及组成变化带来的熔点变化等,所以能够提高钎焊的熔解性。
在上述结构中,优选的是,钎焊层由两层构成,两层中的一层由Au的元素组成为50%以上的钎焊层构成,同时另一层由Au的元素组成低于50%的钎焊层构成。或者,两层中的一层由Au及Ag的元素组成为50%以上的钎焊层构成,同时另一层由Au及Ag的元素组成低于50%的钎焊层构成。通过使在副安装座中使用的钎焊层中的一层的Au量较少并且使熔点较低,能够实现低成本化。
钎焊保护层也可以由贵金属、特别是由Au构成。由此,可以使形成在副安装座上的钎焊的熔解多阶段地进行,并且能够通过形成于钎焊层的最上层的贵金属将钎焊层表面的氧化抑制得较低,能够得到良好的钎焊熔解性。
为了达到上述第3目的,本发明者们着眼于钎焊层的熔融温度范围进行了锐意的研究。以往,共晶组成的合金钎焊层在平衡状态相图中的所谓共晶点以下的温度下作为完全的固体存在,通过将其升温到共晶温度,钎焊层才开始变为液相状态,发生与半导体元件的电极的相互扩散而能够接合。即,从钎焊层开始熔解的温度到完全变为液相的温度的范围、即熔解温度范围为0℃。因此,得到了以下认识:在钎焊层的熔解温度、即熔点以上以最小限度的加热量进行接合的情况下,如果比熔融温度哪怕是降低一点,钎焊层也会为固相,完全不能与半导体元件芯片接合,从而想到了本发明。
用来达到上述第3目的的第3发明的副安装座的特征在于,包含形成在副安装座基板的表面上并用于接合半导体元件的钎焊层;将该钎焊层设置成不是其构成元素的共晶组成的组成、即共晶组成以外的组成。
在上述钎焊层的熔解开始温度和完全熔解温度之间也可以存在温度差。优选的是,该温度差是10℃以上。在将该钎焊层加热时的示差热行为中,最初显示示差热波动的温度与表示完全熔解的示差热波动结束的温度之差比10℃大。此外,优选的是,在最初显示示差热波动的温度与表示完全熔解的示差热波动结束的温度之间具有两点以上的示差热峰值点。构成钎焊层的材料也可以是包含Au、Ag、Cu、Zn、In、Bi、Fe、Pb、Ti、Al、Sb和Ni中的至少一种以上的金属材料与Sn的合金。优选的是,构成副安装座基板的材料是氮化铝、碳化硅和硅中的任一种。
通过使钎焊层的组成为偏离共晶组成的组成,从而由于不是共晶组成,所以能够使钎焊的熔融温度范围扩大为从由固相线温度表示的熔融开始温度到由液相线温度表示的熔融结束温度。此时,只要是熔融开始温度以上,就成为在钎焊层中含有液相的状态,所以在将半导体装置接合时,发生与半导体元件的电极的相互扩散,能够形成足以发挥副安装座的功能的接合。
用来达到本发明的上述第3目的的副安装座的制造方法的特征在于,在将具有由构成元素决定而并非共晶组成的组成的钎焊层覆盖在单面或两面上的情况下,通过钎焊层的每种构成元素的蒸镀来成膜钎焊层。
通过用例如2元同时蒸镀将具有不是共晶组成的组成的钎焊层成膜,能够高精度地制造具有组成均匀的钎焊层的副安装座。
为了达到上述第4目的,本发明者们得到了以下认识:在副安装座中,特别是副安装座基板与形成在其上的各层的粘附强度、例如副安装座基板的表面的碳化合物的存在会给副安装座基板与电极的粘附强度带来影响,从而完成了本发明。
用来达到上述第4目的的第4发明的副安装座的特征在于,包含:副安装座基板;电极层,形成在副安装座基板的表面上;钎焊层,形成在电极层上;形成于副安装座基板与电极层之间的界面附近以及/或形成于电极层与钎焊层之间的界面附近的碳浓度为1×1020atoms/cm3以下。
本发明的另一结构的副安装座的特征在于,包含:副安装座基板;基板保护层,形成在副安装座基板上;电极层,形成在基板保护层上;钎焊层,形成在电极层上;形成于副安装座基板、基板保护层、电极层和钎焊层的互相接触的界面附近之中的至少一个以上的界面附近的碳浓度为1×1020atoms/cm3以下。
本发明的再另一结构的副安装座的特征在于,包含:副安装座基板;基板保护层,形成在副安装座基板上;电极层,形成在基板保护层上;粘附层,形成在电极层上;钎焊层,形成在粘附层上;形成于副安装座基板与基板保护层的界面附近、基板保护层与电极层的界面附近、电极层与粘附层的界面附近、粘附层与钎焊层的界面附近之中的至少一个以上的界面附近的碳浓度为1×1020atoms/cm3以下。
优选的是,在钎焊层上还形成有钎焊保护层,使形成于钎焊层与钎焊保护层之间的界面附近的碳浓度为1×1020atoms/cm3以下。副安装座基板优选由氮化物类陶瓷构成。氮化物类陶瓷优选由氮化铝构成。
通过使存在于构成副安装座的副安装座基板和形成在其上的各层的界面附近的碳浓度为1×1020atoms/cm3以下,能够提高副安装座基板上与电极层的粘附强度、或者其他各层之间的粘附强度,能够将副安装座与半导体装置牢固地接合。因此,使用了本发明的副安装座的半导体装置的温度上升变小,能够提高半导体装置的性能及寿命。
用来达到上述第4目的的制造副安装座的方法的特征在于,对副安装座基板的形成电极层的区域表面以及/或上述电极层的形成钎焊层的区域表面实施减少碳浓度的表面清洗工序。
优选的是,还包含在副安装座基板与电极层之间形成基板保护层的工序,在基板保护层及/或电极层的形成前,实施使形成它的区域表面的碳浓度减小的表面清洗工序。优选的是,还包含在电极层与钎焊层之间形成粘附层的工序,在电极层及/或钎焊层的形成前,实施使形成它的区域表面的碳浓度减小的表面清洗工序。优选的是,还包含在钎焊层上形成钎焊保护层的工序,在钎焊保护层的形成前,实施减少钎焊层表面的碳浓度的表面清洗工序。上述各表面清洗是通过紫外线臭氧处理法或等离子体灰化法进行的。
根据上述制造方法,能够以低成本、并且成品率良好地制造副安装座基板与电极层的粘附、或者形成于副安装座基板上的各层之间的粘附性良好的副安装座。
用来达到上述第5目的的第5发明的副安装座的特征在于,构成接合半导体元件的钎焊层的元素的组成比在钎焊层的深度方向上变化。通过使钎焊层的组成比在深度方向上变化,能够使钎焊的熔解温度范围扩大到从由钎焊层表面的组成得到的熔点温度到由钎焊层背面的组成得到的熔点温度。只要是钎焊层表面的熔点温度以上,就成为在钎焊层中含有液相的状态,所以在接合半导体元件时,发生与半导体元件的电极的相互扩散,能够形成足以起到副安装座的功能的接合。进而,能够减小在接合半导体元件时产生的钎焊层的爬起高度。
优选的是,钎焊层的组成比在钎焊层的深度方向上变化,以使接合半导体元件的表面侧的熔点比其背面侧的熔点低。优选的是,钎焊层的表面侧的熔点与背面侧的熔点之差比10℃大。构成钎焊层的材料是包含Au、Ag、Cu、Zn、In、Bi、Fe、Pb、Ti、Al、Sb和Ni中的至少一种以上的金属材料与Sn的合金。构成副安装座基板的材料优选的是氮化铝、碳化硅和硅中的任一种。
根据上述结构,能够减小在接合半导体元件时产生的钎焊层的爬起高度。
进而,用来达到上述第5目的的本发明的副安装座的制造方法的特征在于,在将由多种构成元素构成的钎焊层覆盖在副安装座基板上、并将半导体元件接合在钎焊层上时,按照下述方式形成钎焊层:通过蒸镀钎焊层的每种构成元素,以使组成比在钎焊层的深度方向上变化。
通过例如用2元同时蒸镀来形成在深度方向上组成比变化的钎焊层,能够高精度地制造具有在深度方向上组成比变化的钎焊层的副安装座。
根据第1发明,钎焊层的浸润性提高,能够无焊剂地将钎焊层与半导体装置之间牢固地接合。因而,能够得到在搭载了半导体装置时热阻较小的副安装座。因此,使用了本发明的副安装座的半导体装置的温度上升变小,能够提高半导体装置的性能及寿命。此外,由于能够通过举离法制造副安装座,所以量产性较高,能够低成本地制造。
根据第2发明,由于钎焊层由熔点不同的多个钎焊层和其钎焊保护层构成,所以熔解开始温度、钎焊保护层的熔解开始温度、完全熔解温度均变低,能够降低接合温度。即,通过在上升到接合温度之前使钎焊分为两阶段以上来熔解,能够提供可同时实现提高钎焊层本身的熔解性、和使为了防止表面的氧化而形成的防氧化层容易熔解的副安装座。
根据第3发明,通过使钎焊层的组成为由钎焊层的构成元素决定的共晶组成以外的组成,并且存在钎焊层的熔解开始温度与完全熔解温度的差,能够扩大与通过钎焊层接合的半导体元件之间的接合温度范围。因而,能够得到在搭载了半导体元件时接合偏差较小的副安装座。
根据第4发明,能够提供副安装座基板与电极层的粘附、以及形成于副安装座基板上的各层之间的粘附性良好的副安装座。此外,特别是即使不多用贵金属也能够提高粘附性,所以能够实现制造工序的缩短和制造成本的降低。因而,能够量产性良好、低成本地制造副安装座。
根据第5发明,通过使组成比在钎焊层的深度方向上变化,在钎焊层表面的熔点温度与钎焊层背面的熔点温度之间设置差,能够扩大与通过钎焊层接合的半导体元件之间的接合温度范围。因而,在搭载了半导体元件时接合偏差较小,并且通过在熔解温度范围内任意地设定钎焊层的加热温度,具有能够任意地调节钎焊层的熔解部分、即液相量的效果,所以能够得到向接合的半导体元件的钎焊爬起高度较小的副安装座。这样,能够有效地防止在钎焊爬起高度变大时容易发生的短路不良。
附图说明
图1是示意地表示本发明的第1实施方式的副安装座的构造的剖视图。
图2是示意地表示将半导体装置搭载在图1的副安装座上的构造的剖视图。
图3是表示实施例1、2及比较例1、2的带剥离率的图。
图4是实施例1、2的带剥离试验后的副安装座的从上面观察的(A)光学显微镜图像和(B)其说明图。
图5是在比较例1、2的带剥离试验中剥离发光二极管后的副安装座的从上面观察的(A)光学显微镜图像和(B)其说明图。
图6是示意地表示本发明的第2实施方式的副安装座的构造的剖视图。
图7是示意地表示将半导体元件搭载在图6的副安装座上的构造的剖视图。
图8是示意地表示本发明的第3实施方式的副安装座的构造的剖视图。
图9是示意地表示图8的副安装座的制造方法中的切片工序的部分剖视图。
图10是示意地表示图8的副安装座的制造方法中的分割前的切片工序(dicing step)的部分剖视图。
图11是表示实施例5的DSC测量的结果的图。
图12是表示比较例5的DSC测量的结果的图。
图13是在实施例5中、带剥离试验后的副安装座的从上面观察的(A)光学显微镜图像和(B)其说明图。
图14是在比较例5中、在带剥离试验中剥离发光二极管后的副安装座的从上面观察的(A)光学显微镜图像和(B)其说明图。
图15是示意地表示本发明的第4实施方式的副安装座的构造的剖视图。
图16是示意地表示第4实施方式的变形例的副安装座的构造的剖视图。
图17是示意地表示第4实施方式的另一变形例的副安装座的构造的剖视图。
图18是示意地表示第4实施方式的再另一变形例的副安装座的构造的剖视图。
图19是示意地表示将半导体装置搭载在图16的副安装座上的构造的剖视图。
图20表示用ESCA测量实施例6、7及比较例6的形成钎焊层前的电极层表面的碳浓度比的结果。
图21是表示对于实施例6的样品用SIMS测量相对于钎焊层的深度方向的碳浓度分布的结果的图。
图22是表示用SIMS测量实施例6~8及比较例6的电极层与钎焊层的界面附近的碳浓度的结果的图。
图23是表示实施例6~8及比较例6的带剥离率的图。
图24(A)、图24(B)分别是对在实施例6中制造的副安装座进行了带剥离试验后的副安装座的从上面观察的光学显微镜图像和其说明图。
图25(A)、图25(B)分别是对在比较例6中制造的副安装座进行了带剥离试验的结果即剥离钎焊层a后的副安装座的从上面观察的光学显微镜图像和其说明图。
图26是示意地表示本发明的第5实施方式的副安装座的构造的剖视图。
图27是示意地表示图26的钎焊层的熔点分布的图。
图28是示意地表示图26的钎焊层的组成分布的图。
图29是示意地表示钎焊层的平衡状态图的一部分的图。
图30是示意地表示将半导体元件搭载在图26的副安装座上的构造的剖视图。
图31是示意地表示图26的副安装座的制造方法中的切片工序的局部剖视图。
图32是示意地表示钎焊层的爬起高度h的剖视图。
标号说明
1、10、20、30、40、42、44、50:副安装座
2、12、22、32、52:副安装座基板
3(3a、3b)、35(35a、35b):基板保护层
4(4a、4b)、15、33(33a、33b):电极层
5(5a、5b)、13、34(34a、34b):钎焊层
5c、24a、34c:剥离了钎焊层的区域
5d、24b:剥离的钎焊层
7:半导体装置(发光二极管)
14、38:钎焊保护层
23、53:元件搭载侧的电极层
24、54:元件搭载侧的钎焊层
25、55:金属散热体侧的电极层
26、56:金属散热体侧的钎焊层
31、51:分割前的副安装座基板
36(36a、36b):粘附层
37、57:切片线
具体实施方式
以下,参照附图对本发明的实施方式的副安装座的构造进行说明。
图1是示意地表示本发明的副安装座的构造的剖视图。如图1所示,在本发明的副安装座1中,在副安装座基板2的单面及/或两面上,隔着以覆盖副安装座基板2的一部分或全部的方式形成在基板表面上的基板保护层3形成有电极层4,在该电极层4表面上形成有钎焊层5。电极层4的形成钎焊层5的部位在发光二极管等的情况下既可以是整面,也可以是电极图案。此外,也可以在电极层4的一部分上连接金线而形成电路。
作为副安装座基板2,可以使用热传导率较高的氮化铝(AlN)、碳化硅(SiC)、金刚石IIa等。此外,在副安装座基板2的侧面上,也可以形成与上述同样的电极层而将副安装座基板2的上表面与下表面电连接。
基板保护层3是在制造本发明的副安装座1时,最先覆盖在副安装座基板2整个表面上的层,是为了防止在形成电极层4及钎焊层5的图案时的工序中因蚀刻等而使副安装座基板2的表面粗糙度变大而设置的。该基板保护层3优选为与副安装座基板2的粘附性良好、与后述的电极层4不同的金属,可以使用钛(Ti)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、银(Ag)、铜(Cu)、铁(Fe)、铝(Al)和金(Au)中的任一种。此外,也可以含有两种以上的这些金属。例如,可以将Ti与Pt层叠而形成在副安装座基板2上。
作为电极层4,优选为金属,特别可以使用金、铂、银、铜、铁、铝、钛、钨中的任一种。此外,也可以含有两种以上的这些金属。例如,可以将Ag与Au层叠而形成在基板保护层3上。
对于钎焊层5,优选为不使用铅(Pb)的、即无Pb钎焊。进而,可以优选地使用含有银、金、铜、锌(Zn)、镍(Ni)、铟(In)、镓(Ga)、铋(Bi)、铝、锡(Sn)中的两种以上的元素的钎焊。
在电极层4与钎焊层5之间也可以为了提高形成时的粘附性而配置粘附层(图示省略)。作为粘附层,优选的是钛。
为了提高钎焊层5a的浸润性,电极层4的表面粗糙度(Ra)优选为低于0.1μm,特别优选为低于0.05μm。如果使电极层4的表面粗糙度为0.1μm以上,则钎焊层5a的浸润性变差,会发生接合不良,所以不优选。
副安装座基板2的表面粗糙度(Ra)也与电极层4的表面粗糙度同样,优选为低于0.1μm,特别优选为低于0.05μm。这是因为,如果副安装座基板2也与电极层4的表面粗糙度同等,则能够提高电极层4的表面的浸润性。
此外,有时在副安装座基板2上通过光刻法由蚀刻形成基板保护层3的金属层的图案。如果在该蚀刻时副安装座基板2的表面粗糙度变大,则由此形成在基板保护层3之上的电极层4的表面粗糙度也变大,所以不优选。因而,为了使电极层4的表面粗糙度低于0.1μm,没有配置电极层4的副安装座基板2的表面粗糙度(Ra)、即副安装座基板2露出到表面上的部分的平均粗糙度(Ra)同样优选为低于0.1μm,更优选为低于0.05μm。如果使副安装座基板2的表面粗糙度为0.1μm以上,则电极层4的表面粗糙度容易变为0.1μm以上,是不优选的。
进而,没有配置电极层4的、即露出的副安装座基板2的表面与电极层4的表面的表面平均粗糙度(Ra)的差分的绝对值优选为0.02μm以下。在表面平均粗糙度(Ra)的差分的绝对值为0.02以上的情况下,电极层4与副安装座基板2的粘附性降低,所以是不优选的。
接着,对用本发明的副安装座进行的半导体装置的安装进行说明。图2是示意地表示将半导体装置搭载在本发明的副安装座上的构造的剖视图。如图2所示,在本发明的副安装座1上,半导体装置7可以通过钎焊层5a无焊剂地进行钎焊接合。这里,半导体元件包括激光二极管或发光二极管那样的发光元件、二极管、在高频放大及开关中使用的晶体管或晶闸管那样的能动元件、集成电路等。
本发明的副安装座1的特征是,使副安装座基板2表面的平均粗糙度为低于0.1μm、优选为低于0.05μm,使在其上面形成的电极层4的表面粗糙度为低于0.1μm。因此,钎焊层5a的浸润性提高,与半导体装置7的接合性提高。即,能够使半导体装置7的下部的钎焊层5a成为没有间隙的均匀的层。并且,能够进行使其厚度为最小限度的钎焊层接合。根据该结构的副安装座1,能够形成热阻较小的接合。因此,使用本发明的副安装座1的半导体装置的热阻变小,半导体装置的性能及寿命提高。
以下对本发明的副安装座的制造方法进行说明。
准备副安装座基板2,将其两面通过研磨(lapping)装置进行磨削。再使用抛光(polishing)装置等实施精加工研磨,使副安装座基板2的表面的平均粗糙度(Ra)为低于0.1μm、更优选为低于0.05μm。
接着,将研磨后的副安装座基板2清洗而进行表面清洁化,在副安装座基板2的表面整体上形成基板保护层3a。该基板保护层3a可以通过使用了真空蒸镀装置或溅镀装置的蒸镀法形成。
接着,通过光刻法进行布图。具体而言,使用旋涂机将抗蚀剂均匀地涂布在副安装座基板2的表面整体上,然后通过烘烤炉进行规定的烘烤,利用掩模对准装置进行伽玛线接触曝光。在曝光后,通过四甲基胺类的显影液将要成为电极层4a的部分的抗蚀剂溶解,使基板保护层3a露出。
接着,通过真空蒸镀装置等蒸镀作为电极层4a的金属,利用丙酮使抗蚀剂全部溶解,由此通过举离将电极层4a以外的金属除去,形成规定的电极层4a。接着,与上述电极层4a同样,利用光刻法及真空蒸镀装置进行举离,在形成于副安装座基板2的表面上的电极层4a的一部分上形成钎焊层5a。
接着,将露出到副安装座基板2的表面上的基板保护层3a通过蚀刻除去,使副安装座基板2的表面露出。最后,将得到的副安装座基板2利用切片装置等分割为规定的副安装座1的尺寸。
本发明的副安装座1的制造方法的特征是,将副安装座基板2的整面用基板保护层3覆盖,有效地防止了在通过举离法进行电极层4及钎焊层5的布图时的副安装座基板2的表面变粗糙。因此,通过使副安装座基板2的表面的平均粗糙度为低于0.1μm、特别优选为低于0.05μm,能够使形成在其上面的电极层4的表面粗糙度为低于0.1μm、特别为低于0.05μm,能够提高钎焊层5的浸润性。根据本发明的副安装座1的制造方法,能够高成品率地制造与半导体装置7的钎焊接合性良好的副安装座。
实施例1
以下,基于实施例更详细地说明本发明。
首先,对副安装座的制造方法进行说明。
将具有高热传导性(230W/mK)的55mm方形、厚度0.3mm的烧结氮化铝基板2的两面通过研磨装置进行磨削,利用抛光装置实施精加工研磨,使氮化铝基板2的平均粗糙度(Ra)为0.07μm。
将研磨后的氮化铝基板2清洗而使表面清洁化,在该基板2的整个表面上,通过真空蒸镀装置堆积0.05μm的由钛构成的基板保护层3a。
接着,为了进行光刻法的布图,将堆积了基板保护层3a的基板表面整体利用旋涂机均匀地涂布抗蚀剂后,通过烘烤炉进行规定的烘烤,利用掩模对准装置进行伽玛线接触曝光。将曝光用的掩模设计为,能够以1mm方形的副安装座尺寸同时布图2500个。曝光后,用四甲基胺类显影液将形成电极层4a的部分的抗蚀剂溶解,使基板保护层3a露出。
接着,在基板表面整体上用真空蒸镀装置蒸镀金,使用丙酮使抗蚀剂全部溶解,从而将电极层4a以外的Au通过举离除去,形成规定的电极层4a。电极层4a的厚度是0.1μm,其尺寸是两面均为800μm方形。
与电极层4a的形成法同样,利用光刻法及真空蒸镀装置,在形成于氮化铝基板2表面上的电极层4a的一部分上形成5μm的钎焊层5a。钎焊层5a的成分是Ag及Sn。钎焊层5a的尺寸为,半导体元件接合面为400μm方形、副安装座接合面为800μm方形。
在钎焊层5a的形成后,将露出在表面上的基板保护层3a用稀氢氟酸蚀刻除去,使氮化铝基板2的表面露出。最后,将得到的氮化铝基板2利用切片装置做成副安装座1的尺寸,切断为1mm方形,制造了实施例1的副安装座1。
实施例2
除了使氮化铝基板2的平均粗糙度(Ra)为0.04μm以外,与实施例1同样,制造了实施例2的副安装座1。
接着,对比较例进行说明。
(比较例1)
除了使副安装座基板2表面的平均粗糙度(Ra)为0.13μm以外,用与实施例1及2相同的制造方法,制造了比较例1的副安装座。
(比较例2)
除了在使副安装座氮化铝基板2表面的平均粗糙度(Ra)为0.07μm后,变更电极层4a的蒸镀条件而故意地使电极层4a的表面变粗糙以外,用与实施例1及2相同的制造方法,制造了比较例2的副安装座。
对在上述实施例及比较例中得到的副安装座的各特性进行说明。
通过触针式粗糙度计测量在实施例及比较例中制造的副安装座1的副安装座基板2的表面与电极层4a的表面的粗糙度(Ra)。表1是表示实施例及比较例的各特性的表。由表1可知,副安装座基板2表面的平均粗糙度(Ra)在实施例1及2中分别是0.07μm、0.04μm,电极层4a的表面粗糙度分别为0.06μm、0.03μm。相对于此,比较例1及2的副安装座基板2的表面的平均粗糙度分别为0.13μm、0.07μm,电极层4a的表面粗糙度分别为0.12μm、0.18μm。可知在实施例中副安装座基板2表面的平均粗糙度(Ra)为0.07μm以下,比较例的该值为0.1μm左右。同样,可知在实施例中电极层4a表面的平均粗糙度(Ra)为0.06μm以下,比较例的该值比0.1μm大。
[表1]
基板表面粗糙度(Ra)(μm) | 电极表面粗糙度(Ra)(μm) | 浸润扩展性 | 剥离状态 | |
实施例1 | 0.07 | 0.06 | 1.10 | 无剥离 |
实施例2 | 0.04 | 0.03 | 1.15 | 无剥离 |
比较例1 | 0.13 | 0.12 | 1.05 | 在电极层与钎焊层之间有剥离 |
比较例2 | 0.07 | 0.18 | 1.01 | 在电极层与钎焊层之间有剥离 |
接着,进行钎焊接合时的浸润扩展性的评价。所谓的该浸润扩展性,是通过在钎焊层5a的熔解前后,从钎焊层5a上面观察时的钎焊层5a的面积变化(前后的面积比)来评价的特性。浸润性越好,钎焊熔解后的面积越大,浸润扩展性越好。具体而言,浸润性的评价是通过用温度调节正确的卤素灯加热装置将副安装座1的底面加热,使钎焊层5a熔解来评价其扩散性的。
由表1可知,实施例1及2的浸润扩展性显示出1.10及1.15这种1.10以上的特性,相对于此,比较例1及2的该值为1.05及1.01。由此可知,实施例的钎焊层5a的浸润扩展性比比较例大。在实施例的情况下,由于电极层4a的表面粗糙度较小,所以得到浸润扩展性变大为1.1以上的结果。
接着,对上述实施例1、2及比较例1、2的副安装座的与半导体装置的钎焊接合性进行说明。
为了使钎焊接合强度与钎焊的浸润扩展性的关系变得清楚,制作通过加热装置使副安装座1的钎焊层5a熔解后,从上部配置半导体元件7、在接合后冷却的样品。进行通过评价用表的带剥离试验和剥离状态的观察。这里,作为半导体元件7而使用发光二极管,样品数在实施例及比较例中都为各100个。
图3是表示实施例1、2及比较例1、2的带剥离率的图。在图中,纵轴是带剥离率(%)。由图可知,在实施例1及2中都即使将带剥离也没有发生发光二极管7的剥离。但是,比较例1及2的带剥离率分别为8%、23%,可以判断发光二极管7容易剥离。比较例的带剥离的部位都是钎焊层5a与电极层4a之间,可知在比较例的情况下钎焊层5a及电极层4a之间的接合力降低。
图4是实施例1、2的带剥离试验后的副安装座1的从上面观察的(A)光学显微镜图像和(B)其说明图。倍率是181倍。由图4可知,在形成于由金构成的电极层4a上的钎焊层5a上接合有发光二极管7,没有发生剥离。
图5(A)、图5(B)分别是在比较例1、2的带剥离试验中发光二极管7剥离后的副安装座1的从上面观察的光学显微镜图像和其说明图。倍率是181倍。由图5可知,观察到了形成于由金构成的电极层4a上的钎焊层5a剥离的区域5c、和剥离的钎焊层5d,在电极层4a与钎焊层5a之间发生了剥离,结果发光二极管7剥离。
根据上述实施例1、2及比较例1、2,在搭载半导体装置7的副安装座1中,通过调节副安装座2及电极层4a的表面粗糙度,在与半导体装置7的接合中,实现了钎焊层5a的高浸润性,能够不使用焊剂而将半导体装置7与钎焊层5a牢固地接合。
接着,说明本发明的第2实施方式。
图6是示意地表示有关第2实施方式的副安装座的构造的剖视图。在图6所示的副安装座10中,在副安装座基板12的两面或单面上,以覆盖副安装座基板12的一部分或全部的方式形成了钎焊层13。钎焊层13分为钎焊层13A和钎焊层13B,组成分别不同。钎焊层13A及钎焊层13B由于组成不同,所以其熔点也不同。在钎焊层13的最表面上形成有钎焊保护层14。在图示的情况下,表示了熔点不同的两种钎焊层13A、13B,但钎焊层只要熔点不同,也可以由两种以上的多个钎焊层构成。
在钎焊层13的下部也可以形成与副安装座基板12的粘附性高的电极层15。在电极层15与钎焊层13A之间,为了进一步提高形成时的粘附性,也可以配置未图示的粘附层。作为粘附层可以使用Ti(钛)或Pt(铂)等。在副安装座基板12的侧面上也可以形成同样的电极层而将副安装座基板12的两面电连接。也可以在电极层15的一部分上连接金线而形成电路。
钎焊层13的各层13A、13B优选为不含有Pb的所谓无Pb钎焊,更优选为含有Ag、Au、Cu、Zn、Ni、In、Ga、Bi、Al、Sn中的两种以上的元素的钎焊。
这里,钎焊层13A及13B改变组成而使熔点不同,但作为钎焊层的成分,可以使用含有Au及Sn或Ag及Sn的钎焊、或含有Ag、Au和Sn的钎焊。此外,钎焊层13也可以由两层构成,两层中的一层由Au的元素组成为50%以上的钎焊层构成、两层中的另一层由Au的元素组成低于50%的钎焊层构成。同样,也可以两层中的一层由Ag及Au的元素组成为50%以上的钎焊层构成、两层中的另一层由Ag或Au的元素组成低于50%的钎焊层构成。
对于电极层15,优选为金属,更优选为Au、Pt、Ag、Cu、Fe、Al、Ti、W中的一种。作为钎焊保护层14,优选为Au、Pt、Ag那样的贵金属,特别优选为Au。
接着,对利用第2实施方式的副安装座进行的半导体元件的安装进行说明。
图7是示意地表示将半导体元件搭载在图6的副安装座上的构造的剖视图。在图7的副安装座10上,通过钎焊层13钎焊接合有半导体元件7。半导体元件7包括激光二极管或发光二极管那样的发光元件、二极管、在高频放大或开关中使用的晶体管或晶闸管那样的能动元件、集成电路等。
第2实施方式的副安装座10的特征是:具有熔点不同的两种以上的钎焊层13、和设在该钎焊层13的最上层的钎焊保护层14。这里,钎焊层13由熔点不同的两层13A、13B构成,电极层5侧的钎焊层13A的熔点比形成在其上方的钎焊层3B高,钎焊保护层4的熔点比钎焊层13A、13B的熔点均高。并且,钎焊保护层4是熔解于钎焊层13A、13B的金属。
在此情况下,如果为了进行半导体元件7与钎焊层13的接合而进行加热,则熔点最低的钎焊层13B最先熔解,接着钎焊层13A熔解。如果熔点最低的钎焊层13B达到熔解开始温度而开始熔解,则钎焊层13B的上侧的钎焊保护层14产生向钎焊层13B的液相的相互扩散而开始熔解。同样,如果熔点最低的钎焊层13B开始熔解,则发生熔点较高的钎焊层13A向其液相的相互扩散而开始熔解。如果使钎焊层13A、13B及钎焊保护层4熔解的温度为完全熔解温度,则在通过加热而达到完全熔解温度的时刻熔解结束,通过冷却到室温,半导体元件7与钎焊层13牢固地接合。
在第2实施方式的副安装座10中,由于钎焊层13是熔点不同的多层构造,钎焊层13的最上层被钎焊保护层14覆盖,所以在与半导体元件7接合的情况下,熔解开始温度、钎焊保护层14的熔解开始温度、完全熔解温度均变低,结果能够降低接合温度。即,通过在上升到接合温度的期间中使钎焊层13分为两阶段以上熔解,能够提高钎焊层13自身的熔解性,并且能够使为了防止表面的氧化而设置的钎焊保护层14容易地熔解。根据该实施方式,能够提供使半导体元件7动作的基础上,在低温下具有足够的接合强度的副安装座10。因而,能够形成热应力较小的接合。即,能够减少在接合时的冷却时发生的残余热应变。因此,使用了副安装座10的半导体装置中的热应力变小,能够提高半导体装置的性能及寿命。
实施例3
以下,基于实施例3及4更详细地说明本发明。首先对实施例3的副安装座的制造方法进行说明。
通过研磨装置磨削高热传导性(230W/mK)的氮化铝烧结基板(55mm方形,0.3mm厚)的两面。此外,精加工研磨是使用抛光装置实施的。将研磨后的氮化铝烧结基板12清洗而使表面清洁化,为了进行光刻法的布图,利用旋涂机将抗蚀剂均匀地涂布在副安装座基板12的表面整体上后,用烘烤炉进行规定的烘烤,利用掩模对准装置进行伽玛线接触曝光。曝光用的掩模设计为,能够以1mm方形的副安装座尺寸同时布图2500个。在曝光后,用显影液将作为电极层的部分的抗蚀剂溶解,使副安装座基板12露出。
通过真空蒸镀装置蒸镀0.05μm的Ti,接着蒸镀0.1μm的Au。使用丙酮使抗蚀剂全部溶解,将电极层15以外的Au及Ti举离除去,形成具有规定图案的电极层15。电极层15的尺寸在两面上都是800μm方形。
接着,利用光刻法及具备两个电子枪的真空蒸镀装置,在副安装座12的表面侧的电极层15的一部分上形成钎焊层13及钎焊保护层14,形成图案。钎焊层13的成分是Au及Sn,通过两个电子枪同时蒸镀Au及Sn,形成具有规定厚度和规定组成的钎焊层13A。然后,改变蒸镀条件以改变钎焊层的组成,形成规定厚度的钎焊层13B。作为钎焊保护层14而使用Au。钎焊层13的尺寸是,将接合半导体元件7的面设为400μm方形,将副安装座基板12的背面接合面设为800μm方形,最后,为了将副安装座基板12分割为规定的副安装座尺寸,使用切片装置切断为1mm方形。
如表2所示,实施例3的钎焊层13A的元素组成比是Au∶Sn=18.6∶81.4,其厚度是3.5μm。钎焊层13B的组成是Sn100%,其厚度是0.5μm。钎焊保护层14的Au层的厚度是0.05μm。这些钎焊层13A、13B及钎焊保护层14的整体的元素组成是Au∶Sn=18.0∶82.0,厚度的合计是4.05μm。
[表2]
实施例4
除了钎焊层的组成不同以外,用与实施例3相同的方法制造实施例4的副安装座1。实施例4的钎焊层3A及3B的元素组成比分别为Au∶Sn=6.3∶93.7、Au∶Sn=70.0∶30.0。钎焊层13A、13B及钎焊保护层4的整体的元素组成与实施例3相同,是Au∶Sn=18.0∶82.0,厚度的合计是4.05μm(参照表2)。这样,在实施例3及4中,钎焊层13A及13B的元素组成均分别为含有50%以上Au的钎焊层和低于50%的钎焊层。
接着,对比较例3及4进行说明。
(比较例3)
除了将钎焊层13做成1层、将钎焊层13的元素组成调节为Au∶Sn=16.5∶83.5以外,用与实施例3相同的工序制造副安装座。比较例3的钎焊层13A及钎焊保护层14的整体的元素组成与实施例3相同是Au∶Sn=18.0∶82.0,厚度的合计是4.05μm。
(比较例4)
作为比较例4,制造与以往同样构造的副安装座。除了不使用钎焊保护层14、将作为钎焊层13的层做成由3.56μm的Sn和0.49μm的Au构成的双层构造以外,用与实施例3相同的工序制造副安装座。比较例4的钎焊层13整体的元素组成与实施例3相同是Au∶Sn=18.0∶82.0,厚度的合计是4.05μm。另外,如上述实施例3及4以及比较例13A、13B所示,在哪一种情况下钎焊保护层14及钎焊层13或钎焊层整体的组成及厚度都相同。
对在实施例3、4和比较例3、4中制造的副安装座的各特性进行说明。
进行对在上述副安装座10上形成的钎焊层13的熔解状态及将半导体元件7接合在副安装座10上时的接合强度进行了评价。对于钎焊层13的熔解状态,使用温度调节正确的卤素灯加热装置将副安装座10的底面加热,使钎焊层3熔解,目视确认钎焊层13的熔解行为。此外,为了确认熔解温度,利用示差热分析装置(DSC:Differential ScanningCalorimetry)测量熔解状况。
表3是表示实施例3、4和比较例3、4的熔解状态的表,表示各钎焊层的材料自身的熔解温度、钎焊层的熔解顺序、和DSC测量的熔解温度。
[表3]
在实施例3中,根据目视观察,钎焊层13B熔解,接着钎焊层13A熔解。根据DSC测量,钎焊层13B在242℃下开始熔解,接着在260℃附近钎焊保护层14熔入到钎焊层13B中,全部的钎焊层13开始熔解的温度是270℃,全部的钎焊层13都熔解是280℃。
在实施例4中,根据目视观察,钎焊层13A最先熔解,接着钎焊层13B熔解。根据DSC测量,钎焊层13A从230℃开始熔解,接着从270℃附近包括钎焊保护层14在内的全部的钎焊层13开始熔解,全部的钎焊层13都熔解是280℃。
在比较例3中,根据DSC测量,钎焊层13本身的熔解从275℃附近开始,钎焊保护层14是从277℃附近开始熔解,完全熔解是285℃,比实施例3、4高。
在比较例4中,根据目视观察,由Sn单层构成的钎焊层13A最先熔解。根据DSC测量,作为Sn单层的钎焊层13A在242℃下开始熔解,而作为Au单层的钎焊层13是从280℃开始熔解,钎焊完全熔解是315℃,比实施例3、4高。此外,根据比较例4的DSC测量可知,在约280℃附近存在发热峰值,发生了与熔解现象不同的现象。
接着,对实施例3、4及比较例3、4的接合强度评价进行说明。
为了调查钎焊接合强度,在通过加热装置使副安装座10的钎焊层13熔解后,从上部接合半导体元件7,在接合后冷却而制造出样品。然后,进行评价用带的带剥离试验和剥离状态的观察。带剥离试验与一般在金属的粘附强度测量中使用的方法相同,使用的带采用具有一定的粘接力的带。将接合的半导体元件7的电极中因带剥离试验而发生了剥离的电极作为接合不良,以不良个数的比例作为接合状态。作为半导体元件7而使用发光二极管,样品数在实施例3、4及比较例3、4中都为各100个。
表4是表示实施例3、4及比较例3、4的接合了发光二极管7时的带剥离率的表。对于各实施例3、4及比较例3、4,使接合温度在270~300℃变化而将半导体元件7接合,实施带试验。
[表4]
在实施例3中,270℃、275℃、280℃的带剥离率分别是8%、5%、3%,在285℃以上的接合温度下没有发生半导体元件7的剥离。
在实施例4中,270℃、275℃、280℃的带剥离率分别是15%、7%、3%,在285℃以上的接合温度下没有发生半导体元件7的剥离。
在比较例3中,270℃、275℃、280℃、285℃的带剥离率分别是60%、20%、15%、4%,在290℃以上的接合温度下没有发生半导体元件7的剥离。
另一方面,在比较例4中,270℃~300℃为止的带剥离率是从80%变为5%,即使在300℃接合也发生了半导体元件7的剥离。
根据上述实施例3、4及比较例3、4,在具备由熔点不同的两层构成的钎焊层3和钎焊保护层4的副安装座10中,使钎焊层13的熔解开始温度为低温的230~240℃左右的低温,可以分阶段地进行由两层构成的钎焊层的熔解。因此,能够使包含钎焊保护层14的完全熔解成为280℃,能够将半导体元件7与钎焊层13牢固地接合。
接着,对本发明的第3实施方式的副安装座的构造进行说明。
图8是示意地表示本发明的第3实施方式的副安装座的构造的剖视图。该实施方式的副安装座20具有副安装座基板22、覆盖副安装座基板22的一部分或全部而形成在副安装座基板22的上表面上的电极层23、和形成在该电极层23的表面上的钎焊层24。在副安装座20的与搭载元件的上表面相反的面上形成有电极层25及钎焊层26,以使其覆盖包覆金属散热体的副安装座基板22的背面的一部分或全部。这里,在副安装座基板22的上面上,形成电极层23的钎焊层24的部位在元件为发光二极管等的情况下,既可以是整面也可以是电极图案。此外,也可以在电极层23的一部分上为了进行与外部端子的连接而连接金线或铝线,以形成电路。电极层23及电极层25是相同材料,此外,钎焊层24及钎焊层26也可以为相同材料。钎焊层24的构成元素可以是包含Au、Ag、Cu、Zn、In、Ga、Bi、Fe、Pb、Ti、Al、Sb、Ni中的至少一种以上的金属材料与Sn的合金,但特别优选为无Pb钎焊。
钎焊层24的构成元素的组成优选为偏离各自的构成元素的共晶组成的组成。并且,使得具有从钎焊层24开始熔解的固相线温度到完全熔解而成为液相的液相线温度的熔解温度范围、即温度差。优选调节钎焊层24的组成,以使该熔解温度范围为10℃以上。该熔解温度范围只要也考虑将半导体装置接合时的加热回流下的升温速度和升温时间而适当地设定以使其变为最适合就可以。
对用示差热法评价钎焊层24的熔融状态时的特性进行说明。
在此情况下,在钎焊层24的加热时,能够以最初的吸收示差热温度的峰值得到足以进行钎焊接合的液相。如果再进行加热,则在高温侧达到表示吸收示差热温度的峰值的温度,进而能够得到充分的液相。在将钎焊层24加热时的示差热行为中,优选使最初显示示差热波动的温度、和表示完全熔解的示差热波动结束的温度之差比10℃大。在该温度差为10℃以下的情况下,由于不能使钎焊层24的熔解温度范围足够大,所以是不优选的。在将上述钎焊层加热时的示差热行为中,在最初显示示差热波动的温度和表示完全熔解的示差热波动结束的温度之间也可以具有两点以上的示差热峰值点。
电极层23的构成元素优选为金属,进一步优选包含Au、Pt、Ag、Cu、Fe、Al、Ti、W、Ni中的至少一种。副安装座基板22可以使用AlN、SiC及Si中的任一种。此外,在副安装座基板22的侧面上也可以形成与上述同样的电极层23而将副安装座基板22的上表面与下表面电连接。
接着,利用图9的剖视图对用上述第3实施方式的副安装座进行的半导体元件的安装进行说明。如图9所示,在本发明的副安装座20上,通过钎焊层24钎焊接合有半导体元件7。所谓的半导体元件,包括激光二极管或发光二极管那样的发光元件、二极管、在高频放大或开关中使用的晶体管或晶闸管那样的能动元件、集成电路等。
该副安装座20的特征是,在接合发光元件等半导体元件7的副安装座1中,通过以偏离各自的构成元素的共晶组成的组成的合金化状态形成钎焊层24,来使钎焊层24的熔解温度范围变宽。这样通过使钎焊层24的组成为偏离共晶组成的组成,能够将钎焊层24的熔融温度范围相对于在共晶组成中仅限于共晶点温度1点的情况,扩大到从由固相线温度表示的熔融开始温度到由液相线温度表示的熔融结束温度。因此,如果是熔融开始温度以上,则成为在钎焊层24中含有液相的状态,所以可以推断在接合了半导体元件7时,会发生与半导体元件7的电极的相互扩散,能够容易地接合。
以下对上述第3实施方式的副安装座的制造方法进行说明。
首先准备副安装座基板22,将其两面用研磨装置进行磨削,使用抛光装置等实施精加工研磨。将研磨后的副安装座基板22清洗,进行表面清洁化,为了在副安装座基板2的元件搭载侧的面上以规定的电路图案形成电极层23而进行布图工序。在布图工序中,使用光刻法,在要形成电极层23的膜的区域以外的副安装座基板22的表面上形成抗蚀剂膜。
接着,通过真空蒸镀法形成作为电极层23的金属层。作为真空蒸镀,可以使用电子束蒸镀法、电阻加热法、溅镀法等方法。接着,通过举离工序在副安装座基板22的上表面上形成电极层23。具体而言,通过抗蚀剂剥离液,将在上述布图工序中形成的抗蚀剂膜与蒸镀在抗蚀剂膜上的金属层一起利用抗蚀剂膜的溶胀而除去。由此,能够在副安装座基板22上形成具有规定图案的电极层23。作为抗蚀剂剥离液,可以使用丙酮、异丙醇或其他抗蚀剂剥离液。将电极层23的表面清洁化,进行用来形成规定图案的钎焊层24的布图工序。在布图中可以使用光刻法。这里,在电极层23的清洁化中,可以采用湿式清洗、或等离子体或UV照射中的臭氧分解那样的干式清洗。
接着,将钎焊层24成膜。在钎焊层24的成膜中,优选为从独立的蒸镀源蒸镀构成原料的合金钎焊的每个元素的方法。例如,在钎焊层24由Au和Sn那样的2元合金构成的情况下,可以通过使用两种蒸镀源的电子束蒸镀法形成。在原料的成膜中,也可以使用电阻加热蒸镀法。此外,除了真空蒸镀法以外,也可以使用溅镀法或镀层法等。这里,钎焊层24的组成根据各个原料的蒸发速度和膜生成速度而设计以使其成为规定的膜组成,只要通过控制各自的蒸发速度进行蒸镀以使钎焊层24的深度方向的组成变得均匀就可以。此外,钎焊层24的面内的组成优选通过优化蒸镀装置中的基板保持拱(dome)的形状及原料的蒸发机构来使其均匀。
进行钎焊层24的举离工序,在电极层23上进行钎焊层24的图案形成。具体而言,将在上述布图工序中形成的抗蚀剂膜与蒸镀在该抗蚀剂膜上的钎焊层24一起,通过抗蚀剂剥离液利用抗蚀剂膜的溶胀而除去。由此,能够在电极层23上形成具有规定图案的钎焊层24。作为抗蚀剂剥离液,可以使用丙酮、异丙醇或其他抗蚀剂剥离液。
在副安装座基板22的背面侧也形成电极层25及钎焊层26,最后,将副安装座基板22以规定的尺寸分割。图10是示意地表示本发明的副安装座的制造方法中的分割前的切片工序的局部剖视图。如图10所示,用上述方法制造的分割前的副安装座基板31通过使用了金刚石盘的切片法等切削、分离虚线表示的位置37(切片线),能够得到期望的尺寸的副安装座20。该切片法也可以是使用了激光的划线器或熔断的方法。
根据第3实施方式的副安装座20的制造方法,能够高成品率地制造与半导体元件7的钎焊接合性良好的副安装座20。
实施例5
以下,基于实施例5更详细地说明第3实施方式。首先,对实施例5的副安装座的制造方法进行说明。
将高热传导性(170~270W/mK)的烧结氮化铝基板22的两面通过研磨装置磨削,以使平均粗糙度(Ra)成为0.2μm以下,使用抛光装置进行精加工研磨。将研磨后的氮化铝基板22通过湿式清洗法进行表面清洁化,在搭载元件一侧的面上,利用光刻法用抗蚀剂膜覆盖不形成电极层23的区域。形成电极层23的图案,以使副安装座1的尺寸成为1mm×2mm方形。
接着,通过真空蒸镀装置将Au层堆积到0.2~0.4μm的厚度,使用丙酮作为剥离液进行举离工序,形成电极层23。与电极层23同样,使用光刻法及真空蒸镀法,通过举离形成钎焊层24。首先,通过具备Au及Sn的蒸发源的电子束蒸镀装置,在形成于Au氮化铝基板22表面上的电极层23上形成钎焊层24。将该钎焊层24的组成调节为,使堆积的钎焊层24的组成为Au∶Sn=20∶80(元素比),并调节为使其偏离Au-Sn的共晶组成比。这使得该组成的钎焊层24的由液相线温度定义的熔点与作为Au-Sn的共晶组成的Au∶Sn=70∶30(元素比)的熔点相同,还有与后述的比较例进行比较的目的。
接着,使用丙酮作为剥离液进行举离工序,形成钎焊层24的图案,最后,将得到的氮化铝基板22利用切片装置切断为1mm×2mm的长方形,制造了实施例的副安装座20。
接着,对比较例5进行说明。
(比较例5)
除了将钎焊层24的组成调节为作为共晶组成的Au∶Sn=30∶70(元素比)以外,用与实施例5相同的工序制造了副安装座。
对在实施例5及比较例5中得到的副安装座的各特性进行说明。
首先,测量在实施例5及比较例5的副安装座1上形成的钎焊层24的熔解温度范围。测量是通过如下方法进行:将钎焊层24加热,通过使用了高温显微镜的熔解状态的目视观察、和示差扫描热量测量(DSC:Differential Scanning Calorimetry)进行钎焊层24的熔解温度范围的测量。具体而言,在DSC测量中,测量在加热时发生相改变的温度即示差热峰值,将从对应于固相线的最初峰值到对应于液相线的峰值作为熔解温度范围。
图11是表示实施例5的DSC测量的结果的图,横轴表示温度(℃),纵轴表示示差热(μW),一侧是吸热反应。由图11可知,在实施例5的情况下,从219℃起钎焊层24的熔解开始(参照图11的箭头A),完全熔融温度是285℃(参照图11的箭头B)。
图12是表示比较例5的DSC测量的结果的图。图中的横轴及纵轴与图11相同。由图12可知,在比较例5的共晶组成的Au-Sn的情况下,熔解开始温度是277℃,完全熔解温度是287℃,熔解温度范围是10℃(参照图12的箭头C、D)。
表5是表示实施例5及比较例5的熔解温度的测量结果的表。
[表5]
由表5可知,实施例5的钎焊层24的熔解温度范围是66℃,另一方面,比较例5的钎焊层是共晶组成,熔解温度范围是10℃。由此可以判断,实施例5的钎焊层24的熔解开始温度范围为219℃,比比较例5低58℃,到完全熔解温度为止的熔解温度范围为66℃的较大的温度范围。
对实施例5及比较例5的副安装座的与半导体元件的钎焊接合性进行说明。为了调查钎焊接合强度,利用加热装置使副安装座20的钎焊层24熔解后,从上部接合半导体元件7,接合后冷却以制造样品,进行评价用带的带剥离试验、和剥离状态的观察。带剥离试验与实施例3同样地进行。作为半导体元件7,使用电极具有300μm方形的尺寸的发光二极管,样品数在实施例及比较例中都为各100个。
如表5所示,在实施例5中,可知使接合温度变化为240℃、255℃时的带剥离率分别为99%、38%,在265℃~290℃下能够完全地接合。
另一方面,在比较例5中,在240℃~265℃下带剥离率为100%,不能接合,在285℃下为15%,在290℃下带剥离率为0%。这样,在比较例5中,如果不将温度上升到290℃就不能接合。
图13是在实施例5中,带剥离试验后的副安装座20的从上面观察的(A)光学显微镜图像和(B)其说明图。倍率是181倍。由图13可知,在形成于由Au构成的电极层23上的钎焊层24上接合有发光二极管7,没有发生剥离。
图14是在比较例5中,在带剥离试验中发光二极管7剥离后的副安装座20的从上面观察的(A)光学显微镜图像和(B)其说明图。倍率是181倍。由图14可以观察到在由Au构成的电极层23上形成的钎焊层24剥离的区域4a、和剥离的钎焊层24b,可以知道在电极层23与钎焊层24之间发生了剥离,结果发光二极管7剥离。
根据上述实施例5及比较例5可知,在副安装座20中,通过使用来接合发光二极管7的钎焊层24的组成偏离共晶组成,在容许接合温度达到290℃的情况下,在实施例5中,在265~290℃的25℃的温度范围之间能够进行不发生带剥离的接合,相对于此,在比较例中只能在290℃下接合。这样,在实施例5中,能够扩大半导体元件7与钎焊层24的接合温度范围,并且能够在低温下接合。
接着,参照图15的剖视图,对有关第4实施方式的副安装座30的构造进行说明。
第4实施方式的副安装座30如图15所示,在副安装座基板32的单面或两面上,以覆盖副安装座基板32的一部分或全部的方式形成有电极层33,在该电极层33的表面的规定部位上形成有钎焊层34。电极层33的部位在发光二极管等的情况下,既可以是电极层的整面,也可以是电极图案。此外,也可以在电极层33的一部分上连接金线而形成电路。副安装座基板32可以使用热传导率较高的氮化铝、碳化硅、金刚石IIa等。此外,在副安装座基板32的侧面上,也可以形成与上述同样的电极层而将副安装座基板32的上表面与下表面电连接。电极层33优选为金属,特别可以使用金、铂、银、铜、铁、铝、钛、钨中的任一种。钎焊层34优选为不使用铅的无Pb钎焊。进而,可以优选地使用含有银、金、铜、锌、镍、铟、镓、铋、铝、锡中的两种以上元素的钎焊。
第4实施方式的副安装座30的特征是,通过使副安装座基板32与电极层33的界面及界面附近的碳的量为规定浓度以下,来提高副安装座基板32与电极层33的粘附性。另外,在本发明中,包括界面及界面附近都称作界面附近。也可以使电极层33与钎焊层34的界面附近的碳的量为规定浓度以下,来提高粘附性。
这里,作为杂质的碳的浓度为,对于副安装座基板32、电极层33、钎焊层34的各界面附近,使碳的量为1×1020atoms/cm3以下。如果超过该范围,则副安装座基板32、电极层33、钎焊层34的各界面附近的粘附性变差,所以是不优选的。由此,特别能够将副安装座基板32与电极层33之间、以及如后所述将副安装座30与半导体装置7之间牢固地接合。
图16是示意地表示与图15不同的第4实施方式的变形例的副安装座40的构造的剖视图。副安装座15与图15所示的副安装座30的不同点是在副安装座基板32与电极层33之间以覆盖副安装座基板32的一部分或全部的方式设有基板保护层35。该基板保护层35在副安装座30的制造中是最先覆盖在整个表面上的层,是在形成基板保护层35上的电极层33及钎焊层34的工序中防止因蚀刻等而腐蚀副安装座基板32的表面的保护层。作为基板保护层35,是能够防止副安装座基板32的腐蚀的金属,并且优选为与电极层33不同的金属,可以使用钛、铂、镍、钨、钼、银、铜、铁、铝、金中的任一种。
在图16所示的副安装座40中,通过使副安装座基板32与基板保护层35的界面附近的碳的量为1×1020atoms/cm3以下,能够良好地进行副安装座基板32与基板保护层35的粘附。进而,通过使电极层33与钎焊层34的界面附近的碳的量为1×1020atoms/cm3以下,能够提高该界面附近的粘附性。
进而,作为它们的变形例,也可以如图17所示的副安装座42那样,通过将粘附层36夹在电极层33与钎焊层34之间,来提高电极层33与粘附层36、粘附层36与钎焊层34的各层间的粘附性。作为粘附层36,可以是与上述基板保护层35同样的金属,可以优选地使用钛。
作为上述的变形例,也可以如图18所示的副安装座44那样,为了防止钎焊层的氧化等而在钎焊层34上还形成钎焊保护层37。
接着参照图19对利用第4实施方式的副安装座进行的半导体装置的安装进行说明。在图19中,表示了将半导体装置搭载在图16所示的副安装座40上的情况,但对于其他副安装座30、42、44也同样。
如图19所示,在本发明的副安装座40上,通过钎焊层34a钎焊接合半导体装置7。半导体元件是激光二极管或发光二极管那样的发光元件、二极管、在高频放大或开关中使用的晶体管或晶闸管那样的能动元件、集成电路等。
第4实施方式的副安装座30、40、42、44的特征是,通过使副安装座基板32与电极层33的界面附近、副安装座基板32与基板保护层35的界面附近、还有电极层33与钎焊层34的界面附近的碳的量为上述规定量以下,来提高各界面附近处的粘附性,提高副安装座30与半导体装置7的接合性。此外,由于可以不使用以往一直使用的所谓粘附层,所以能够减少副安装座30、42、44的制造工序及使用材料。因此,能够提供低成本的副安装座。
接着,对上述第4实施方式的副安装座的制造方法进行说明。以下,对图16所示的副安装座40的制造方法进行说明。
首先,准备副安装座基板32,通过研磨装置磨削其两面,使用抛光装置等实施精加工研磨,使副安装座基板32表面的平均粗糙度为低于0.1μm、更优选为低于0.05μm。
进行副安装座基板32的表面清洗化。该表面清洗化优选地使用紫外线臭氧处理法及氧等的等离子体灰化法等进行,将附着在副安装座基板32的表面上的碳化合物除去,使碳浓度为上述规定值以下。
在进行了表面清洗的副安装座基板32表面整体上形成基板保护层35a。该基板保护层35a可以通过使用真空蒸镀装置或溅镀装置的蒸镀法形成。通过上述表面清洁化,能够使副安装座基板32与基板保护层35a的密接变得良好。
接着,进行光刻法的布图。具体而言,对副安装座基板32的表面整体使用旋涂机均匀地涂布抗蚀剂后,用烘烤炉进行规定的烘烤,使用掩模对准装置进行伽玛线接触曝光。在曝光后,用四甲基胺类的显影液,将作为电极层33a的部分的抗蚀剂溶解,使基板保护层35a露出。
接着,通过真空蒸镀装置等蒸镀作为电极层33a的金属,使用丙酮使抗蚀剂全部溶解,从而将电极层33a以外的金属通过举离而除去,形成规定的电极层33a。在该电极层33a的形成前,优选进行基板保护层35a的表面清洗化,将附着在基板保护层35a的表面上的碳化合物除去,使电极层33a表面的碳浓度为上述规定值以下。该表面清洗化可以通过紫外线臭氧处理或氧等离子体灰化法等进行。由此,能够提高基板保护层35a与电极层33a的粘附性。
与上述电极层33a的形成同样,进行使用了光刻法及真空蒸镀法的举离,在电极层33a的一部分上形成钎焊层34a。此时,优选的是,在进行钎焊层的真空蒸镀之前,对露出的电极层33a的表面与上述同样地进行表面清洗化,将附着在电极层33a表面上的碳化合物除去,使电极层33a表面的碳浓度为上述规定值以下。由此,能够提高电极层33a与钎焊层34a的粘附性。接着,将残留在副安装座基板32表面上且露出的基板保护层35a通过蚀刻除去,使副安装座基板32的表面露出。最后,将得到的副安装座基板32使用切片装置等分割为规定的副安装座30的尺寸。
这样,在本实施方式中,在形成副安装座基板32、基板保护层35a、电极层33a、钎焊层34a之前,通过对这些露出的各个区域表面用紫外线臭氧处理或氧等离子体灰化法将附着在露出的表面上的碳化合物除去,使存在于其表面上的碳浓度为上述规定值以下,能够提高形成在副安装座基板32上的各层之间的粘附性。另外,在电极层33a与钎焊层34a之间形成粘附层的情况下,也可以在形成钎焊层34a之前进行电极层33a的表面清洁化而使碳浓度为规定值以下。进而,在钎焊层34a上形成钎焊保护层37的情况下,也可以进行钎焊层34a的表面清洁化而使碳浓度为规定值以下。
以上对第4实施方式的一变形例的副安装座40的制造方法进行了说明,但对于其他的副安装座30、42、44也可以同样地制造。例如,在副安装座44中,在插入粘附层36的情况下,只要在形成粘附层36之前进行减少电极层33a表面的碳的表面处理就可以。此外,在各副安装座30、40、42、44中,在插入钎焊保护层37的情况下,只要在钎焊保护层37的形成之前进行减少钎焊层34表面的碳的表面处理就可以。
实施例6
首先,对实施例6的副安装座30的制造方法进行说明。
将高热传导性(230W/mK)的55mm方形、厚度0.3mm的烧结氮化铝基板2的两面通过研磨装置进行磨削,使用抛光装置实施精加工研磨。
接着,为了进行光刻法的布图,在基板表面整体上使用旋涂机均匀地涂布抗蚀剂后,用烘烤炉进行规定的烘烤,使用掩模对准装置进行伽玛线接触曝光。将曝光用的掩模设计为,能够以1mm方形的副安装座尺寸同时布图2500个。在曝光后,用四甲基胺类显影液将作为电极层33a的部分的抗蚀剂溶解,使副安装座基板32露出。通过氧等离子体灰化处理(压力1Pa、高频功率300W、处理2分钟)进行表面清洁化以除去露出的副安装座基板32表面的碳,通过真空蒸镀装置来蒸镀金。
接着,利用丙酮使抗蚀剂全部溶解,从而将电极层33a以外的Au举离除去,形成规定的电极层33a。电极层33a的厚度是0.1μm,其尺寸在两面上都是800μm方形。
与电极层33a同样,使用光刻法及真空蒸镀装置,对形成在氮化铝基板2表面上的电极层33a的一部分通过氧等离子体灰化处理(压力1Pa、高频功率300W、处理2分钟)来进行减少碳的表面清洁化,形成3.3μm的钎焊层34a。钎焊层34a的成分是Ag及Sn。钎焊层34a的尺寸为,半导体元件接合面是400μm方形,副安装座接合面是800μm方形。最后,使用切片装置,使得到的氮化铝基板32成为副安装座2的尺寸,切断为1mm方形,制造出实施例6的副安装座30。
实施例7
除了通过紫外线臭氧处理(大气压、240W、30分钟)进行各层的形成前的表面清洁化以外,与实施例6同样地制造出副安装座30。
实施例8
除了使电极层33a形成为厚度2μm以外,与实施例6同样地制造出副安装座30。
接着,对比较例6进行说明。
(比较例6)
除了不进行实施例6中的氧等离子体灰化处理的表面处理而进行以往的表面清洗以外,与实施例6同样地制造出比较例6的副安装座。将上述实施例6~8及比较例6的电极层的厚度及后述的界面附近的碳浓度等在表6中表示。
[表6]
接着,对在实施例6~8及比较例6和得到的副安装座的各特性进行说明。
首先,在实施例6、7及比较例6中制造副安装座的工序中,对于在电极层33a上形成钎焊层34a之前的各样品,通过ESCA(ElectronSpectroscopy for Chemical Analysis)法测量碳浓度。碳浓度比是通过在各样品中将碳峰值强度用作为底层的电极层33a的金峰值强度进行规格化来计算的。
图20表示通过ESCA测量实施例6、7及比较例6的形成钎焊层34a之前的电极层表面的碳浓度比的结果。图中的纵轴的碳浓度比在实施例6、7及比较例6中是通过将碳峰值强度用作为底层的电极层33a的金峰值强度进行规格化来计算的。由图20可知,电极层33a的表面的碳浓度比在进行了氧等离子体灰化处理的实施例6中为约0.028,在进行了紫外线臭氧处理的实施例7中为约0.025。另一方面,在没有进行这些表面清洗处理的比较例6中,电极层33a的表面的碳浓度比为约0.085,与实施例6及7相比约为3倍。
接着,通过SIMS(Secondary Ion Mass Spectroscopy)测量实施例6~8及比较例6的副安装座制造后的钎焊层34a的相对于深度方向的碳浓度。为了高精度地分析电极层33a与钎焊层34a的界面附近,实施例6及7使电极层33a的厚度过薄为0.1μm,所以在实施例8中使电极层33a层变厚,实施SIMS测量。
图21是表示用SIMS测量在实施例6的样品中相对于钎焊层34a的深度方向的碳浓度分布的结果图。纵轴表示碳浓度(atom/cm3),横轴表示深度方向的距离(μm)。在图中,由虚线表示的界面附近的左侧是钎焊层34a侧,右侧是电极层33a侧。由图21可知,电极层33a与钎焊层34a的界面附近的碳浓度是1×1020atoms/cm3,钎焊层34a内的碳浓度是1×1016atoms/cm3以下。另外,分析下限是5×1015atoms/cm3。
图22是表示用SIMS测量实施例6~8及比较例6的电极层33a与钎焊层34a的界面附近的碳浓度的结果图。纵轴表示实施例6~8及比较例6的碳浓度(atom/cm3)。由图22可知,实施例6~8及比较例6的界面附近的碳浓度分别为1×1020atoms/cm3、9×1019atoms/cm3、3.2×1019atoms/cm3、3×1020atoms/cm3,在实施例6~8中,相对于比较例6,能够使界面附近的碳浓度降低为约1/3以下。
接着,对实施例6~8及比较例6的副安装座的各层的粘附性进行说明。在实施例6~8及比较例6的副安装座上直接附着评价用带而进行评价用带的带剥离试验、和剥离状态的观察。这里,样品数在实施例6~8及比较例6中都为各100个。
图23是表示实施例6~8及比较例6的带剥离率的图。在图中,纵轴是带剥离率(%)。由图23可知,在实施例6~8中,都不发生带剥离造成的钎焊层34a的剥离。但是,比较例6的带剥离率为65%,可以判断钎焊层34a容易剥离。并且,比较例6的带剥离后的部位都是电极层33a与钎焊层34a之间,可知在比较例6的情况下,电极层33a及钎焊层34a之间的接合力降低。
图24(A)、图24(B)分别是对在实施例6中制造的副安装座30进行带剥离试验后的副安装座30的从上面观察的光学显微镜图像和其说明图。倍率是181倍。由图24可知,在由金构成的电极层33a上形成有布图为方形的钎焊层34a,没有发生剥离。
图25(A)、图25(B)分别是对在比较例6中制造的副安装座30进行带剥离试验后、钎焊层34a剥离后的副安装座30的从上面观察的光学显微镜图像和其说明图。倍率是181倍。由图25可知,在形成于由金构成的电极层33a上的钎焊层34a中,其一部分剥离,仅可以观察到未剥离的区域34c,在电极层33a与钎焊层34a之间发生了剥离。
根据上述实施例6及比较例6可知,在搭载半导体装置7的副安装座30中,在电极层33a与钎焊层34a之间发生了剥离。
根据上述实施例6~8及比较例6,在搭载半导体装置7的副安装座30中,通过调节电极层33a与钎焊层34a的界面附近的碳浓度,通过调节与电极层33a的界面附近的碳浓度,能够提高钎焊层34a对电极层33a的粘附性。
接着,对本发明的第5实施方式的副安装座的构造进行说明。
图26是示意地表示有关本发明的第5实施方式的副安装座的构造的剖视图。如图26所示,在本实施方式的副安装座50中,在副安装座基板52的上表面上,形成有覆盖副安装座基板52的一部分或全部的电极层53,在该电极层53表面的规定部位上形成有钎焊层54。另一方面,在副安装座50的搭载半导体元件的上表面的相反侧的面上,形成有电极层55及钎焊层56,以覆盖包覆金属散热体的副安装座基板52背面的一部分或全部。
这里,形成在电极层53表面上的钎焊层54在元件是发光二极管等的情况下,既可以是整面,也可以是电极图案。此外,也可以在电极层53的一部分上连接金线或铝用于进行与外部端子的连接,并形成电路。电极层53及电极层55也可以是相同的材料。此外,钎焊层54及钎焊层56可以由相同的材料形成。
上述钎焊层54的构成该钎焊层54的元素的组成比在钎焊层54的深度方向上变化。即,构成钎焊层的元素的深度方向的组成比、即组成比分布(以下适当地称作组成分布)不是均匀的,为不均匀的组成分布。
图27及图28分别是示意地表示图26的钎焊层54的熔点分布和组成分布的图。在图中,横轴表示设钎焊层54的表面为0时的深度方向的距离(任意刻度),纵轴分别表示熔点和钎焊层的组成(任意刻度)。本发明的特征之一是,如图27所示,设置成使钎焊层54的与半导体元件接合侧、即表面54A侧的熔点TA为比钎焊层的背面54B侧的熔点TB低的组成。
在这样的钎焊层54由金属A及B构成的情况下,如图29所示,在其表面侧使金属A的组成较高,在背面侧使其组成较低。并且,在金属B中,与金属A相反,在钎焊层的表面侧使组成较低,在背面侧使其组成较高。尽管表示出了组成的变化为直线性变化,从而形成不均匀的组成分布的情况,但组成的变化也可以是从钎焊层54的表面到背面例如曲线性地或者阶段状地连续变化,从而形成不均匀的组成分布。由此,可以使钎焊层的表面侧54A的熔点TA比其背面侧54B的熔点TB低。钎焊层54可以使用由多种构成元素构成的钎焊。关于钎焊层54的构成元素,可以是含有Au、Ag、Cu、Zn、In、Ga、Bi、Fe、Pb、Ti、Al、Sb、Ni中的至少一种以上的金属材料与Sn的合金,而特别优选的是无Pb钎焊。
接着,对钎焊层54的组成的一例进行说明。
图29是示意地表示钎焊层54的平衡状态图的一部分的图,是由Ag和Sn构成的钎焊层54的Sn较多侧的所谓相图。在图中,横轴表示Sn的组成(元素%),纵轴表示温度(℃)。在钎焊层54中,如果使表面侧54A的组成(元素比)为Ag∶Sn=6∶94,则可以使熔点TA成为约250℃。如果使钎焊层的背面54B的组成(元素比)为Ag∶Sn=14∶86,则可以使熔点TB成为约300℃。因而,如果使Sn的组成在钎焊层的表面侧54A高并朝着背面侧54B降低,则能够使钎焊层的表面侧54A的熔点TA比其背面侧54B的熔点TB低。
如果如上述那样设定上述钎焊层54的组成,则在钎焊层54的上下方向上形成了不均匀的组成分布,所以能够在钎焊层54内产生熔点分布,产生钎焊层54开始熔解的温度和完全熔解的温度的范围。在此情况下,钎焊层的表面侧54A的熔点与钎焊层的背面侧54B的熔点的差优选为比10℃大。在该值以下的情况下,由于不能有效地防止在后述的与半导体元件的接合中产生的钎焊层54的爬起,所以是不优选的。由此,可以扩大钎焊层54的熔点范围,能够进行在钎焊层54中产生的液相量的调节。
作为电极层53的构成元素,优选为金属,更优选包含Au、Pt、Ag、Cu、Fe、Al、Ti、W、Ni中的至少一种。作为副安装座基板52,可以使用AlN、SiC及Si中的任一种。此外,也可以在副安装座基板52的侧面上也形成与上述同样的电极层53,从而将副安装座基板52的上表面与下表面电连接。
接着,对利用第5实施方式的副安装座进行的半导体元件的安装进行说明。
如图30所示,在本发明的副安装座50上,通过钎焊层54钎焊接合半导体元件7。所谓的半导体元件,是激光二极管或发光二极管那样的发光元件、二极管、在高频放大或开关中使用的晶体管或晶闸管那样的能动元件、集成电路等。
第5实施方式的副安装座50的特征之一是,在接合发光元件等的半导体元件7的副安装座50中,通过在钎焊层54中设置组成分布、使其表面侧54A的熔点比背面侧54B的熔点低,来扩大钎焊层54的熔解温度范围。因此,在钎焊层54与半导体元件7的接合中,最初钎焊层54的表面侧54A成为液相,所以如果与均匀组成的钎焊层的情况相比较,则能够减小最初产生的液相量。如果钎焊层的表面侧54A为熔解开始温度以上,则钎焊层54中的表面侧54A成为含有液相的状态,所以在将半导体元件7接合时,可以推测容易发生与半导体元件7的电极的相互扩散,能够容易地接合。
由此,根据本发明的副安装座50,能够减少爬到半导体元件7上的钎焊的量。因而,在半导体激光二极管那样的元件中能够有效地防止短路故障,实现成品率的提高。
以下对上述第5实施方式的副安装座的制造方法进行说明。
首先,准备副安装座基板52,将其两面通过研磨装置进行磨削,使用抛光装置等实施精加工掩模。将研磨后的副安装座基板52清洗而进行表面清洁化,为了在副安装座基板52的元件搭载侧的面上以规定的电路图案形成电极层53而进行布图工序。布图工序使用光刻法,在要形成电极层53的膜的区域以外的副安装座基板52的表面上形成抗蚀剂膜。
将作为电极层53的金属层通过真空蒸镀法等形成在包含抗蚀剂膜的副安装座基板52的整个表面上。作为真空蒸镀,可以使用电子束蒸镀法、电阻蒸镀法、溅镀法等的方法。通过举离工序在副安装座基板52的上表面上形成电极层53。具体而言,将在上述布图工序中形成的抗蚀剂膜与蒸镀在抗蚀剂膜上的金属层一起通过抗蚀剂剥离液利用抗蚀剂膜的溶胀而除去。由此,能够在副安装座基板52上形成具有规定的图案的电极层53。作为抗蚀剂剥离液,可以使用丙酮、异丙醇、及其他抗蚀剂剥离液。
将电极层53的表面清洁化,进行用来形成规定图案的钎焊层54的布图工序。在布图中可以使用光刻法。在电极层53的清洁化中,可以使用湿式清洗或者等离子体或UV照射中的臭氧分解那样的干式清洗。
接着,将钎焊层54成膜。在该成膜中,优选从独立的蒸镀源蒸镀作为原料的合金钎焊的每个构成元素的方法。例如,在钎焊层54由Ag和Sn那样的2元合金构成的情况下,可以通过使用两个蒸镀源的电子束蒸镀法来形成。在原料的成膜中,也可以使用电阻加热蒸镀法。此外,除了真空蒸镀法以外,也可以使用溅镀法或镀层法等。这里,钎焊层54的组成可以根据各个原料的蒸发速度和膜生成速度而设计以使其成为规定的膜分布组成,通过控制各个蒸发速度,使组成比在钎焊层54的深度方向上变化,从而形成不均匀的组成分布。此外,钎焊层54的各深度的组成的面内分布优选通过优化蒸镀装置中的基板保持拱的形状及原料的蒸发机构来使其均匀。
接着,进行钎焊层54的举离工序,在电极层53上进行钎焊层54的图案形成。具体而言,将在上述布图工序中形成的抗蚀剂膜与蒸镀在抗蚀剂膜上的钎焊层54一起通过抗蚀剂剥离液利用抗蚀剂膜的溶胀而除去。由此,能够在电极层53上形成具有规定的图案的钎焊层54。作为抗蚀剂剥离液,可以使用丙酮、异丙醇、及其他抗蚀剂剥离液。在副安装座基板52的背面侧也形成电极层55及钎焊层56,最后将副安装座基板52以规定的尺寸分割。
图31是示意地表示图26的副安装座的制造方法中的切片工序的局部剖视图。如图31所示,用上述方法制造的副安装座基板51通过使用了金刚石盘的切片法等切削、分离虚线表示的切片线37,能够得到期望的尺寸的副安装座50。该切片法也可以是使用激光的划线器法或熔断的方法。根据本发明的副安装座50的制造方法,能够高成品率地制造与半导体元件7的钎焊接合性良好的副安装座50。
实施例9
以下基于实施例9更详细地说明本发明的第5实施方式。首先,对实施例9的副安装座的制造方法进行说明。
将高热传导性(170~270W/mK)的烧结氮化铝基板52的两面通过研磨装置进行磨削以使平均粗糙度(Ra)成为0.2μm以下,使用抛光装置进行精加工研磨,将研磨后的氮化铝基板52通过湿式清洗法进行表面清洁化。
在搭载元件侧的面上,通过光刻法将不形成电极层53的区域用抗蚀剂膜覆盖。形成电极层53的图案,以使副安装座50的尺寸成为1mm×2mm方形。接着,通过真空蒸镀装置将Au层堆积为0.2~0.4μm的厚度,使用丙酮作为剥离液进行举离工序,形成电极层53。
与电极层53同样,使用光刻法及真空蒸镀法,通过举离形成钎焊层54。首先通过具备Ag及Sn的蒸发源的电子束蒸镀装置在形成于氮化铝基板52表面上的电极层53上形成钎焊层54。该钎焊层54的组成是形成为具有梯度,以使其表面侧54A及背面侧54B的组成分别成为Ag∶Sn(元素比)=6∶94以及Ag∶Sn=14∶86,其厚度为10μm。
接着,使用丙酮作为剥离液进行举离工序,形成钎焊层54的图案,最后,将得到的氮化铝基板52使用切片装置切断为1mm×2mm长方形,制造出实施例9的副安装座50。
接着,对比较例进行说明
(比较例7)
除了在钎焊层54中,在组成中不设置不均匀分布而做成Ag∶Sn(元素比)=6∶94的均匀的组成分布以外,通过与实施例9相同的工序制造出副安装座。
(比较例8)
除了在钎焊层54中,在组成中不设置不均匀分布而做成Ag∶Sn(元素比)=14∶86的均匀的组成分布以外,通过与实施例9相同的工序制造出副安装座。
接着,对在实施例9及比较例7、8中得到的副安装座的各特性进行说明。
首先,测量在实施例9及比较例7、8中得到的副安装座1的接合时的钎焊层544的爬起高度h。图32是示意地表示钎焊层54的爬起高度h的剖视图。如图所示,爬起高度h是从半导体装置7的电极下部到钎焊层的最高点的高度。在钎焊层54的爬起高度h的测量中,将钎焊层54加热,在各接合温度下将半导体元件接合,通过光学显微镜或扫描型电子显微镜测量此时的钎焊层54的爬起高度。
表7表示实施例9及比较例7、8的钎焊爬起高度h的测量结果。
[表7]
由表7可知,在实施例9中,在使接合温度在220~315℃变化时,从270℃开始能够接合。245、270、295、315℃的钎焊爬起高度h分别是0.9μm、1.5μm、4.8μm、8.7μm。
另一方面,在比较例7的情况下,可知从245℃开始能够接合,245、270、295、315℃的钎焊爬起高度h分别是8.2μm、9.1μm、9.1μm、9.4μm。由于比较例7的钎焊层54是均匀的组成,所以在245~315℃的任一个温度下,与实施例9相比,钎焊爬起高度h都变大。
此外,在比较例8的情况下,由于钎焊层组成的Ag量较多,所以熔点较高,如果不达到290℃就不能接合。并且,可知295、315℃的钎焊爬起高度h分别为0.5μm、8.2μm。
对实施例9及比较例7、8的副安装座的与半导体元件的钎焊接合性进行说明。
为了调查钎焊接合强度,通过加热装置将副安装座50的钎焊层54熔解后,从上部接合半导体元件7,接合后冷却以制作样品,进行评价用带的带剥离试验和剥离状态的观察。带剥离试验与一般在金属的粘附强度测量中使用的方法相同,使用的带采用具有一定的粘接力的带。将接合的半导体元件7的电极中因带剥离试验而发生了剥离的电极作为接合不良,以不良个数的比例作为接合状态。作为半导体元件7,使用电极具有300μm方形的尺寸的发光二极管,样品数在实施例9及比较例7、8中都为各100个。
如图8所示,在实施例9中,在接合温度为220℃及245℃下,带剥离率分别为97%及19%,但从270℃到315℃的各温度下的带剥离率没有发生。
此外,在比较例7中,在接合温度为220℃下带剥离率为97%,但从245℃到315℃的各温度下的带剥离率没有发生。另一方面,在比较例8中,在接合温度为225℃及245℃下带剥离率为100%而不能接合,在270℃及295℃下分别为95%、35%,在315℃下为0%,即能够无带剥离率地接合。
[表8]
根据上述实施例9及比较例7、8,在副安装座50中,为了接合发光二极管7而使钎焊层54的组成在深度方向上变化,使其具有不均匀的组成分布,在容许接合温度达到315℃的情况下,在实施例9中在270~315℃的45℃的温度范围之间能够接合。在比较例7中,在245~315℃的70℃的温度范围之间能够接合,相对于此,在比较例8中只能在315℃下接合。此外,在实施例9的情况下,在不发生带剥离的任一接合温度下都能够使钎焊爬起高度h比比较例8及比较例9的情况小。特别是,在接合温度为270℃的情况下,实施例9的钎焊爬起高度h为1.5μm,相对于此,在比较例8中为约9μm左右。
这样,在实施例9中,能够扩大半导体元件7与钎焊层54的接合温度范围,并且,如果设为能够进行接合的低温,则与比较例7相比能够减小钎焊爬起高度h。
本发明并不限于上述实施例所述的发光二极管、GaAs-GaAlAs类的DH构造、芯片构造、封装构造,只要是具有背面电极的半导体装置或具有副安装座的半导体装置就能够适用,在权利要求书所述的发明范围内能够进行各种变更,这些变更当然也包含在本发明的范围内。例如,合金材料的组合及其组成并不限于Au-Sn,此外,合金的不均匀的组成分布并不限于实施例的Ag-Sn。半导体装置并不仅限于使用管座(stem)的发光二极管,显然可以在采用了各种引线框及表面安装封装的半导体装置中使用。
Claims (13)
1.一种搭载半导体装置的副安装座,其特征在于,包含:
基板保护层,形成在副安装座基板的表面上;
电极层,形成在所述基板保护层上;
钎焊层,形成在所述电极层上;
所述电极层表面的平均粗糙度低于0.1μm。
2.如权利要求1所述的副安装座,其特征在于,所述电极层的表面平均粗糙度低于0.05μm。
3.如权利要求1所述的副安装座,其特征在于,所述副安装座基板的表面平均粗糙度低于0.1μm。
4.如权利要求3所述的副安装座,其特征在于,所述副安装座基板的表面平均粗糙度低于0.05μm。
5.如权利要求1所述的副安装座,其特征在于,没有配置所述电极层的副安装座基板的表面平均粗糙度低于0.1μm。
6.如权利要求5所述的副安装座,其特征在于,没有配置所述电极层的副安装座基板的表面平均粗糙度低于0.05μm。
7.如权利要求1所述的副安装座,其特征在于,没有配置所述电极层的副安装座基板表面及所述电极层表面的表面平均粗糙度的差分的绝对值是0.02μm以下。
8.如权利要求1所述的副安装座,其特征在于,所述基板保护层或电极层含有至少两种以上的金属元素。
9.如权利要求8所述的副安装座,其特征在于,所述金属元素是金、铂、银、铜、铁、铝、钛、钨、镍和钼中的任一种或它们的组合。
10.如权利要求1所述的副安装座,其特征在于,所述副安装座基板由氮化物类陶瓷构成。
11.如权利要求10所述的副安装座,其特征在于,所述氮化物类陶瓷由氮化铝构成。
12.一种副安装座的制造方法,所述副安装座包含形成在副安装座基板的表面上的基板保护层、形成在所述基板保护层上的电极层、和形成在所述电极层上的钎焊层,所述制造方法的特征在于,包含:
将与在所述电极层或钎焊层中使用的金属元素不同的1种或多种金属覆盖在所述副安装座基板的整个表面上作为所述基板保护层的工序;和
在所述基板保护层上形成规定图案的所述电极层及钎焊层后,将没有配置所述电极层及钎焊层的部分的基板保护层除去的工序。
13.如权利要求12所述的副安装座的制造方法,其特征在于,作为所述基板保护层覆盖在所述副安装座基板的整个表面上的金属与所述电极层的金属不同,并且由钛、铂、镍、钨和钼中的1种或多种构成。
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP079985/2005 | 2005-03-18 | ||
JP2005079985A JP2006261569A (ja) | 2005-03-18 | 2005-03-18 | サブマウントおよびその製造方法 |
JP091941/2005 | 2005-03-28 | ||
JP2005091941A JP2006278463A (ja) | 2005-03-28 | 2005-03-28 | サブマウント |
JP105046/2005 | 2005-03-31 | ||
JP2005105045A JP2006286944A (ja) | 2005-03-31 | 2005-03-31 | サブマウント及びその製造方法 |
JP2005105044A JP2006286943A (ja) | 2005-03-31 | 2005-03-31 | サブマウント基板及びその製造方法 |
JP105044/2005 | 2005-03-31 | ||
JP2005105046A JP5062545B2 (ja) | 2005-03-31 | 2005-03-31 | サブマウント及びその製造方法 |
JP105045/2005 | 2005-03-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200680012991.9A Division CN101194359B (zh) | 2005-03-18 | 2006-03-17 | 副安装座及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101916746A true CN101916746A (zh) | 2010-12-15 |
CN101916746B CN101916746B (zh) | 2012-06-20 |
Family
ID=36991798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101680533A Expired - Fee Related CN101916746B (zh) | 2005-03-18 | 2006-03-17 | 副安装座及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8472208B2 (zh) |
EP (3) | EP2521174A2 (zh) |
KR (3) | KR20100059987A (zh) |
CN (1) | CN101916746B (zh) |
TW (2) | TWI462236B (zh) |
WO (1) | WO2006098454A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103140026A (zh) * | 2013-02-04 | 2013-06-05 | 深圳市佳捷特陶瓷电路技术有限公司 | 陶瓷覆铜板及其制备方法 |
JP2020161754A (ja) * | 2019-03-28 | 2020-10-01 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI462236B (zh) | 2005-03-18 | 2014-11-21 | Dowa Electronics Materials Co | 副載置片及其製造方法 |
JP5120653B2 (ja) * | 2006-04-17 | 2013-01-16 | Dowaエレクトロニクス株式会社 | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
JP5526336B2 (ja) * | 2007-02-27 | 2014-06-18 | Dowaエレクトロニクス株式会社 | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 |
JP5160201B2 (ja) | 2007-11-20 | 2013-03-13 | 株式会社豊田中央研究所 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
CN102201524A (zh) * | 2010-03-24 | 2011-09-28 | 旭硝子株式会社 | 发光元件用基板及发光装置 |
CN102834942B (zh) | 2010-04-09 | 2016-04-13 | 罗姆股份有限公司 | Led模块 |
US9346114B2 (en) | 2010-04-28 | 2016-05-24 | Aerojet Rocketdyne Of De, Inc. | Substrate having laser sintered underplate |
US8518748B1 (en) | 2011-06-29 | 2013-08-27 | Western Digital (Fremont), Llc | Method and system for providing a laser submount for an energy assisted magnetic recording head |
US8288204B1 (en) | 2011-08-30 | 2012-10-16 | Western Digital (Fremont), Llc | Methods for fabricating components with precise dimension control |
US8665677B1 (en) | 2011-12-19 | 2014-03-04 | Western Digital (Fremont), Llc | Disk drive magnetic read head with affixed and recessed laser device |
JP6483440B2 (ja) | 2012-09-07 | 2019-03-13 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
US9475151B1 (en) | 2012-10-30 | 2016-10-25 | Western Digital (Fremont), Llc | Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head |
US9431037B2 (en) | 2013-03-12 | 2016-08-30 | Western Digitatl (Fremont), LLC | Systems and methods for monitoring the power of a light source utilized in energy-assisted magnetic recording |
KR20160003078A (ko) * | 2013-05-03 | 2016-01-08 | 허니웰 인터내셔날 인코포레이티드 | 무연 솔더 접속을 위한 리드 프레임 구조체 |
CN103280517B (zh) * | 2013-06-05 | 2015-12-02 | 广州市鸿利光电股份有限公司 | 一种led共晶工艺方法 |
JP2015046491A (ja) | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
EP2889903A1 (en) * | 2013-12-24 | 2015-07-01 | Nxp B.V. | Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method |
US9042048B1 (en) | 2014-09-30 | 2015-05-26 | Western Digital (Fremont), Llc | Laser-ignited reactive HAMR bonding |
CN105919754A (zh) * | 2016-06-20 | 2016-09-07 | 中山元其健康管理有限公司 | 一种自调节舱体的软体氧舱 |
JP7168280B2 (ja) * | 2018-06-26 | 2022-11-09 | 住友電工デバイス・イノベーション株式会社 | 半導体装置、および、半導体チップの搭載方法 |
EP3890006A4 (en) * | 2018-11-30 | 2022-08-17 | Kyocera Corporation | CIRCUIT BOARD, ELECTRONIC DEVICE AND ELECTRONIC MODULE |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59159583A (ja) * | 1983-03-02 | 1984-09-10 | Hitachi Ltd | 半導体発光装置 |
JPH063815B2 (ja) | 1983-09-30 | 1994-01-12 | 株式会社日立製作所 | 光半導体素子用サブマウント |
US5248376A (en) | 1985-04-02 | 1993-09-28 | Fujitsu Limited | Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same |
JPH01138777A (ja) | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
JPH0831654B2 (ja) | 1987-11-25 | 1996-03-27 | 三菱電機株式会社 | 半導体レーザ装置用サブマウント |
US5217589A (en) * | 1991-10-03 | 1993-06-08 | Motorola, Inc. | Method of adherent metal coating for aluminum nitride surfaces |
US6861159B2 (en) * | 1992-03-27 | 2005-03-01 | The Louis Berkman Company | Corrosion-resistant coated copper and method for making the same |
JPH063815A (ja) | 1992-06-19 | 1994-01-14 | Fuji Photo Film Co Ltd | 印刷版用ポジ型感光性組成物 |
JPH0661277A (ja) * | 1992-08-05 | 1994-03-04 | Ryoden Semiconductor Syst Eng Kk | 半導体素子の接合方法 |
JPH0831654A (ja) | 1994-07-21 | 1996-02-02 | Meidensha Corp | 静止誘導機器のガス圧力調整装置 |
US5622305A (en) * | 1995-05-10 | 1997-04-22 | Lucent Technologies Inc. | Bonding scheme using group VB metallic layer |
US6327289B1 (en) * | 1997-09-02 | 2001-12-04 | Matsushita Electric Industrial Co., Ltd. | Wavelength-variable semiconductor laser, optical integrated device utilizing the same, and production method thereof |
JPH11186295A (ja) * | 1997-12-17 | 1999-07-09 | Mitsubishi Electric Corp | ハンダ付け方法 |
JP3718380B2 (ja) | 1999-08-18 | 2005-11-24 | 株式会社日立製作所 | はんだ接続構造を有する回路装置およびその製造方法 |
US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
JP3327277B2 (ja) | 1999-12-03 | 2002-09-24 | 住友電気工業株式会社 | 表面温度センサヘッド |
DE19962977B4 (de) * | 1999-12-24 | 2012-03-08 | Picanol N.V. | Webschaft für eine Webmaschine |
JP4409041B2 (ja) | 2000-04-19 | 2010-02-03 | 株式会社東芝 | サブマウント材 |
JP3982284B2 (ja) | 2002-03-06 | 2007-09-26 | 住友電気工業株式会社 | サブマウントおよび半導体装置 |
CN1224098C (zh) * | 2002-03-11 | 2005-10-19 | 光磊科技股份有限公司 | 固态发光装置封装的散热构件及其制造方法 |
JP4034107B2 (ja) * | 2002-04-17 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3509809B2 (ja) | 2002-04-30 | 2004-03-22 | 住友電気工業株式会社 | サブマウントおよび半導体装置 |
TWI229911B (en) * | 2003-12-16 | 2005-03-21 | Univ Nat Central | Method for controlling the bond microstructures |
JP4403920B2 (ja) * | 2004-08-20 | 2010-01-27 | Tdk株式会社 | 剥離層用ペーストの製造方法及び積層型電子部品の製造方法 |
TWI462236B (zh) | 2005-03-18 | 2014-11-21 | Dowa Electronics Materials Co | 副載置片及其製造方法 |
-
2006
- 2006-03-14 TW TW095108527A patent/TWI462236B/zh not_active IP Right Cessation
- 2006-03-14 TW TW101142162A patent/TWI514522B/zh not_active IP Right Cessation
- 2006-03-17 CN CN2009101680533A patent/CN101916746B/zh not_active Expired - Fee Related
- 2006-03-17 WO PCT/JP2006/305461 patent/WO2006098454A1/ja active Application Filing
- 2006-03-17 EP EP12178601A patent/EP2521174A2/en not_active Withdrawn
- 2006-03-17 KR KR1020107008352A patent/KR20100059987A/ko active Search and Examination
- 2006-03-17 US US11/908,861 patent/US8472208B2/en not_active Expired - Fee Related
- 2006-03-17 KR KR1020077021779A patent/KR20070110889A/ko active Search and Examination
- 2006-03-17 EP EP12178594.3A patent/EP2521173A3/en not_active Withdrawn
- 2006-03-17 EP EP06729450A patent/EP1868241A4/en not_active Withdrawn
- 2006-03-17 KR KR1020107008351A patent/KR20100059986A/ko not_active Application Discontinuation
-
2011
- 2011-08-09 US US13/206,389 patent/US8581106B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103140026A (zh) * | 2013-02-04 | 2013-06-05 | 深圳市佳捷特陶瓷电路技术有限公司 | 陶瓷覆铜板及其制备方法 |
CN103140026B (zh) * | 2013-02-04 | 2015-12-02 | 深圳市佳捷特陶瓷电路技术有限公司 | 陶瓷覆铜板及其制备方法 |
JP2020161754A (ja) * | 2019-03-28 | 2020-10-01 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
JP7237687B2 (ja) | 2019-03-28 | 2023-03-13 | 京セラ株式会社 | 配線基板、電子装置及び電子モジュール |
CN113079626A (zh) * | 2021-03-18 | 2021-07-06 | 扬州国宇电子有限公司 | 一种陶瓷基板薄膜电路结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200636941A (en) | 2006-10-16 |
KR20100059986A (ko) | 2010-06-04 |
TW201308527A (zh) | 2013-02-16 |
US20120012373A1 (en) | 2012-01-19 |
US8581106B2 (en) | 2013-11-12 |
KR20100059987A (ko) | 2010-06-04 |
EP2521173A2 (en) | 2012-11-07 |
KR20070110889A (ko) | 2007-11-20 |
EP2521173A3 (en) | 2014-12-24 |
TWI462236B (zh) | 2014-11-21 |
EP1868241A1 (en) | 2007-12-19 |
US20090207580A1 (en) | 2009-08-20 |
US8472208B2 (en) | 2013-06-25 |
EP2521174A2 (en) | 2012-11-07 |
EP1868241A4 (en) | 2012-02-15 |
CN101916746B (zh) | 2012-06-20 |
TWI514522B (zh) | 2015-12-21 |
WO2006098454A1 (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101916746B (zh) | 副安装座及其制造方法 | |
CN101656236B (zh) | 副安装座及其制造方法 | |
WO2003075341A1 (fr) | Embase et dispositif semi-conducteur | |
US20070246829A1 (en) | Semiconductor device and method for producing the same | |
KR20050006216A (ko) | 서브마운트 및 반도체 장치 | |
TWI527119B (zh) | 用於高功率密度晶片之金屬熱接合物 | |
JP2010192764A (ja) | 熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子 | |
JP5417505B2 (ja) | 半導体装置 | |
JP2005161318A (ja) | 熱電変換モジュール | |
JP2006278463A (ja) | サブマウント | |
JP4537877B2 (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
CN104798185A (zh) | Au系钎料模片接合半导体装置及其制造方法 | |
US20110042817A1 (en) | Solder joint structure, and joining method of the same | |
JP2007134744A (ja) | サブマウントおよび半導体装置 | |
JP6345347B2 (ja) | 半導体装置、半導体装置の製造方法、及び接合材料 | |
JP4508189B2 (ja) | 半導体モジュールの製造方法 | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
US20060057404A9 (en) | Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction | |
JP5062545B2 (ja) | サブマウント及びその製造方法 | |
JPH038346A (ja) | ろう付け材料 | |
JP2006286943A (ja) | サブマウント基板及びその製造方法 | |
JPS63233586A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20190317 |