JP4700681B2 - Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール - Google Patents

Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール Download PDF

Info

Publication number
JP4700681B2
JP4700681B2 JP2007502765A JP2007502765A JP4700681B2 JP 4700681 B2 JP4700681 B2 JP 4700681B2 JP 2007502765 A JP2007502765 A JP 2007502765A JP 2007502765 A JP2007502765 A JP 2007502765A JP 4700681 B2 JP4700681 B2 JP 4700681B2
Authority
JP
Japan
Prior art keywords
circuit die
layer
wafer
heat sink
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007502765A
Other languages
English (en)
Other versions
JP2007528601A (ja
Inventor
− ヒョー ホン、サン
ホイヤー、ヘンリック
ヒューム、ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007528601A publication Critical patent/JP2007528601A/ja
Application granted granted Critical
Publication of JP4700681B2 publication Critical patent/JP4700681B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は、回路ダイ（ｃｉｒｃｕｉｔ ｄｉｅｓ）を取り付ける方法と、回路ダイと、かかるダイを含む回路パッケージと、かかるダイを含む電力モジュールとを製作する方法とに関するものである。より詳しく述べると、本発明は、コンデンサやインダクタやダイオードや抵抗などのディスクリートな構成要素を含むものと考えるべき回路ダイと、かかる集積回路ダイまたはディスクリート構成要素を含む電力モジュールと、かかる集積回路ダイまたはディスクリート構成要素を含むパッケージと、回路ダイを製作する方法と、回路ダイをヒートシンクに取り付ける方法とに関するものであって、ここで、前記回路はＡｕ−Ｓｎはんだ付け合金を用いてヒートシンクにはんだ付けされる。
広い意味で、集積回路は多数の集積回路ダイまたはディスクリート電力トランジスタまたはコンデンサを含む集積回路ウェーハの前面を処理することにより作られる。次に個々の集積回路はウェーハからのこ引きされ、集積回路パッケージ内に取り付けられる。ダイ上のコネクタはパッケージ上のそれぞれのコネクタに結合され、パッケージは封止されて出荷される。
回路ダイをパッケージに取り付ける１つの方法はダイの裏面をパッケージのフランジにはんだ付けすることである。集積回路が電力デバイスの場合、ダイをパッケージ内に取り付けるときに特定の問題が起こる。なぜなら、かかるデバイスは大量の熱を生成するので熱によるミスマッチ（ｔｈｅｒｍａｌ ｍｉｓｍａｔｃｈ）や応力が生じるからである。はんだ付けや発熱の後に冷却したとき、ダイとはんだとフランジの膨張または収縮の程度が異なると、生じた応力が大きすぎる場合には層間剥離が起こってデバイスがだめになることがある。したがって、ダイ、はんだ、フランジ、ウインドウ・フレーム、リード・フレームが温度変化に対してほぼ同じ反応を示すこと、すなわち、熱膨張係数（ＣＴＥ）がほぼ等しいことが重要である。もちろん、ダイのサイズも非常に重要である。なぜなら、温度が同じでもダイが大きくなるほど熱によるミスマッチや応力が大きくなるからである。したがって、ダイがＲＦ電力トランジスタなどの電力デバイスのときは、大きなダイの熱によるミスマッチが問題になる。
ダイ、はんだ、フランジが生成熱を放散できること、すなわち、ダイ、はんだ、フランジが熱の良導体であることも大切である。はんだやフランジを通して熱がよく放散されるほどチップの動作がよくなり、したがって接合部温度が下がり、いわゆるヒート・スポットが避けられる。ダイはできるだけ薄くする必要がある。なぜなら、一般に半導体ははんだやフランジより熱伝導度が劣るからである。また電力デバイスは大きな電流を生成し、少なくとも設計によってはこの電流がはんだやフランジの中を流れるので、はんだやフランジの抵抗率ができるだけ低いことも重要である。
異なる材料から成るデバイスを互いに取り付けなければならないので、熱によるミスマッチや応力を完全に避けることはもちろん不可能である。したがって、熱によるミスマッチのために生じる応力に耐えて、熱伝導度および電気伝導度に関してダイとフランジとの間の接続の質を損なわないような力でダイをフランジに取り付けることが大切である。ダイ上の熱伝導およびホット・スポットに影響を与える重要な１つの要素ははんだ内の空隙（ｖｏｉｄｓ）の形成である。
電力デバイス用の標準的なセラミック・パッケージ、フランジ、セラミック・ウインドウ・フレームは８０−９０重量パーセントのウォルフラム（ｗｏｌｆｒａｍ）を有するＣｕＷから成り、ＡｕＳｉ共晶合金を用いるので熱マッチングはかなりよい。表１を参照のこと。現在、ダイの取付けはＡｕＳｉ共晶ダイ取付けにより行われているが、残念ながら大きなダイでは厳しい空隙の問題を生じることが多い。更に、ＡｕＳｉ共晶ダイ取付けではダイに強い応力を生じるので、ダイのサイズや厚さが制限される。ダイからはんだおよびフランジへの熱伝導が良くなるので、ダイは薄い方が望ましい。
ＣｕＷフランジは熱伝導度が悪く、Ｚｒ＝０．１重量パーセントのＣｕＺｒフランジ（Ｏｌｉｎ１５１（登録商標））に比べて高価である。ＡｕＳｎのＣＴＥはＣｕＺｒフランジのＣＴＥと一致するのではんだとして用いてよい。更に、ＡｕＳｎはＡｕＳｉに比べて熱伝導度および電気伝導度が優れている。更に、ＡｕＳｎはんだの場合はＡｕＳｉ共晶合金に比べてはんだ付け温度を低くすることができるので、生じる応力が小さい。
この明細書では主としてＣｕＺｒについて説明するが、ＣｕＷより熱伝導度の優れた他のタイプのヒートシンク材料、特にＰＣＭまたはＣＰＣなどの粉末冶金を用いた材料を用いてよいことに注意すべきである。ＰＣＭは粉末銅モリブデン（Ｐｏｗｄｅｒ Ｃｏｐｐｅｒ Ｍｏｌｙｂｄｅｎｕｍ）の略で、粉末Ｍｏに３０−４０重量パーセントのＣｕを溶浸させたものである。またＣＰＣは銅−ＰＣＭ−銅（Ｃｏｐｐｅｒ−ＰＣＭ−Ｃｏｐｐｅｒ）の略で、銅とＰＣＭと銅との積層品である。各層は熱と圧力の下に圧延によりクラッディングされて或る厚さの組合せを持つＣＰＣ（例えば、ＣＰＣ（１４１）、ＣＰＣ（２３２））を形成する。ここで、数字は異なる層の間の厚さの割合を示す。純銅のヒートシンクも利用できるが、機械的および電気的性質に関してはＣｕＺｒ合金の方が純銅より安定している。
したがって、フランジとしてＣｕＺｒを用い、はんだとしてＡｕＳｎを用いるのがよいように見える。しかしこれまでは、大型のダイ用および電力デバイス用にＡｕＳｎを用いて強く接着させる方法を見つけることができなかった。その理由の少なくとも一部は、ダイとはんだとの間に空隙および／または層間剥離が形成されて、ここに最も大きな熱によるミスマッチと層間不安定性が生じるためである。表１を参照のこと。
Figure 0004700681
ＧＢ−Ａ−２ ２２１ ５７０は、ディスクリートなはんだを用いずにレーザ・チップをヒートシンクに結合する方法を開示している。この方法は、２−３μｍの厚さの錫の層をサブミクロンの厚さの金の層の間に挟んでチップを金属被覆するものである。
ＵＳ２００４／００２９３０４ Ａ１は、複数の能動光電子デバイスを共通の基板の上に細かいピッチと高い精度でフリップチップ結合することが必要なハイブリッド光電子回路を組み立てるための費用効果のある方法を開示している。
上述の開示は共に小型の光デバイスに関するもので、接着の弱さまたははがれなど、大型のＳｉデバイスで起こる問題に関する方法を記述または開示していない。
本発明の主な目的は、上記の問題を少なくとも緩和する回路ダイ、回路パッケージ、または装置と方法とを提供することである。
この点に関する本発明の特定の目的は、集積回路ダイをＣｕ、ＣｕＺｒ、ＣＰＣ、またはＰＣＭフランジに取り付けるためのはんだとしてＡｕＳｎを用いることを可能にする装置および方法を提供することである。
この点に関する本発明の別の目的は、回路板上のモジュールとしてＣｕ、ＣｕＺｒ、ＣＰＣ、またはＰＣＭヒートシンクにＡｕＳｎ 回路ダイを用いることを可能にする装置および方法を提供することである。これはまた、拡散隔膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ）としてＮｉまたはＮｉＣｏ合金で覆ってその上に金めっき層を設けた、上に述べたヒートシンク材料を持つＣＯＢ（チップ・オン・ボード）技術の考え方に適用することができる。
更に本発明の別の目的は、耐食性も持つＣＯＢ技術を用いて集積回路パッケージ、電力モジュール、または電力増幅器のフランジに集積回路ダイを取り付けるときに空隙が形成されにくくする装置および方法を提供することである。
更に本発明の別の目的は、電力デバイス用の費用効果のあるパッケージを与える装置および方法を提供することである。
更に本発明の別の目的は、より高い熱伝導度および電気伝導度を有するフランジを用いる可能性を与える装置および方法を提供することである。
更に本発明の別の目的は、熱伝導度を高めることにより接合部温度を下げまたホット・スポット問題を小さくすることによりデバイスの信頼性を高める装置および方法を提供することである。
更に本発明の別の目的は、より薄い集積回路ダイを用いる可能性を与えることにより熱伝導度および電気伝導度を良くし、これによりデバイスの信頼性と性能を高める装置および方法を提供することである。
更に本発明の別の目的は、集積回路ダイの応力を減らすことにより、割れを形成しない大型のダイを用いることを可能にする装置および方法を提供することである。
更に本発明の別の目的は、ダイのせん断強さを高める装置および方法を提供することである。
更に本発明の別の目的は、層間剥離の問題を防ぐまたは少なくとも小さくする装置および方法を提供することである。
本発明の第１の態様では、これらの目的は、それぞれがウェーハからのこ引きされた集積回路ダイを集積回路パッケージのフランジに取り付ける方法により達せられる。この方法は、機械的研磨によりウェーハを薄くし、ウェーハに等方性湿式化学的エッチを行うことにより研磨のために生成された結晶欠陥を除き、ウェーハの裏面に接着および拡散隔膜金属を蒸着させ、ウェーハの裏面にＡｕおよびＳｎを蒸着させ（Ａｕの重量割合は８５％以上）、ウェーハをのこ引きして回路ダイを作り、各回路ダイを集積回路パッケージのそれぞれのフランジにはんだ付けするステップを含む。
本発明の第２の態様では、これらの目的は、ウェーハからのこ引きして集積回路パッケージのフランジに取り付ける集積回路ダイを作る方法により達せられる。この方法は、機械的研磨によりウェーハを薄くし、ウェーハに等方性湿式化学的エッチを行うことにより結晶欠陥を除き、ウェーハの裏面に接着および拡散隔膜金属を蒸着させ、ウェーハの裏面にＡｕおよびＳｎを蒸着させ（Ａｕの重量パーセントは８５％以上）、ウェーハをのこ引きして回路ダイを作るステップを含む。
ウェーハに等方性湿式化学的エッチを行うと結晶欠陥が除かれる。またこれにより弾性の高いウェーハが得られ、ウェーハをのこ引きしダイを作るときに壊れなくなる。ＣｕＺｒフランジのかなり粗い表面を完全に覆うには、４−１０μｍのかなり厚いはんだが必要である。このようにはんだが厚いと薄いウェーハはかなり曲がる。ウェーハをのこ引きしてダイを作るときはウェーハが完全に平らであることが重要なので、チャックに真空吸引を行うことによりウェーハを平らにする。ウェーハに弾性がなくて硬くてもろい場合は、この平らにするプロセス中にウェーハが壊れる。結晶欠陥を完全に除くことにより、ウェーハを壊さずに平らにすることができる。
本発明の第３の態様では、これらの目的は本発明の第２の態様に従って作られた集積回路ダイにより達せられる。
本発明の第４の態様では、これらの目的は、集積回路パッケージのフランジに取り付けられるダイの裏面の接着および拡散隔膜金属の層と、ＡｕとＳｎの交互の層のスタック（拡散隔膜金属の層に最も近いスタック内の第１の層はＡｕ層であり、スタック内の最後の層はＡｕ層である）とを含む集積回路ダイにより達せられる。集積回路ダイの特徴は、スタック内のＳｎに対するＡｕの重量パーセントが８５％以上ということである。
本発明の第５の態様では、これらの目的はフランジと本発明の第３または第４の態様に係る集積回路とを含む集積回路パッケージにより達せられる。ここで、フランジはＣｕとＺｒとの合金で作られる。
ＣｕＺｒのフランジを有するパッケージは他の従来のパッケージより高い費用効果があり、電気的および熱的特性が優れている。
本発明の或る変形では、等方性湿式化学的エッチの後にＳｉ表面にラフ・エッチを行ってＳｉ表面を粗くする。本発明の更に別の変形では、ラフ・エッチの後にラウンドアップ・エッチを行って鋭い凹部ピーク（ｒｅ−ｅｎｔｒａｎｔ ｐｅａｋｓ）を除去する。
ラフ・エッチには機械的結合機能があり、Ｓｉと、Ｔｉなどの接着金属との間の接触面積を大きくする。これにより層間剥離の恐れが更に除かれまたは少なくとも減り、また接着効果が高める。鋭い凹部ピークを除去することによりＳｉ表面の「影」（“ｓｈａｄｏｗｓ”）を除くことができる。かかる「影」があると、蒸着中にＳｉ表面を接着金属で完全に覆うことが一層困難になることがある。
本発明の或る変形では、等方性湿式化学的エッチを行うステップによりウェーハの裏面の少なくとも２５μｍ、好ましくは３０μｍを除くことができる。
本発明の或る変形では、集積回路ダイの厚さは１５０μｍより薄く、好ましくは約４０μｍから８０μｍである。
本発明の或る変形では、フランジはＣｕとＺｒとの合金である。
本発明の或る変形では、第１のＡｕ層とＳｎ層と第２のＡｕ層とを蒸着させるには、ウェーハの裏面にＡｕおよびＳｎを蒸着させるステップを行う。本発明の更に別の変形では、スタック内のＡｕの最終層は十分厚くて滑らかな表面を形成するので、紫外線硬化のこ引きテープから解放して残渣のない清浄なＡｕ表面を得たり、Ｓｎ表面を完全に覆って錫酸化物の形成を防いだりするのに役に立つ。
従来の技術では一般にスタック内に複数の層を用いて金属間の混合物を形成する。本発明では、用いる層の数はこれより少ない。これによりカーケンドール（Ｋｉｒｋｅｎｄａｌｌ）空隙を減らすことができる。更にこれは、拡散隔膜金属（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｍｅｔａｌｓ）に隣接するＡｕ層を厚くすることを意味する。これにより、Ｓｎが拡散隔膜金属に向かって移動するのを防ぎ、または少なくとも減らして、拡散隔膜金属が腐食する恐れを更になくし、したがって層間剥離を防ぐことができる。
Ｐｔ，Ｎｉ，Ｐｄ，Ｃｒなどの一般的な拡散隔膜金属はＳｎと金属間合金を形成することができる。したがって、拡散隔膜金属はＡｕＳｎはんだの中に溶解し、隔膜を侵食して層間剥離を起こすことがある。本発明の方法はＡｕＳｎはんだ内のＳｎと拡散隔膜金属との間に金属間合金が形成されるのを防ぐことにより、デバイスの信頼性と高温での動作を実質的に高める。
本発明の或る変形では、Ａｕの最終層の厚さは約０．５μｍから１．０μｍである。
最終Ａｕ層を抗酸化層として有し、またこの層を十分厚くすることにより、のこ引きテープをダイから解放することが容易になる。なぜなら、Ｓｎの粗い多結晶構造に比べて一層滑らかな表面がＡｕ層により得られるからである。Ａｕ表面が滑らかになるほど表面のポリマ残渣がなくなり、これにより空隙の形成を少なくとも減らすことができる。
本発明の或る変形では、第１のＡｕ層とＳｎ層とを蒸着させるにはウェーハの裏面にＡｕとＳｎとを蒸着させるステップを行う。
本発明の或る変形では、第１のＡｕ層は、回路ダイをフランジにはんだ付けするステップの間は拡散隔膜金属層に隣接する第１のＡｕ層の少なくとも一部が固体状態を保持するように形成される。
はんだ付けの間は、温度はＳｎの融点である２３２℃より高く、Ａｕとの金属間合金（Ａｕより融点の低いＡｕＳｎやＡｕ５Ｓｎなど）の形成が始まる。Ａｕは両側から（すなわち、拡散隔膜金属に隣接するＡｕ層からと、パッケージ・フランジ上のＡｕ層から）溶融Ｓｎ層内に急速に移動する。このようにしてはんだ付けを行い、回路ダイをパッケージ・フランジ上に取り付ける。しかし、拡散金属層に隣接するＡｕ層は非常に厚いので、溶融Ｓｎ層内、または約２８０℃で共晶合金を形成するＡｕとＳｎとの混合液内への固体Ａｕの拡散は完全ではなく、またはんだ付けの間の温度（３４０℃より低い）は、Ａｕの融点（１０６３℃）に、またはＡｕとＳｎとの共晶合成物に比べるとＡｕリッチのＡｕとＳｎの混合物の融点に達することはないので、拡散隔膜金属に隣接する層の一部はそのままで変わらない。これにより、Ｓｎは拡散隔膜金属に到達して侵食することはできない。ＡｕとＳｎとの共晶合成物は８０重量パーセントのＡｕと２０重量パーセントのＳｎとを含む。
本発明の或る変形では、Ａｕの第１の層の厚さは約３μｍから６μｍ、好ましくは５μｍである。
本発明の或る変形では、フランジは厚さ０．４μｍから２．５μｍのめっきされたＡｕの層を含み、はんだ付けのステップの間はこれはダイの上のＡｕおよびＳｎ層と共に、共晶合成物に比べるとＡｕリッチの合金を形成する。Ａｕリッチの合金のＡｕの重量パーセントは８６％から８９％の間でよい。
本発明の或る変形では、接着および拡散隔膜金属を蒸着させるステップはウェーハの裏面上にＴｉ層を蒸着させまたＰｔ層を蒸着させることを含む。
本発明の別の特徴および利点は以下の本発明の実施の形態の詳細な説明から明らかになる。
以下の記述では、本発明の完全な理解を助けるために特定の技術やアプリケーションなどの特定の詳細を示すが、これは説明のためであって制約するものではない。しかし当業者に明らかなように、本発明はこれらの特定の詳細から逸れる他の実施の形態で実施してよい。または、必要のない詳細を述べることにより本発明の説明が分かりにくくなることのないように、周知の方法および装置の詳細な説明は省くことにする。
図１は本発明に係る或る実施の形態の略流れ図であって、プロセス・フロー内の異なるステップを開示する。ステップ１０１で、ＤＩＳＣＯ機械的研磨機を用いてウェーハを薄くして、ウェーハ厚さを約５２５μｍまたは６７５μｍから、最終のダイ厚さより約３０μｍ厚く（本発明のこの実施の形態では約１１０μｍに）する。次にステップ１０２で、約３０μｍの欠陥エッチを行う。表面の粗さはＳＥＺ化学的エッチャにより制御する。Ｓｉウェーハの最終の厚さは約８０μｍである。或るアプリケーションでは、最終の厚さを４０μｍまで薄くする必要があると予想される。欠陥エッチにより結晶欠陥を除き、弾性のあるＳｉウェーハを得ることができる。ウェーハの厚さとはんだ金属スタック合成物と全厚さとに依存して、蒸着段階の間にＳｉウェーハは上に蒸着した金属によりかなり大きく曲がるのでこれは重要である。ウェーハをのこ引きしてダイを作るときは、ウェーハは完全に平らでなければならない。ウェーハが硬くてもろい場合は、平らにするプロセス中に壊れる。欠陥エッチを行うことによりウェーハの弾性が大きくなって、のこ引き中は平らにすることができる。
粗さは０．４−１．０μｍの粗さ範囲になるように制御されるので、金属スタックと粗くしたＳｉ表面との間の機械的結合が強くなる。またＳｉ表面が粗いと、ウェーハと接着金属層との間の接触面積が大きくなる。したがって、平らなＳｉ表面に比べて種々の強さの接着を行うことができる。せん断強さを計測したところ２０ｋｇ／５ｍｍ２を超えた。欠陥エッチについては図２に関して更に説明する。
ステップ１０３で、ＨＦヒューム処理（ＨＦ ｈｕｍｅ ｔｒｅａｔｍｅｎｔ）を行って、大気中の酸素によりＳｉ表面に形成された自然酸化物を除去する。または、希釈溶液によるＨＦスピンを用いてよい。ＨＦヒュームまたはＨＦ水溶液内のＦも表面上のＳｉに結合して、Ｓｉ−Ｆ結合を形成することによりＳｉ表面を不動態化（ｐａｓｓｉｖａｔｉｏｎ）して表面酸化を防ぐ。ステップ１０４で、接着金属、拡散隔膜金属、およびＡｕ／Ｓｎスタックの蒸着を行う。このステップについては図３で詳細に述べる。蒸着の後にステップ１０５で、ウェーハの裏面に紫外線硬化テープを貼ってのこ引きし、最後に、個々のダイをそれぞれのパッケージ・フランジにはんだ付けする。用いるはんだ付けツール（バッチ式や単一パッケージ・タイプなど）に従って、はんだ付けはギ酸（ｆｏｒｍｉｃ ａｃｉｄ）または窒素環境内で、２９０−３２０℃の温度で約３０秒から１５０秒の間行う。凝固温度は約２８０℃なので、ＡｕＳｉではんだ付けするときの３７０℃に比べて、ダイに生じる応力は低い。
図２は、粗い欠陥エッチである図１のステップ１０２の略流れ図である。ステップ２０１で、Ｓｐｉｎｅｔｃｈ（登録商標）ＢＴを媒体として用いて、１．２ｌ／ｍｉｎの流れと２５℃の温度でバルク・シリコン・エッチを行う。ステップ２０１は４０秒間行う。ステップ２０２で、スピン・オフを３秒間行う。ステップ２０１および２０２では、チャック速度（ｃｈｕｃｋ ｓｐｅｅｄ）は１４００ｒｐｍである。以下のステップでは全て、チャック速度は７００ｒｐｍである。
ステップ２０３で、１パート ＨＦ（１ ｐａｒｔ ＨＦ）、２パート ＨＮＯ３（２ ｐａｒｔｓ ＨＮＯ３）、および８パート Ｈ２ＳＯ４（８ ｐａｒｔｓ Ｈ２ＳＯ４）を媒体として用いて、１．０ｌ／ｍｉｎの流れでラフ・エッチを行う。ステップ２０３で、温度を５５℃に設定して、このステップを６０秒間行う。次にスピン・オフ・ステップ２０４を３秒間行い、リンス・ステップ２０５を、ＤＩを媒体として用いて１．０ｌ／ｍｉｎの流れで５秒間行う。ピーク・ラウンドアップ・ステップ（ｐｅａｋ ｒｏｕｎｄ−ｕｐ ｓｔｅｐ）２０６を、Ｓｐｉｎｅｔｃｈ（登録商標）Ｄを媒体として用いて、１．０ｌ／ｍｉｎの流れと２５℃の温度で２秒間行う。リンス・ステップ２０７を、媒体ＤＩを用いて１．０ｌ／ｍｉｎの流れで１０秒間行い、最後に、スピン・オフ・ステップ２０８を、チャック速度１５００ｒｐｍで１０秒間行う。
図３は、図１の蒸着ステップ１０４の詳細を示す略流れ図である。図３の流れ図は、全体で９．１μｍの厚さのＴｉ／Ｐｔ／Ａｕ／Ｓｎ／ＡｕスタックのＥビーム蒸着を開示する。ダイの目標合成物はＡｕ：Ｓｎ＝８５：１５重量パーセントである。Ｅビーム蒸着は３つのクヌーセン・プラネタリ（Ｋｎｕｄｓｅｎ ｐｌａｎｅｔａｒｉｅｓ）を備え、これにより厚さの精度が＋／−５％より高い、一般に＋／−３％の均一な堆積が達成される。堆積効率は約５０％である。
ステップ３０１で、酸素により起こるはんだ凝縮を防ぐために、基本圧力をクライオポンプ（ｃｒｙｏ−ｐｕｍｐ）で１．５＊１０−７ミリバール未満に下げる。ステップ３０２で、１５０ｎｍの厚さのＴｉ層を１．０ｎｍ／ｓの蒸着速度で蒸着することにより接着金属層を追加する。ステップ３０３で、１５０ｎｍの厚さのＰｔ層を０．５ｎｍ／ｓの蒸着速度で蒸着することにより拡散隔膜金属層を追加する。ステップ３０４で、１．０ｎｍ／ｓの速度で蒸着することにより５０００ｎｍの厚さのＡｕ層を追加して、はんだスタック内の第１の層を形成する。蒸着を行うと、ウェーハとすでにウェーハ上にある金属スタックに凝縮熱が発生するので、ステップ３０５で、ウェーハを冷やすために２０分間の休止を行う。ステップ３０６で、１．５ｎｍ／ｓの蒸着速度で２８００ｎｍのＳｎ層を追加し、ステップ３０７で更に２０分間の休止を行う。最後に、１．０ｎｍ／ｓの蒸着速度で１０００ｎｍの厚さのＡｕ層の酸化防止キャップ層を追加する。全堆積プロセスの間、ウェーハ温度は一般に１３０℃未満である。また６個の水晶を持つＥビーム・エバポレータを備えて、金属堆積の厚さを正確に監視する。
図４は、本発明に係る集積回路ダイの略側面図で、上に説明した方法に従って作られた金属スタックを含む。図の寸法は任意である。その裏面にＴｉの第１の層４０２を有する回路ダイ４０１の厚さは１５０ｎｍである。Ｔｉ層４０２の上部は１５０ｎｍの厚さのＰｔ層４０３、５０００ｎｍの厚さのＡｕ層４０４、２８００ｎｍの厚さのＳｎ層４０５、最後に１０００ｍｎ厚さのＡｕ層が蒸着される。層４０２から４０６で金属スタックを構成する。
ウェーハ厚さが約６０μｍまたはそれより薄いときは、より薄い金属スタックが好ましい。６μｍという薄い金属スタックでは、フランジは一層平らでなければならない。かかる薄い金属スタックは、例えば、Ｓｉ表面から外に向かって順に、１００ｎｍのＴｉ／１００ｎｍのＰｔ／３４００ｎｍのＡｕ／１９００ｎｍのＳｎ／７００ｎｍのＡｕで構成してよい。
図５は本発明に係るパッケージ５０１の略平面図である。パッケージはフランジ５０２を含み、その上に本発明に係る集積回路ダイ５０３がはんだ付けされている。
図６は本発明に係るパッケージの一部の略平面図である。パッケージのフランジ６０１はウインドウ・フレーム６０２を含む。ウインドウ・フレームの上に外部コネクタ６０３が取り付けられている。コンデンサ６０４がＡｕワイヤ・ボンド６０６により電力トランジスタ６０５に接続され、更に外部コネクタ６０３に接続される。この実施の形態では、異なる種類の複数の回路と離散的構成要素がここに説明した方法に従ってフランジ６０１にはんだ付けされている。
本発明を複数の方法で変更してよいことは明らかである。かかる変形は本発明の範囲から逸れるものと考えてはならない。当業者に明らかなように、全てのかかる修正は添付のクレームの範囲内に含まれるものである。
本発明は本発明の実施の形態の詳細な説明と添付の図１−６からよく理解することができる。図面は単なる例示として与えられるものであって、本発明を制限するものではない。
本発明に係る或る実施の形態の略流れ図である。 図１に示す欠陥エッチ・ステップの詳細を示す略流れ図である。 図１に示す蒸着ステップの詳細を示す略流れ図である。 本発明に係る回路ダイの略側面図である。 本発明に係る集積回路を含む本発明に係る集積回路パッケージの略平面図である。 本発明に従って取り付けられた回路および電力トランジスタを含む本発明に係るパッケージの一部の略平面図である。

Claims (39)

  1. それぞれがウェーハからのこ引きされたＳｉ回路ダイをヒートシンクに取り付ける方法であって、
    機械的研磨により前記ウェーハを薄くするステップと、
    前記ウェーハに等方性湿式化学的エッチを行って結晶欠陥を除くステップと、
    前記ウェーハの裏面に接着および拡散隔膜金属を蒸着させるステップと、
    前記ウェーハの裏面にＡｕおよびＳｎを蒸着させることによりＡｕおよびＳｎを追加するステップであって、Ａｕの前記追加したＡｕおよびＳｎに対する重量割合は８５％以上である追加ステップと、
    前記ウェーハをのこ引きして回路ダイを作るステップと、
    前記各回路ダイをそれぞれのヒートシンクにはんだ付けするステップであって、前記追加したＡｕおよびＳｎがはんだを形成する、はんだ付けステップと、
    を含むＳｉ回路ダイを取り付ける方法。
  2. 前記ヒートシンクは集積回路パッケージのフランジである、請求項１記載のＳｉ回路ダイを取り付ける方法。
  3. 前記ヒートシンクはＲＦ電力モジュールまたはプリント回路板上のヒートシンクである、請求項１記載のＳｉ回路ダイを取り付ける方法。
  4. 前記回路ダイは集積回路ダイ、電力トランジスタ、またはコンデンサであり、また前記回路ダイの１つ以上はそれぞれのヒートシンクにはんだ付けされる、請求項１−３の任意の１つの項記載のＳｉ回路ダイを取り付ける方法。
  5. 前記等方性湿式化学的エッチは等方性スピン・エッチである、請求項１−４の任意の１つの項記載のＳｉ回路ダイを取り付ける方法。
  6. 前記等方性湿式化学的エッチの後にＳｉ表面にラフ・スピン・エッチを行ってＳｉ表面を粗くするステップを含む、請求項１記載のＳｉ回路ダイを取り付ける方法。
  7. 前記等方性湿式化学的エッチを行うステップは前記ウェーハ裏面の少なくとも２５μｍを除去する、請求項１記載のＳｉ回路ダイを取り付ける方法。
  8. 前記ヒートシンクは純Ｃｕ、またはＣｕとＺｒまたはＣＰＣ材料またはＰＣＭ材料との合金である、請求項１記載のＳｉ回路ダイを取り付ける方法。
  9. 前記ウェーハの裏面にＡｕおよびＳｎを追加するステップは、第１のＡｕ層とＳｎ層と第２のＡｕ層とを蒸着させることにより行う、請求項１記載のＳｉ回路ダイを取り付ける方法。
  10. 前記ウェーハの裏面にＡｕおよびＳｎを追加するステップは、第１のＡｕ層とＳｎ層とを蒸着することにより行う、請求項１記載のＳｉ回路ダイを取り付ける方法。
  11. 前記第１のＡｕ層は、前記回路ダイを前記ヒートシンクにはんだ付けする前記ステップの間は前記拡散隔膜金属層に隣接する前記第１のＡｕ層の少なくとも一部が固体状態を保持するように形成される、請求項１０記載のＳｉ回路ダイを取り付ける方法。
  12. 前記ヒートシンクはめっきされたＡｕの層を含み、前記はんだ付けのステップの間はウェーハ上のＡｕおよびＳｎ層と共に、８０重量パーセントのＡｕと２０重量パーセントのＳｎの、ＡｕとＳｎとの共晶合成物に比べるとＡｕリッチのはんだを形成する、請求項１記載のＳｉ回路ダイを取り付ける方法。
  13. 前記Ａｕリッチのはんだは８６から８９重量パーセントのＡｕを含む、請求項１２記載のＳｉ回路ダイを取り付ける方法。
  14. 接着および拡散隔膜金属を蒸着させる前記ステップは前記ウェーハの裏面にＴｉ層を蒸着させまたＰｔ層を蒸着させることを含む、請求項１記載のＳｉ回路ダイを取り付ける方法。
  15. ラフ・エッチの後にラウンドアップ・スピン・エッチを行って鋭い凹部ピークを除去するステップを含む、請求項６記載のＳｉ回路ダイを取り付ける方法。
  16. ウェーハからのこ引きされてヒートシンクに取り付けられるＳｉ回路ダイを製作する方法であって、
    機械的研磨により前記ウェーハを薄くし、
    前記ウェーハに等方性湿式化学的エッチを行って結晶欠陥を除き、
    前記ウェーハの裏面に接着および拡散隔膜金属を蒸着させ、
    前記ウェーハの裏面にＡｕおよびＳｎを蒸着させることによりＡｕおよびＳｎを追加し、Ａｕの重量割合は前記追加したＡｕおよびＳｎの８５％以上であり、
    前記ウェーハをのこ引きして回路ダイを作る、
    ことを含むＳｉ回路ダイを製作する方法。
  17. 前記ヒートシンクは集積回路パッケージのフランジである、請求項１６記載のＳｉ回路ダイを製作する方法。
  18. 前記ヒートシンクはＲＦ電力モジュールまたはプリント回路板上のヒートシンクである、請求項１６記載のＳｉ回路ダイを製作する方法。
  19. 前記回路ダイは集積回路ダイ、電力トランジスタ、またはコンデンサであり、また前記回路ダイの１つ以上は前記パッケージのそれぞれのフランジにはんだ付けされる、請求項１６記載のＳｉ回路ダイを製作する方法。
  20. 前記等方性湿式化学的エッチは等方性スピン・エッチである、請求項１６記載のＳｉ回路ダイを製作する方法。
  21. 前記等方性湿式化学的エッチの後にＳｉにラフ・エッチを行ってＳｉ表面を粗くするステップを含む、請求項１６記載のＳｉ回路ダイを製作する方法。
  22. 前記ウェーハの裏面にＡｕおよびＳｎを追加するステップは、第１のＡｕ層とＳｎ層と第２のＡｕ層とを蒸着させることにより行う、請求項１６記載のＳｉ回路ダイを製作する方法。
  23. 前記第１のＡｕ層は、前記回路ダイを前記ヒートシンクにはんだ付けする前記ステップの間は前記第１のＡｕ層の少なくとも一部が固体状態を保持するように形成される、請求項２２記載のＳｉ回路ダイを製作する方法。
  24. 前記フランジはめっきされたＡｕの層を含み、前記はんだ付けのステップの間はダイ上のＡｕおよびＳｎ層と共にＡｕリッチのはんだを形成する、請求項１６記載のＳｉ回路ダイを製作する方法。
  25. 前記Ａｕリッチのはんだは８６から８９重量パーセントのＡｕを含む、請求項２４記載のＳｉ回路ダイを製作する方法。
  26. 接着および拡散隔膜金属を蒸着させる前記ステップは前記ウェーハの裏面にＴｉ層を蒸着させまたＰｔ層を蒸着させることを含む、請求項１６記載のＳｉ回路ダイを製作する方法。
  27. ラフ・エッチの後にラウンドアップ・エッチを行って鋭い凹部ピークを除去するステップを含む、請求項２１記載のＳｉ回路ダイを製作する方法。
  28. Ｓｉ回路ダイであって、
    ヒートシンクに取り付けられる前記ダイの裏面上の接着および拡散隔膜金属の層と、
    ＡｕとＳｎとの交互の層のスタックであって、前記拡散隔膜金属の層に隣接する前記スタック内の第１の層はＡｕ層であり、前記スタック内の最後の層はＡｕ層であるスタックと、
    を含み、
    前記スタック内のＡｕの重量パーセントは８５％以上である、
    ことを特徴とする回路ダイ。
  29. 前記回路ダイは集積回路ダイ、電力トランジスタ、コンデンサ、インダクタ、ダイオード、または抵抗器である、請求項２８記載の回路ダイ。
  30. 前記接着および拡散隔膜金属の層はＴｉの第１の層とＰｔの第２の層とを含む、請求項２８記載の回路ダイ。
  31. 前記回路ダイの厚さは１５０μｍ未満である、請求項２８記載の回路ダイ。
  32. 前記回路ダイの前記裏面は結晶欠陥をほとんどまたは全く含まない、請求項２８記載の回路ダイ。
  33. 前記拡散隔膜金属に隣接する、前記スタック内の前記第１のＡｕ層は、前記ダイをヒートシンクにはんだ付けする間、該第１のＡｕ層の少なくとも一部が固体状態を保持する、請求項２８記載の回路ダイ。
  34. 前記Ａｕの第１の層は、ダイの厚さが６０μｍを超える場合は３μｍから６μｍであり、ダイの厚さが６０μｍに満たない場合は３μｍである、請求項３３記載の回路ダイ。
  35. 前記Ａｕの最終の層の厚さは０．５μｍから１．０μｍである、請求項２８記載の回路ダイ。
  36. 前記ＡｕとＳｎの交互の層のスタックは３つの層、すなわち、Ａｕの第１の層とＳｎの層とＡｕの最終の層とを含む、請求項２８記載の回路ダイ。
  37. 請求項２８から３６の任意の１つの項記載のフランジおよびＳｉ集積回路を含む回路パッケージであって、前記フランジはＣｕと、ＺｒまたはＣＰＣ材料またはＰＣＭ材料の合金から作られる、回路パッケージ。
  38. 請求項２８から３６の任意の１つの項記載のヒートシンクおよびＳｉ集積回路を含む電力モジュールであって、前記ヒートシンクはＣｕとＺｒまたはＣＰＣ材料またはＰＣＭ材料の合金から作られる、電力モジュール。
  39. 前記ＡｕとＳｎとのスタック内のＡｕとＳｎとの関係は、前記回路ダイを前記集積回路パッケージ上の前記フランジにはんだ付けした後、前記スタック内のＡｕの重量パーセントが８６％から８９％でなければならないという要求により決まる、請求項３７記載の回路パッケージ。
JP2007502765A 2004-03-09 2005-03-07 Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール Expired - Fee Related JP4700681B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04445024.5 2004-03-09
EP04445024A EP1575089B1 (en) 2004-03-09 2004-03-09 Highly reliable, cost effective and thermally enhanced AuSn die-attach technology
PCT/SE2005/000331 WO2005086220A1 (en) 2004-03-09 2005-03-07 Highly reliable, cost effective and thermally enhanced ausn die-attach technology

Publications (2)

Publication Number Publication Date
JP2007528601A JP2007528601A (ja) 2007-10-11
JP4700681B2 true JP4700681B2 (ja) 2011-06-15

Family

ID=34814471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502765A Expired - Fee Related JP4700681B2 (ja) 2004-03-09 2005-03-07 Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール

Country Status (5)

Country Link
US (1) US7608485B2 (ja)
EP (1) EP1575089B1 (ja)
JP (1) JP4700681B2 (ja)
DE (1) DE602004010061T2 (ja)
WO (1) WO2005086220A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327029B2 (en) * 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
JP2009054892A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd Ｌｅｄチップの実装方法
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
US8994182B2 (en) 2012-12-21 2015-03-31 Cree, Inc. Dielectric solder barrier for semiconductor devices
US8970010B2 (en) 2013-03-15 2015-03-03 Cree, Inc. Wafer-level die attach metallization
JP5877487B1 (ja) * 2014-12-26 2016-03-08 パナソニックＩｐマネジメント株式会社 発光装置
US9893027B2 (en) 2016-04-07 2018-02-13 Nxp Usa, Inc. Pre-plated substrate for die attachment
US10610104B2 (en) 2016-12-07 2020-04-07 Progenity, Inc. Gastrointestinal tract detection methods, devices and systems
CA3045310A1 (en) 2016-12-14 2018-06-21 Progenity, Inc. Treatment of a disease of the gastrointestinal tract with a chemokine/chemokine receptor inhibitor
WO2020106750A1 (en) 2018-11-19 2020-05-28 Progenity, Inc. Methods and devices for treating a disease with biotherapeutics
CN115666704A (zh) 2019-12-13 2023-01-31 比奥拉治疗股份有限公司 用于将治疗剂递送至胃肠道的可摄取装置
CN114171422B (zh) * 2022-02-11 2022-06-03 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556839A (en) * 1978-06-28 1980-01-18 Nec Corp Semiconductor device
JPS6223118A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置
JPS63221634A (ja) * 1987-03-10 1988-09-14 Nippon Mining Co Ltd 半導体ペレツトの固定方法
JPH04156935A (ja) * 1990-10-19 1992-05-29 Ngk Insulators Ltd セラミック粒の製造方法
JPH04336702A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp パッケージ
JPH06349866A (ja) * 1993-06-10 1994-12-22 Sumitomo Electric Ind Ltd 半導体ウェハ及び半導体素子のダイボンディング方法
JPH07130685A (ja) * 1993-11-05 1995-05-19 Sumitomo Electric Ind Ltd 半導体ウェーハの製造方法
JPH09283909A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 電子回路装置およびその製造方法
JPH1070141A (ja) * 1996-06-28 1998-03-10 Internatl Business Mach Corp <Ibm> チップ・キャリア・モジュール、情報処理システム及び形成方法
JPH1079471A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 半導体装置、その製造方法及びフレキシブルカード
JPH10326806A (ja) * 1997-03-28 1998-12-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JPH11204884A (ja) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp ハンダ形成方法
JP2002151541A (ja) * 2000-11-15 2002-05-24 Hitachi Ltd 電子部品
JP2002270676A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP2003037231A (ja) * 2001-07-23 2003-02-07 Ibiden Co Ltd モジュール用基板
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648357A (en) * 1969-07-31 1972-03-14 Gen Dynamics Corp Method for sealing microelectronic device packages
JPS5837713B2 (ja) * 1978-12-01 1983-08-18 富士通株式会社 半導体レ−ザ−装置の製造方法
US4518112A (en) * 1982-12-30 1985-05-21 International Business Machines Corporation Process for controlled braze joining of electronic packaging elements
JPS6156422A (ja) * 1984-08-28 1986-03-22 Nec Corp 半導体装置
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
GB2221570B (en) * 1988-08-04 1992-02-12 Stc Plc Bonding a semiconductor to a substrate
DE4025622A1 (de) * 1990-08-13 1992-02-20 Siemens Ag Anschlusskontakthoecker und verfahren zu dessen herstellung
US5353193A (en) * 1993-02-26 1994-10-04 Lsi Logic Corporation High power dissipating packages with matched heatspreader heatsink assemblies
US5384690A (en) * 1993-07-27 1995-01-24 International Business Machines Corporation Flex laminate package for a parallel processor
GB2300375B (en) * 1994-08-01 1998-02-25 Nippon Denso Co Bonding method for electric element
US6027957A (en) * 1996-06-27 2000-02-22 University Of Maryland Controlled solder interdiffusion for high power semiconductor laser diode die bonding
TW380284B (en) * 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
JP2003068751A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
US6660548B2 (en) * 2002-03-27 2003-12-09 Intel Corporation Packaging of multiple active optical devices
US6833289B2 (en) * 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556839A (en) * 1978-06-28 1980-01-18 Nec Corp Semiconductor device
JPS6223118A (ja) * 1985-07-24 1987-01-31 Hitachi Ltd 半導体装置
JPS63221634A (ja) * 1987-03-10 1988-09-14 Nippon Mining Co Ltd 半導体ペレツトの固定方法
JPH04156935A (ja) * 1990-10-19 1992-05-29 Ngk Insulators Ltd セラミック粒の製造方法
JPH04336702A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp パッケージ
JPH06349866A (ja) * 1993-06-10 1994-12-22 Sumitomo Electric Ind Ltd 半導体ウェハ及び半導体素子のダイボンディング方法
JPH07130685A (ja) * 1993-11-05 1995-05-19 Sumitomo Electric Ind Ltd 半導体ウェーハの製造方法
JPH09283909A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 電子回路装置およびその製造方法
JPH1070141A (ja) * 1996-06-28 1998-03-10 Internatl Business Mach Corp <Ibm> チップ・キャリア・モジュール、情報処理システム及び形成方法
JPH1079471A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd 半導体装置、その製造方法及びフレキシブルカード
JPH10326806A (ja) * 1997-03-28 1998-12-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JPH11204884A (ja) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp ハンダ形成方法
JP2002151541A (ja) * 2000-11-15 2002-05-24 Hitachi Ltd 電子部品
JP2002270676A (ja) * 2001-03-12 2002-09-20 Hitachi Ltd 半導体装置の製造方法
JP2003037231A (ja) * 2001-07-23 2003-02-07 Ibiden Co Ltd モジュール用基板
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法

Also Published As

Publication number Publication date
DE602004010061T2 (de) 2008-09-11
DE602004010061D1 (de) 2007-12-27
JP2007528601A (ja) 2007-10-11
WO2005086220A1 (en) 2005-09-15
US7608485B2 (en) 2009-10-27
EP1575089B1 (en) 2007-11-14
EP1575089A1 (en) 2005-09-14
US20070181987A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
JP4700681B2 (ja) Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
WO2018221493A1 (ja) セラミックス回路基板及びそれを用いたモジュール
EP2282334B1 (en) Method for producing substrate for power module
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
EP2100328A1 (en) Solder bump/under bump metallurgy structure for high temperature applications
US8021929B2 (en) Apparatus and method configured to lower thermal stresses
WO2012049893A1 (ja) 高温半導体素子用平角状銀（Ａｇ）クラッド銅リボン
JP2017035805A (ja) 金属セラミック接合基板及び、その製造方法
KR20010073192A (ko) 기판에 반도체 칩을 땜납하는 방법 및 장치
CN1529343A (zh) 一种基于金锡共晶的硅/硅键合方法
JP2006114827A (ja) 半導体装置
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP5640569B2 (ja) パワーモジュール用基板の製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP4409041B2 (ja) サブマウント材
JP2003007939A (ja) ヒートシンク付セラミック回路基板及びその製造方法
JP4323706B2 (ja) セラミック体と銅板の接合方法
JP4919357B2 (ja) 電子デバイスの製造方法
JP6428327B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2010205974A (ja) 半導体装置
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JPH05160288A (ja) 半導体装置実装用基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110304

R150 Certificate of patent or registration of utility model

Ref document number: 4700681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees