JPH09283909A

JPH09283909A - 電子回路装置およびその製造方法

Info

Publication number: JPH09283909A
Application number: JP9803196A
Authority: JP
Inventors: Masahito Ijuin; 正仁伊集院; Osamu Yamada; 收山田; Taisuke Iwato; 泰典岩藤; Tsutomu Kuroiwa; 勉黒岩; Shinji Tsuji; 伸二辻; Satoru Kikuchi; 悟菊池
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-04-19
Filing date: 1996-04-19
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】本発明の目的は、はんだ接合において、微小な
接合部にも対応して、安定したはんだ薄膜を接合部に供
給することにより、高精度で高信頼性のはんだ接合を行
うことである。【解決手段】AuおよびSnから成るはんだにおいて、Sn中
にAuを分散させた構成、または、SnとAuを層状に重ねた
構成によるはんだ膜を用いて接合を行うことで、Snの表
面酸化やAu-Sn化合物の生成を抑制とともに、はんだ組
成をSn20〜38wt%に設定することで、ぬれ性が向上す
る。これにより、均一なかつ良好なぬれ広がりによるは
んだ接合が行える。これにより光素子の実装等における
高精度の接合や高い冷却効率を要求される電子部品の実
装等が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般電子部品や能動
部品等の回路部品の接続にはんだ膜を用いた電子回路装
置とその製造方法に関する。

【０００２】

【従来の技術】従来から、抵抗やコンデンサ等の一般電
子部品やIC、半導体レーザ等の能動部品の実装において
は、はんだによる接合が広く一般的に行われている。そ
の中で、AuとSnの組成から成るはんだは、素子のダイボ
ンディングやモジュール等の封止用に使用されている。
例えば、AuとSnの共晶組成である、Au20wt%Snはんだ
（融点：280℃）を用いたはんだ接合が一般的である。
この場合、はんだは、Au20wt%Sn組成のはんだを、必要
とする量だけ、リボン状あるいはボール状に形成させて
おき、それを接合部に供給して加熱溶融することで、接
合している。この方法は、はんだの組成が正確であり、
かつ安定してはんだを供給する事が可能となる。

【０００３】一方、最近の電子回路装置の小型化、高密
度化、多機能化により、はんだ接合部も微細化、高精度
化が要求されている。この接合部の微細化に伴い、AuーS
n系のはんだを用いた接合においても、供給はんだ量の
少量化が進み、上記のようなリボン状はんだやボール状
はんだによるはんだ供給方法では、安定した接合ができ
ない。この問題を解決するために、被接合部である、素
子や部品あるいは基板電極上に、蒸着により、Au20wt%S
nとなるように、AuとSnを１層ずつ、あるいは、Au、S
n、Auの順に１層ずつ積層させることで、はんだ供給を
行っている。このはんだ供給方法により、Au-Sn系はん
だの薄膜化が容易となり、微細な接合部にも高精度なは
んだ供給が行える。この薄膜での接続の場合、一般に大
気雰囲気で加熱溶融し、接合部に荷重やスクラブを加え
たりしている。しかし、高精度を必要とする実装や微小
素子等の接合において、荷重やスクラブを加えられない
場合は、N2雰囲気等の低酸素濃度中で加熱を行ってい
る。また、TAB等の接合技術においても、同じAuーSn系は
んだを用いた接合が行われている。これは、被接合部の
電極にそれぞれAuとSnを、蒸着やめっき等により形成さ
せておき、AuとSnの蒸着膜どうしを密着させ、加圧しな
がらSnの融点である232℃まで加熱溶融することで、溶
融Sn中にAuが拡散してAuSnはんだを形成して接合される
方法である。

【０００４】

【発明が解決しようとする課題】しかし、従来方式の蒸
着によるAuとSnの積層はんだでは、Snが加熱等による拡
散で、表面に露出して酸化膜を形成し、ぬれ性を阻害し
てしまう。つまり、酸化膜を形成すればその部分により
接合部分での均一なはんだのぬれが確保できず、実装上
で必要な高さ精度が出せない。

【０００５】また、AuとSnが固相拡散して、高融点のAu
Sn化合物をはんだ中やはんだ表面に形成して、はんだの
未溶融やぬれ不良となる。これによっても電子部品装置
における高さ精度を確保できない原因となる。

【０００６】さらに、AuやSnが素子や基板側のメタライ
ズと化合物を形成して、Au-Snの組成が共晶組成からず
れて高融点化し、同様の接合不良を起こしやすくなる。
従って高精度の実装を要求する接合部においては、はん
だ中に形成された高融点のAuSn化合物により、高さ精度
が低下してしまう。

【０００７】一方、AuとSnをそれぞれの被接合部に供給
し、密着、加圧する接合では、素子、部品等の微細化、
高性能化等よって、素子や部品の耐圧荷重が小さくなる
ために、加圧を小さくする必要がある。この場合、Snと
Auとの密着性が悪いため、接続強度が低下したり、Snと
Auが選択的に反応してしまうため、高精度の接続が行え
ない等の問題がある。

【０００８】ここで高さ精度を求められる技術として
は、光通信などが挙げられる。光通信においては、例え
ば、光素子の光軸と、回路基板上の光軸とを軸合わせす
る必要があり、そのために回路基板に光素子を実装する
際のその高さ精度が要求されている。従って前述のよう
なはんだ接続では、高密度実装された電子部品装置の実
装に必要な高さ精度を確保できない。

【０００９】本発明の目的は、電子部品と回路基板との
実装で要求される高さ精度を高精度に実現する電子部品
装置の製造方法もしくはその電子部品装置を提供するこ
とにある。つまり、電子部品と回路基板とのAuーSnのは
んだによる接合において、その微小な接合部にも対応し
て、安定したはんだ薄膜を接合部に供給しつつ、Snの酸
化やAuーSn及びAu系、Sn系化合物の形成などによる接合
不良を防止して、高精度で高信頼なはんだ接合を行うこ
とを目的とする。

【００１０】

【課題を解決するための手段】そこで本発明は、上記目
的を達成するために、被接合部の電極上にAuとSnの蒸着
膜を形成させる際、Auの蒸着膜中にSnを、表面に露出さ
せない程度に分散させて形成するか、あるいは、AuとSn
の蒸着膜をそれぞれ薄く複数層、交互に積層させたはん
だ膜を用いて電子部品装置を構成・製造する。

【００１１】具体的には、電子部品の電極部分にAu中に
Snを分散させたはんだ膜を形成し、回路基板と該はんだ
膜を形成した電子部品とを位置合わせし、該はんだ膜を
所定の温度で溶融して該電子部品を該回路基板に実装す
る。または、電子部品の電極部分にSnとAuを層状に重ね
たはんだ膜を形成し、回路基板と該はんだ膜を形成した
電子部品とを位置合わせし、該はんだ膜を所定の温度で
溶融して該電子部品と該回路基板に実装する。

【００１２】光素子を実装する上では、光素子の電極に
Au中にSnを分散させたはんだ膜を形成し、回路基板と該
はんだ膜を形成した光素子とを位置合わせし、該はんだ
膜を所定の温度で溶融して該光素子の光軸と回路基板上
の光軸との高さ合わせをし、該電子部品を該回路基板に
実装しても良いし、光素子の電極にSnとAuを層状に重ね
たはんだ膜を形成し、回路基板と該はんだ膜を形成した
光素子とを位置合わせし、該はんだ膜を所定の温度で溶
融して該光素子の光軸と回路基板上の光軸との高さ合わ
せをし、該電子部品を該回路基板に実装しても良い。

【００１３】前述の層状のはんだ膜は、AuおよびSnの１
層分の膜厚を0.001〜1.0ミクロンとすることが好まし
い。特にSnの膜厚は、より薄い方が良い。図７にSn膜の
蒸着時における装置の膜厚設定値と実膜厚値の関係を示
す。なお、表面粗さのばらつきをエラーバーで示してい
る。エラーバーの幅が、設定膜厚：0.2umでは、0.07u
m、設定膜厚：0.4umでは、約0.12um、設定膜厚：0.6um
では、約0.15umと、膜厚が厚くなるにつれて、表面が粗
くなっていることがわかる。Snの膜厚ばらつきが大きく
なると、その上のAuも、その表面状態にならって成膜さ
れるため、最表面層のAuにおいては、部分的に下層のSn
が露出する可能性があり、酸化による接合不良の原因と
なると考える。また、はんだ膜表面が平坦でないと、は
んだと基板上のAuメタライズが部分的にしか接触せず、
加熱溶融した際、接触した部分から選択的にぬれひろが
っていく。薄膜のはんだの場合、接合面積に比べ、はん
だ量が非常に少ないため、ぬれに差がでると、全体にぬ
れ広がらないうちに接合が完了してしまい接続不良とな
ってしまう。したがって、Snの膜厚をできるだけ薄くす
ることで、膜粒子が粗大化し、膜厚がばらつくことを抑
制でき、実装上の高さ精度をより高精度に実現できる。
また、積層した膜構成は、Au/Sn/Auの膜構成を複数回積
層しても良い。この場合、Au/Sn/Auの膜構成における３
層の合計の膜厚が、0.001〜1ミクロンであることが好ま
しい。これも前述した理由による。

【００１４】Au-Snには、そのはんだ組成としてSn20〜3
8wt％とすることが好ましい。これは、素子や基板のメ
タライズとAu、Sn間での化合物の形成によるAu、Snの消
費分を考慮して、分散または積層するAu-Snはんだの組
成を選定したものであり、これにより、表面の酸化やAu
-Sn化合物層の形成を防止できるとともに、はんだぬれ
性を向上して、上記課題を解決することができる。

【００１５】さらに、はんだ膜の最表面をAu層にするこ
とが好ましい。このようにすれば、酸化されやすいSnが
大気と触れにくくなるので、酸化膜の発生を低減するこ
とができ、この酸化膜が原因で生ずる高さ精度のばらつ
きを抑制することができる。

【００１６】図１を代表例として、本発明の原理を具体
的に説明する。まず、同図（ａ）に示すように、素子や
部品電極メタライズ上に、Au中にSnを分散させた例であ
り、電極メタライズからはんだ膜表面の方向へ、Au中の
Sn濃度が少なくなり、最表面ではAuのみとなるように、
蒸着膜を形成させている。これにより、AuとSnを必要膜
厚だけ１層ずつ積層した場合のようにAuとSnとの界面全
体で拡散反応を起こすのに比べて、Au中にSnが分散して
存在するため、拡散が分散して、表面へのSnの露出によ
る酸化やAuーSn化合物層の形成を抑えることができ、実
装上で必要とする高さ精度を確保できる。また、同図
（ｂ）に示すように、AuとSnの蒸着膜を交互に複数回積
層して多層化し、最表面をAu層となるように形成させ
る。これにより、同図（ａ）と同様に、Snの表面酸化を
抑えるとともに、Au-Sn化合物が層状に厚く形成するこ
とを抑え、実装上で必要とする高さ精度を確保できる。
つまり、図１に示すようにはんだ膜を構成すれば、その
ぬれ性が向上するため、大気中雰囲気で低荷重や無荷重
・スクラブの接合条件においても接合が良好に行える。
さらに、AuとSnを多層に積層することで、はんだ膜厚の
制御性も向上する。つまり、例えば蒸着等によりSnを蒸
着する際は、膜厚を厚くすると、膜粒子が粗大化して膜
厚ばらつきが大きくなる。さらに、表面が荒くなるた
め、表面をAu膜で覆っても、部分的にAuの厚みが薄くな
り、酸化する可能性がある。したがって、Au-Snはんだ
の必要膜厚に対して、AuとSnをより薄く積層すること
で、ぬれ不良等の接合不良を防ぎ、高精度で高信頼性の
はんだ接合を可能とする。

【００１７】

【発明の実施の形態】以下、図面にしたがって本発明の
実施例を説明する。

【００１８】まず、本発明に適用するはんだ膜について
説明する。このようなはんだ膜を用いることで、電子部
品と回路基板との実装で要求される高さ精度を高精度に
実現する電子部品装置を提供する。

【００１９】図１（ａ）は本発明における実施例の説明
図である。

【００２０】同図の示すとおり、電子部品１上の電極２
に、Au中にSnが分散したはんだ膜３を例えば、0.1から1
0ミクロン程度、形成させる。はんだ膜３の形成方法と
しては、例えば、抵抗蒸着法等により、AuとSnの蒸着源
を、それぞれ秤量して、同時に蒸着する。この方法で行
うと、AuとSnの融点や蒸気圧の違いで、Snが先に蒸着さ
れる。これにより、結果としてAu中にSnが分散し、表面
はAu層となる様なはんだ膜が形成される。これにより、
Snの表面露出による酸化を起こり難くするとともに均一
なAuとSn界面と比較して、拡散が分散するため、高融点
のAu-Sn化合物の形成をを抑制することができる。これ
により、窒素中等の低酸素濃度雰囲気中だけでなく、大
気中でも良好な接続が行える。なお、AuとSnの組成につ
いては、Au20wt%Snの共晶組成よりも、Snリッチな組成、例
えば、Au24wt％Snの組成になるように秤量して、蒸着を
行う。このAu-Snの組成について、図２を用いて具体的
に説明する。図２（ａ）に示す通り、AuーSn中のSn量を
パラメータとして、Auメタライズ表面へのはんだぬれ広
がりを測定した結果、AuーSn共晶である20wt%SnからSn量
が増加するにつれて、ぬれ広がり率が上昇し、その後さ
らに、Sn量が増加していくと再びぬれ広がり率は減少す
る。なお、この測定における、雰囲気は窒素雰囲気中、
加熱温度は340℃（約１分間）である。この結果につい
ては、同図（ｂ）のAu-Snの平衡状態図を用いて考察す
ると、AuーSnの共晶である20wt%Snでは、金属間化合物Au
5SnとAuSnの共晶組成となっており、融点も２８０℃とS
n50wt%以下の組成中では、最も低く安定な状態である。
したがって、この組成のはんだが溶融して、Auのメタラ
イズ上へぬれ広がろうとすると、AuSnはんだ中へAuが拡
散することになり、共晶組成からAuリッチ側へ移行して、A
u5Snを生成して、融点が上昇することになる。これによ
り、はんだの組成が、共晶点よりもSn量大の側にある
と、はんだが溶融してぬれ広がって行く際には、融点を
低くなり、共晶点へ近づく方向、つまり、共晶の安定な
組成へ移行していく。これにより、共晶点よりSn量大側
の組成の方がぬれ広がりが良いと考えられる。なお、Sn
量が30wt%程度まで増加すると、再びぬれ広がり率が減
少するのは、加熱温度が340℃であり、Sn量30wt%付近で
は、融点（固相線側）が380℃近くまで上昇しており、
部分的に凝固してしまうため、ぬれ広がり率が低下する
と考えられる。したがって、素子や基板の耐熱性等に問
題が無く、加熱温度をさらに上昇させ、AuSn化合物の融
点である418゜Cまて加熱が可能であれば、Sn量約20〜38w
t%の範囲において、共晶組成よりもぬれ性は向上すると
考える。以上の結果より、Au-Snはんだの組成は、Au20w
t%Snの共晶点よりも、ややSn量大側の組成、例えば24wt
%Sn量の組成となるように蒸着を行えば、ぬれ性のよい
接合が可能となる。

【００２１】図１（ｂ）は本発明における他の実施例の
説明図である。

【００２２】同図に示す通り、電子部品１例えば、レー
ザダイオード等の光素子上の電極２、例えば、Ti,Pt,Au
の順で積層された電極上に、Au膜３ａとSn３ｂの薄膜を
蒸着等により、必要膜厚、例えば0.1〜10ミクロン程
度、複数回交互に積層させる。

【００２３】なお、最表面の層は、Snの酸化防止のた
め、Au層となるよう形成する。さらに、形成するAu-Sn
はんだの組成は、実施例１で示した通り、Au20wt%Sn共
晶よりもSn量大側の、例えばAu23wt%Snとなるように設
定する。これにより、同じトータルのはんだ膜厚でも、
例えばAu/Sn／Au等の様な３層構造に比べ、AuとSnの界
面数は倍以上となる。そのため、加熱時にAuとSnの拡散
は各界面で分散しておこるため、Au-Sn化合物が厚く層
状に形成して、はんだ全体の溶融やぬれ広がりを妨害す
る等の現象を起こし難くなる。また、Snが各界面で分散
して化合物を形成すると、結果として表面露出による酸
化も抑えることができる。さらに、AuとSnを多層に積層
することで、はんだ膜厚の制御性も向上する。したがっ
て、必要膜厚に対するばらつきが少なく、光素子等、よ
り高精度の接合を必要とする接合部に対しても適用が可
能となる。

【００２４】一方、Au膜３ａとSn膜３ｂの薄膜を蒸着に
より、交互に成膜する際、膜厚や成膜条件によっては、
蒸着時に表面でAuとSnが反応して、Au20wt%Sn共晶はん
だ組成の構成化合物であるAu5SnやAuSn化合物を生成す
る。この場合、膜厚が薄くなる等すると、Au-Sn膜のほ
とんどがAu5Sn層とAuSn層となる。したがって、Au-Sn膜
を成膜した状態で既に安定な共晶組織が形成されてお
り、AuとSnの単体層が拡散や溶融することにより共晶組
織となる必要が無い。これにより、拡散等による部分的
な化合物の生成やSnの表面露出による酸化でのぬれ不良
や未接合等をおこし難く、良好接合が可能となる。

【００２５】図３は、本発明におけるはんだ膜を用い
て、回路基板上４へ、光素子、例えばレーザダイオード
１をダイボンディングする工程図を示している。同図
（ａ）に示すように、レーザダイオード１の電極２、例
えば、0.5mm角程度の面積で、Ti,Pt,の順で、各0.1ミク
ロン程度形成した電極上に、本発明におけるAuとSnの積
層膜を蒸着等により、形成する。その際、はんだが溶融
後、基板４上電極４ｂにぬれひろがることを考慮した上
で、回路基板４上に固定された光ファイバ６の光軸６ａ
とレーザダイオード１側の光軸の高さが合うようにはん
だ膜厚を決定する。また、その場合のAuとSnの各膜厚お
よび組成は、Au20wt%Sn共晶はんだよりSnの割合が多い
組成にしてぬれ性を向上させるようにする。例えば、必
要膜厚が３ミクロン、Au-Snの組成がAu24wt%Snの場合、
例えばAu一層を0.09ミクロン、Sn一層を0.15ミクロン
で、Au／Sn／Auを１ユニットととして、９ユニット形成
する。これにより、同図（ａ）に示す通り、回路基板４
上の電極４ａ、例えば、Ti,Pt,Auの順で各0.1ミクロン
形成された電極上に、位置合わせして搭載する。その
後、接合するために、例えば、320゜C程度まで、大気中
でヒータ等により加熱する。

【００２６】加熱中は、積層されたAuとSnの界面で相互
拡散を起こすが、Au／Sn／Auの３層構造に比べ、拡散が
分散するため、Snの表面露出による酸化や、化合物の層
状形成による融点の上昇が起こり難い。このため、Au20
wt%Sn共晶はんだの融点である280゜Cまで加熱されると、
はんだ全体が溶融し、基板４上の電極４ｂ全体にぬれ広
がり、接合される。つまり、はんだ全体が溶融するた
め、ぬれ広がりも均一となり、素子が傾いたり、ずれた
状態で接合され難く、高精度の光軸合わせ等を必要とす
る光素子の実装が可能となる。

【００２７】図４は本発明による他の実施例の説明図で
ある。同図は、本発明におけるはんだ膜を用いて、回路
基板上４へ、光素子、例えばフォトダイオード１をフリ
ップチップ接続する工程図を示している。まず、同図
（ａ）に示すように、フォトダイオード１の電極２、例
えば、20ミクロン径で、Ti,Ptをそれぞれ0.15ミクロン
程度形成した電極上に、Au、Snの積層膜を、例えば、Au
-Snの組成をAu23wt%Snとすると、AuとSnの各膜厚をそれ
ぞれ、0.28ミクロン、0.44ミクロン、Au／Sn／Auを１ユ
ニットとして、合計２０ユニット、つまり、２０ミクロ
ン厚のAu-Snはんだ膜を蒸着等により形成する。そし
て、同図（ｂ）のように、フォトダイオード１を回路基
板４の電極４ａ上に搭載する。そして、接合のため、例
えば、窒素雰囲気中で340℃まで加熱溶融すると、Au-Sn
はんだは球状になるとともに、基板４側電極５にぬれ広
がる。その際、実施例３と同様、Au-Snはんだが各電極
２上で均一にぬれ広がる。また、フリップチップ接続に
より、はんだ溶融時の表面張力により、位置ずれを自己
補正するセルフアライメントによりさらに高精度で接合
される。このように、本発明によるAu-Snはんだ膜の良
好かつ均一なぬれ性とフリップチップ接続の効果を組み
合わせることにより、アライメントフリーの高精度接続
が可能となる。

【００２８】図５に本発明における他の実施例の説明図
を示す。同図に示す通り、ＬＳＩベアチップ１の電極
２、例えば、Cr/Ni/Auのメタライズ構成の電極上に、Au
-Snはんだ膜を例えば、Au一層を0.12ミクロン、Sn一層
を0.2ミクロンの構成とする。また、はんだぬれ性を向
上させるため、はんだの組成をAu24wt%Snとなるよう
に、Au/Sn/Auを１ユニットとして、Au-Snはんだ膜が溶
融した際に球状となるように必要膜厚分だけ積層する。
そして、同図（ｂ）に示すように、はんだを加熱溶融、
例えば、窒素雰囲気中、３５０゜C程度まで加熱すると、
Au−Snはんだ膜は溶融して、表面張力により球状とな
る。これにより、Au-Snはんだボール付きのLSIベアチッ
プ実装が可能となる。しかも、Au3aとSn3bを薄膜状に積
層してはんだを供給しているため、各電極２上のはんだ
量にばらつきが小さい。また、ボール状はんだが供給さ
れているため、はんだ溶融時のセルフアライメント効果
により、アライメントフリーの搭載が可能となる。さら
に、Au-Snはんだ組成がAu20wt%Sn共晶組成よりも4wt%Sn
量が多くなっているため、基板側電極に対するぬれ性も
良い。そして、AuーSn系のはんだを用いるため、非常に
硬く、クリープ特性も良好である。このように本発明を
用いることにより、高精度かつ高信頼性のベアチップ実
装が行える。

【００２９】図６に本発明における他の実施例の説明図
を示す。同図（ａ）に示す通り、LSIパッケージ１に、
実働時における発生する熱を放熱するための冷却フィン
５を接合する。この場合、LSI１上の上面メタライズ、
例えば、Ti/Ptを各0.1ミクロンずつ、蒸着等により形成
した後、本発明によるAu-Snはんだ膜を同じく蒸着等に
より形成する。例えば、Au24wt%Snの組成とすると、Au
を各0.18ミクロン、Snを各0.3ミクロンで、Au／Sn／Au
を１ユニットとして、３ユニット、つまり約2ミクロン
厚だけ形成する。その後、冷却フィン５上のメタライズ
５ａとLSI１上Au-Snはんだ膜を位置合わせして搭載し、
例えば、加圧しながら、大気中で340゜Cまで加熱溶融さ
せる。すると、同図（ｂ）にように、Au-Snはんだが溶
融して、冷却フィン５のメタライズ５ａ全面に良好にぬ
れ広がって接合される。従来、冷却用のダイボンディン
グにおいては、数十ミクロン程度のはんだ箔を用いてい
たが、本発明のAu-Snはんだ膜により、薄膜での全面接
合が可能となるとともに、均一にぬれひろがるため、接
合部厚のばらつきも小さい。このため、均一な放熱で熱
抵抗が小さく、放熱効率の良好なダイボンディングが行
える。

【００３０】

【発明の効果】本発明では、AuおよびSnから成るはんだ
において、Sn中にAuを分散させた構成、または、SnとAu
を層状に重ねた構成によるはんだ膜を用いて接合を行う
ことで、Snの表面酸化やAu-Sn化合物の生成を抑制した
り、Au-Snはんだ膜の組成をSn20〜38wt%に設定すること
で、ぬれ性が向上させて、Au-Snはんだの未溶融やぬれ
不足等の接続不良を防ぐとともに、均一なぬれ広がりに
より、高さばらつきに小さい接合が可能となる。

【００３１】したがって、光素子の実装等における高精
度の接合や高い冷却効率を要求される電子部品の実装等
が可能となる。

【図面の簡単な説明】

【図１】本発明におけるはんだ膜の実施例の説明図であ
る。

【図２】本発明におけるはんだ組成範囲を示す説明図で
ある。

【図３】本発明におけるはんだ膜を用いた接合方法の実
施例の断面工程図である。

【図４】本発明におけるはんだ膜を用いた接合方法の実
施例の断面工程図である。

【図５】本発明におけるはんだ膜を用いた電子部品の実
施例の説明図である。

【図６】本発明におけるはんだ膜による接合方法の実施
例を示す断面工程図である。

【図７】本発明におけるＳｎの膜厚ばらつきを示す説明
図である。

【符号の説明】

１…電子部品、またはレーザダイオード、フォトダイオ
ード、LSI、１ａ…素子上メタライズ、２…電極、３…A
u-Snはんだ、３ａ…Au膜、３ｂ…Sn膜、３ｃ…Au中にSn
が分散したはんだ膜、４…回路基板、４ｂ…基板上電
極、５…冷却フィン、５ａ…冷却フィン上メタライズ、
６…光ファイバ、６ａ…光ファイバ光軸

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒岩勉神奈川県横浜市戸塚区吉田町216番地株式会社日立製作所情報通信事業部内 (72)発明者辻伸二東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者菊池悟埼玉県入間郡毛呂山町旭台15番地株式会社日立東部セミコンダクタ内

Claims

【特許請求の範囲】

【請求項１】電子部品の電極部分にAu中にSnを分散させ
たはんだ膜を形成し、回路基板と該はんだ膜を形成した
電子部品とを位置合わせし、該はんだ膜を所定の温度で
溶融して該電子部品を該回路基板に実装したことを特徴
とする電子回路装置の製造方法。
【請求項２】電子部品の電極部分にSnとAuを層状に重ね
たはんだ膜を形成し、回路基板と該はんだ膜を形成した
電子部品とを位置合わせし、該はんだ膜を所定の温度で
溶融して該電子部品と該回路基板に実装したことを特徴
とする電子回路装置の製造方法。
【請求項３】前記AuおよびSnの１層分の膜厚を0.001〜
1.0ミクロンとすることを特徴とする請求項２記載の電
子回路装置の製造方法。
【請求項４】Au/Sn/Auの膜構成を複数回積層することで
SnとAuを層状に重ねたことを特徴とする請求項２または
３記載の電子回路装置の製造方法。
【請求項５】前記Au/Sn/Auの膜構成における３層の合計
の膜厚が、0.001〜1ミクロンであることを特徴とする請
求項４記載の電子回路装置の製造方法。
【請求項６】前記Au-Snはんだ組成をSn20〜38wt％とす
ることを特徴とする請求項１から５のいずれかに記載の
電子回路装置の製造方法。
【請求項７】前記はんだ膜の最表面がAu層であることを
特徴とする請求項１から６のいずれかに記載の電子回路
装置の製造方法。
【請求項８】電子部品の電極部分にAu5Snを少なくとも
一部に含んだ層とAuSnを少なくとも一部に含んだ層を重
ねてはんだ膜を形成し、回路基板と該はんだ膜を形成し
た電子部品とを位置合わせし、該はんだ膜を所定の温度
で溶融して該電子部品と該回路基板に実装したことを特
徴とする電子回路装置の製造方法。
【請求項９】光素子の電極にAu中にSnを分散させたはん
だ膜を形成し、回路基板と該はんだ膜を形成した光素子
とを位置合わせし、該はんだ膜を所定の温度で溶融して
該光素子の光軸と回路基板上の光軸との高さ合わせを
し、該電子部品を該回路基板に実装したことを特徴とす
る電子回路装置の製造方法。
【請求項１０】光素子の電極にSnとAuを層状に重ねたは
んだ膜を形成し、回路基板と該はんだ膜を形成した光素
子とを位置合わせし、該はんだ膜を所定の温度で溶融し
て該光素子の光軸と回路基板上の光軸との高さ合わせを
し、該電子部品を該回路基板に実装したことを特徴とす
る電子回路装置の製造方法。
【請求項１１】電子部品と回路基板とを、該電子部品の
電極部分に形成されたAu中にSnを分散させたはんだ膜を
溶融させて接続したことを特徴とする電子回路装置。
【請求項１２】電子部品と回路基板とを、該電子部品の
電極部分に形成されたSnとAuを層状に重ねたはんだ膜を
溶融させて接続したことを特徴とする電子回路装置。
【請求項１３】光素子と回路基板とを、該光素子の電極
に形成されたAu中にSnを分散させたはんだ膜を溶融させ
て接続することで、該光素子の光軸と該回路基板の光軸
とを位置合わせしたことを特徴とする電子回路装置。
【請求項１４】光素子と回路基板とを、該光素子の電極
に形成されたSnとAuを層状に重ねたはんだ膜を溶融させ
て接続することで、該光素子の光軸と該回路基板の光軸
とを位置合わせしたことを特徴とする電子回路装置。