JP4593717B2 - 回路基板及びそれを用いた回路装置 - Google Patents
回路基板及びそれを用いた回路装置 Download PDFInfo
- Publication number
- JP4593717B2 JP4593717B2 JP2000046437A JP2000046437A JP4593717B2 JP 4593717 B2 JP4593717 B2 JP 4593717B2 JP 2000046437 A JP2000046437 A JP 2000046437A JP 2000046437 A JP2000046437 A JP 2000046437A JP 4593717 B2 JP4593717 B2 JP 4593717B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- thickness
- layer
- thin film
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、抵抗,コンデンサ,発光素子,受光素子等の電子部品を積層はんだを介して実装するための回路基板(実装基板)、及び電子部品を回路基板に実装した回路装置に関し、特に、積層はんだとしてAu(金)−Sn(錫)系はんだを用いた回路基板に関し、光通信用装置に使用される回路基板に発光素子や受光素子等の光半導体素子を実装して成る回路装置(光回路・電子回路混在装置)に関する。
【0002】
【従来の技術】
従来、回路基板上へのレーザダイオード(以下、LDという)やフォトダイオード(以下、PDという)等の光半導体素子の接合には、AuSn共晶はんだが使用されてきた。
【0003】
しかし、AuSn共晶はんだは酸化し易いため、還元雰囲気中で回路基板と光半導体素子とを接合させなければならない。また、光半導体素子と回路基板との接合において、その微小な接合部に対応して安定なはんだを供給しつつ、サブミクロンオーダの高精度でかつ高信頼性の位置決め固定が要求される。
【0004】
これら要求に対応するため、AuSn共晶はんだとして、Au−Sn系合金の単層膜を用いることや、Au薄膜とSn薄膜とを交互に積層し多層はんだとすることが提案されている。
【0005】
このような多層はんだは、中間層を形成しているSn薄膜の厚みを0.3μm以下にすることで表面粗さを改善し、はんだの溶融時に生起する溶融はんだの合金以前の酸化を防止したり(例えば特開平10−6073号公報を参照)、Au薄膜及びSn薄膜の各1層分の膜厚を0.001〜1.0μmとし、はんだ組成をSn過剰に設定することで濡れ性を向上させている(例えば特開平9−283909号公報を参照)。そして、これらの例では、いずれも高精度位置決めの必要性から多層はんだの総膜厚を1.0〜2.0μmに設定している。
【0006】
【発明が解決しようとする課題】
しかしながら、本発明者等は光半導体素子の回路基板への数多くの実装実験からはんだ厚みの考察を行った結果、上記例のような2μm以下のはんだ膜厚では、以下に示す主に2つの問題が生じることが明らかになった。
【0007】
▲1▼平行度の問題
光半導体素子を回路基板にダイボンドする際に、両者の平行度が重要となるが、例えば、光半導体素子の実装部分のサイズが1mm角の場合、平行度を1μmに抑えるためには、およそ1×10-3radの機械精度(ボンディングする前の回路基板の配置精度)が必要となる。すなわち、はんだを薄くした場合、回路基板に光半導体素子を密着させるためにはかかる機械精度が必要となるので、多層はんだの厚みが2μm以下では対応が困難であり、接合ムラが発生する。
【0008】
この機械精度は光半導体素子の実装機の性能に依存し、実装機の機械精度が向上すれば、はんだの厚みを薄くすることは高さ精度の点で有利である。しかし、機械精度を上記精度で常時確保することは容易ではない。従って、実際の工程でははんだの厚みをある程度厚くすることが不可欠となる。
【0009】
▲2▼適正組成の問題
通常、回路基板や光半導体素子のメタライズ厚みは0.5μm程度であり、これに対しはんだを薄くすることは、メタライズに対しスケール的には同程度となる。すなわち、メタライズの量がはんだに対して無視できなくなり、溶融時におけるAuの組成が変動する。
【0010】
したがって、従来のはんだの厚みでは、はんだを溶融した場合にメタライズが食われるため、はんだ組成がAuリッチになる等の組成シフトが生じる。これにより、予想できない合金相が生じたり、均質にAuやSnが溶融しない等の問題が発生する。
【0011】
これらの点から、はんだの体積はできるだけ大きいことが望まれる。勿論、この場合は高さ精度という点では不利となる。このように組成の安定化のためにも、はんだの厚みはある程度の厚みを有することが必要となる。
【0012】
そこで本発明は、高さ精度を維持しつつ、電子部品と回路基板の密着強度にも優れ、しかもはんだの溶融後も安定した組成を保持することで高精度かつ高信頼性を有する回路基板、及びそれを用いた回路装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明の回路基板は、基板上(基板に直接、又は基板に被着形成された下地接着層上)に、Au薄膜とSn薄膜の交互多層膜から成る積層はんだを形成した回路基板において、積層はんだの最上層及び最下層をAu薄膜にするとともに、Au薄膜の合計膜厚よりSn薄膜の合計膜厚が大であることを特徴とする。
【0014】
特に、積層はんだの最上層の膜厚が、積層はんだのそれ以外の層を構成するAu薄膜と同等以上であること。積層はんだの最上層の膜厚が0.2μm以上であること。積層はんだの全体の厚みが3〜5μmであり、かつ交互多層膜の積層数が7以上であること。積層はんだの重量組成比Au:Snが70〜80:30〜20の範囲内であることを特徴とする。
【0015】
また、本発明の回路装置は、上記回路基板上に、前記積層はんだを介して電子部品を載置したことを特徴とする。すなわち、上記積層はんだを溶融せしめ、該積層はんだを介して電子部品を回路基板上に載置し、溶融している積層はんだを固化させて成る。
【0016】
ここで、交互多層膜における中間層のAu薄膜の膜厚を最上層及び最下層のAu薄膜と同等以下としたのは、経済的な理由の他に合金化を容易にするためであり、Sn薄膜の総厚みをAu薄膜の総厚みより大に設定したのは上記と同様な理由と濡れ性を良くするためである。
【0017】
また、最上層のAu薄膜の膜厚を0.2μm以上としたのは、その下層にあるSn薄膜の酸化防止のため最低限必要な膜厚としたからである。また、最下層のAu薄膜を交互多層膜における中間層のAu薄膜より厚くしたのは、その直上に位置するの薄膜のSn成分が下地電極のAu等と混合するのを防止するためであり、このAu薄膜の膜厚が薄いと下地接着層の食われが多くなり、組成比管理が困難になるためである。
【0018】
さら、重量組成比Au:Snを70〜80:30〜20の範囲内に設定したのは、接合すべき電子部品の搭載(配設)面でのメタライズ状態に大きく依存するが、たいていの場合、上記範囲内であれば、濡れ性を考慮しても十分実用レベルの安定した実装が可能であることによる。
【0019】
上述したように、実際の電子部品のフリップチップ実装において、その回路基板(実装基板)の加熱、電子部品への加圧圧着により、通常、約1μm前後の電子部品の沈み込みが生じることから、はんだ付け時の実装条件のバラツキを考慮し、積層はんだの厚みは3〜5μmを好適範囲とする。なお、5μm以上では電子部品の高精度実装が困難となる。
【0020】
また、交互多層膜における積層数が7以下では、Sn薄膜の合計膜厚よりAu薄膜の合計膜厚を大きくする構成としているため、溶融時にかなりSnリッチな組成となり、濡れ性が良すぎて表面へのSn成分の露出による酸化やAuSn化合物層の形成を抑制できず、電子部品の高精度で高信頼性の実装ができない。
【0021】
一般的には交互多層膜における積層数が多い方が良いが、あまり積層数が多いと生産性とコスト面で問題があるため、積層数は10程度が適当である。
【0022】
【発明の実施の形態】
以下、図面に基づき本発明の実施形態を詳細に説明する。
【0023】
図1に示すように、基板1上又は基板1上に被着形成された下地接着層2上に、Au薄膜とSn薄膜の交互多層膜(図中、3,4,5)から成る積層はんだHを形成した回路基板S1は、積層はんだHの最上層5及び最下層3をAu薄膜にし、積層はんだHを構成するAu薄膜の合計膜厚より、積層はんだHを構成するSn薄膜の合計膜厚が大としている。
【0024】
また、積層はんだHの最上層5の膜厚を、積層はんだHの最上層5以外の層を構成するAu薄膜と同等以上としている。また、積層はんだHの最上層5の膜厚は0.2μm以上である。また、積層はんだHの厚みは3〜5μmが好適範囲であり、かつ交互多層膜の積層数は7〜10が好適範囲である。さらに、積層はんだHの重量組成比Au:Snは70〜80:30〜20の範囲内としている。なお、図中4は、最下層2上に形成された交互多層膜の中間層であり、4aはSn薄膜、4bはAu薄膜である。
【0025】
ここで、基板1はアルミナなどのセラミック基板や単結晶Siなどから成る半導体基板等が用いられる。また、この上に積層はんだHを密着性良好に被着形成させるため、下地接着層2として金属薄膜が単層若しく2種以上の金属からなる複数層で形成される。下地接着層2は、例えば下層/上層がCr/AuやTi/Pt/Au等が適宜選択して用いられる。積層のための成膜方法としてはスパッタリング法やEB蒸着法が採用され、ArやN2などの不活性雰囲気下で薄膜形成を行う。
【0026】
このようにして、下地接着層2が形成された後、最下層3のAu薄膜が同様な成膜方法でその上に積層される。Au薄膜から成る最下層3の膜厚は直下の下地接着層2の厚さと同等以上の厚みが望ましい。これは最下層3の膜厚があまり薄いと溶融合金化の際に下地接着層2の影響を直接受け、接合不良を惹起するためである。
【0027】
最下層3の形成に引き続き、Sn薄膜4aとAu薄膜4bが交互に積層される。交互積層膜の最後は最上層5のAu薄膜が成膜される。最上層5は上述したように、接合する素子等の電子部品のメタライジング状態によりその膜厚は制約を受けるが、基本的には最上層5の直下のSn薄膜4aの酸化を防止することができる程度の膜厚が必要である。
【0028】
本発明では、鋭意実験の結果、接合する電子部品側の最上層5を構成するAu薄膜の膜厚を0.2μm以上とすれば、Sn薄膜4bの膜厚をそれほど薄層化せずとも、大抵の電子部品(特に光半導体素子)に対応可能であることを見出した。
【0029】
次に、電子回路装置として光通信分野で使用される光モジュールを適用した場合の一例について図4に基づいて説明する。なお、図中Lは光軸であり、図4(b)は図4(a)における光軸Lを含む断面線A−Aでの端面図である。
【0030】
図4(a),(b)に示す光回路・電子回路混在装置である回路装置は光送信用の光モジュールMであり、シリコン単結晶等の異方性エッチングが可能な材料から成る基板11には、水酸化ナトリウムや水酸化カリウム等の水溶液であるアルカリ性水溶液の異方性エッチングで光導波体用溝12(深いV溝)、反射溝13(浅いV溝)が設けられている。そして、光導波体用溝12に光ファイバや光導波路体などの光導波体14を実装し、この光導波体14の一端部で反射溝13の一端部にはLD(半導体レーザ)等の発光素子15を、導体パターンである下地接着層16及び上記Hと同様な積層はんだ17を介して基板11上に配設している。反射溝13には内部の全面もしくは一部の面がAuのメタライズ等で反射膜が形成され、この反射溝13を跨ぐようにして面受光型のモニター用PDである受光素子18を発光素子15と同様にして下地接着層16及び積層はんだ17を介して配設している。
【0031】
ここで、発光素子15は、例えばInGaAsPを用い、受光素子18は、例えばGe,InGaAs,InGaAsP,AlGaAsSb,InGaSb等から成るIII-V族多元半導体多結晶を用いた面受光型のPDを用いるものとする。
【0032】
以上のように構成された光モジュールMにおいて、発光素子15は前方及び後方に光を出射するが、後方への出射光は受光素子18により検出され、この検出により発光素子15の前方への出射光を制御し、この出射光を光導波体14へ光結合させる。
【0033】
かくして、発光素子15及び受光素子18が安定した積層はんだ17上に載置されることになるので、発光素子15と光導波体14、発光素子15と受光素子18とが正確に光結合されるので、結合効率の優れた光モジュールMを提供できる。
【0034】
なお、本実施形態では光回路と電子回路を混在させた光モジュールを例にとり説明したが、光回路だけの回路装置や電子回路だけの回路装置でも適用可能である。
【0035】
【実施例】
以下に本発明のより具体的な実施例について説明する。
[実施例1]
図2に示すように、光回路用として用いるSi単結晶から成る基板(厚み約500μm)1の上に、300μm角で接合部分が約250μm角のLD素子(不図示)をフリップチップ実装した回路基板S2とした。
【0036】
この際、基板1は前もって熱酸化処理を行い、表面に約1μm厚みの熱酸化膜1aを施した。この上にスパッタ法でCr薄膜から成る第1下地接着層2aを0.05μm、Au薄膜から成る第2下地接着層2bを0.5μmの厚みで成膜し下地接着層2を形成した。
【0037】
ついで、Au薄膜から成る最下層3を0.2μm、AuSn交互層の中間層4においてSn薄膜4aを0.3μm、Au薄膜4bを0.2μm、そしてAu薄膜から成る最上層5を0.5μmの厚みで成膜し、合計11層で3μm厚のAuSn積層はんだHを形成した。また、比較のため、7層で2μm厚(最下層0.1μm、交互積層膜の中間層におけるSn薄膜0.33μm、交互積層膜の中間層におけるAu薄膜0.25μm、最上層0.4μm)のサンプル(以下、2μm/7層サンプルという)と、7層で3μm厚(最下層0.233μm、交互積層膜の中間層におけるSn薄膜0.5μm、交互積層膜の中間層におけるAu薄膜0.233μm、最上層0.8μm)のサンプル(以下、3μm/7層サンプルという)の積層はんだも同様なプロセスで形成した。重量組成比Au:Suは80:20とした。
【0038】
また、実装条件を同一にし、条件毎に10個のサンプルを作製した。素子のはんだ接合強度をせん断強度評価装置にて測定したところ、360℃での加熱条件下では、2μm/7層サンプルは平均2.88Nと高いシェア強度を示すものの、その反面、バラツキがσ=124.2と大きく安定した強度は得られなかった。
【0039】
また、3μm/7層サンプルは第1層目から積層が困難となり、結果成膜後の平均シェア強度は0.59Nと最低であり、実用レベルの強度は得られなかった。
【0040】
これらの比較サンプルに比べて本実施品は、実用レベルを上回る平均強度2.61Nを示し、かつ強度のバラツキもσ=38.9と小さかった。
【0041】
[実施例2]
図3に示すように、アルミナから成るPDキャリアである基板1にAuSn積層はんだHを形成し、その実装性能を評価した。使用したチップサイズは500×300μmで、接合面は約100μm角とした。
【0042】
AuSn積層はんだを形成するため、まず基板1にメタライズを行った。メタライズは膜厚2μmの下層/上層がMo膜2a/Mn膜2b、膜厚1μmのNi膜2c、そして密着性向上のため膜厚1μmのAu膜2dさらにバリヤー層として膜厚0.4μmのPt膜2eを順に成膜して下地接着層2を形成した。
【0043】
このように形成した下地接着層2に、実施例1と同様にAu薄膜とSn薄膜を交互に積層した。本実施例では、11層で5μm厚(最下層3を0.28μm、中間部4の交互多層膜のSn薄膜4aを0.6μm、中間部4の交互多層膜のAu薄膜4bを0.28μm、最上層5を0.6μm)のAuSn積層はんだHを形成した。この場合は下地接着層2が厚いため、濡れ広がり性を考慮してあらかじめ重量組成比Au:Snは75:25とSnリッチの組成とした。
【0044】
また、比較のため11層で3μm厚のサンプル(以下3μm/11層サンプルという)と7〜9層で3μm厚のサンプル(以下3μm/7〜9層サンプルという)を作製した。これらサンプルは、最下層0.4μm、Sn薄膜層0.36μm、Au薄膜層0.125μm、最上層0.4μmとした。また、これらサンプルでは重量組成比Au:Snは80:20〜70:30まで変化させた。
【0045】
以上のように作製した基板1にPDをフリップチップ実装し、その濡れ性と接合強度を評価した。
【0046】
その結果、本発明の実施例では、濡れ広がり性が良好で実用レベルの強度0.49Nに対し、安定した平均接合強度約0.69Nが得られた。これに対して3μm/11層の比較サンプルでは、濡れ広がり性にやや劣り平均接合強度は0.44Nであった。
【0047】
また、3μm/7〜9層サンプルの場合は、積層が困難でかつ平均接合強度も0.1N以下と小さく使用に耐えないものであった。また、重量組成比Au:Snは、Snリッチ組成の場合、加熱温度が高い程、加熱時間を極短時間に抑えれば、70:30付近でも実用レベルのはんだ付けには問題ないことが分かった。
【0048】
【発明の効果】
以上詳述したように、本発明の回路基板及びそれを用いた電子回路装置によれば、大抵の電子部品、特に光半導体素子を回路基板上に1μm程度の高精度でかつ実用レベルの接合強度を維持しながら安定してはんだ付けを行うことができ、ひいては、電子部品と回路基板の密着強度にも優れ、しかも積層はんだの溶融後も安定したはんだ組成を保持する、高精度で高信頼性を有する回路基板及びそれを用いた電子回路装置を提供できる。
【図面の簡単な説明】
【図1】本発明に係る回路基板の一実施形態を模式的に説明する断面図である。
【図2】本発明に係る回路基板の一実施例を模式的に説明する断面図である。
【図3】本発明に係る回路基板の他の実施例を模式的に説明する断面図である。
【図4】本発明に係る電子回路装置の一実施形態を説明する模式図であり、(a)は斜視図、(b)は(a)のA−A線端面図である。
【符号の説明】
1 :基板
2 :下地接着層
2a:第1下地接着層 2b:第2下地接着層3 :最下層
4 :交互多層膜
4a :Sn薄膜層
4b :Au薄膜層
5 :最上層
H:積層はんだ
S1〜S3:回路基板
M:光モジュール(回路装置)
Claims (5)
- 基板上にAu薄膜とSn薄膜の交互多層膜から成る積層はんだを形成した回路基板において、前記積層はんだの最上層及び最下層をAu薄膜にするとともに、前記Sn薄膜の合計膜厚が前記Au薄膜の合計膜厚より大きく、前記積層はんだの厚みが3〜5μmであり、かつ前記交互多層膜の積層数が11以上であり、前記積層はんだの最上層および最下層の膜厚が、前記積層はんだの他の層を構成するAu薄膜より大きいことを特徴とする回路基板。
- 前記積層はんだの最上層の膜厚が0.5μm以上であることを特徴とする請求項1に記載の回路基板。
- 前記積層はんだの重量組成比Au:Snが70〜75:30〜25の範囲内であることを特徴とする請求項1または2に記載の回路基板。
- 前記基板と前記積層はんだとの間に下地接着層がさらに設けられ、前記はんだの最下層の膜厚が、前記下地接着層の膜厚と同等以上である請求項1乃至3のいずれかに記載の回路基板。
- 請求項1乃至4に記載の回路基板上に、前記積層はんだを介して、発光素子と前記発光素子からの出射光を検出するための受光素子とを載置したことを特徴とする回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000046437A JP4593717B2 (ja) | 2000-02-23 | 2000-02-23 | 回路基板及びそれを用いた回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000046437A JP4593717B2 (ja) | 2000-02-23 | 2000-02-23 | 回路基板及びそれを用いた回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001237533A JP2001237533A (ja) | 2001-08-31 |
JP4593717B2 true JP4593717B2 (ja) | 2010-12-08 |
Family
ID=18568845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000046437A Expired - Fee Related JP4593717B2 (ja) | 2000-02-23 | 2000-02-23 | 回路基板及びそれを用いた回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593717B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100825354B1 (ko) * | 2003-08-26 | 2008-04-28 | 가부시끼가이샤 도꾸야마 | 소자 접합용 기판, 소자 접합 기판 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315338A (ja) * | 1992-05-06 | 1993-11-26 | Sumitomo Electric Ind Ltd | 半導体チップ |
JPH09283909A (ja) * | 1996-04-19 | 1997-10-31 | Hitachi Ltd | 電子回路装置およびその製造方法 |
JPH106073A (ja) * | 1996-06-13 | 1998-01-13 | Japan Aviation Electron Ind Ltd | AuSn多層ハンダ |
JPH11204884A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | ハンダ形成方法 |
-
2000
- 2000-02-23 JP JP2000046437A patent/JP4593717B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315338A (ja) * | 1992-05-06 | 1993-11-26 | Sumitomo Electric Ind Ltd | 半導体チップ |
JPH09283909A (ja) * | 1996-04-19 | 1997-10-31 | Hitachi Ltd | 電子回路装置およびその製造方法 |
JPH106073A (ja) * | 1996-06-13 | 1998-01-13 | Japan Aviation Electron Ind Ltd | AuSn多層ハンダ |
JPH11204884A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | ハンダ形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001237533A (ja) | 2001-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100957669B1 (ko) | 서브 마운트 및 반도체 장치 | |
KR101045507B1 (ko) | 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 | |
KR100940164B1 (ko) | 서브마운트 및 반도체 장치 | |
US7196356B2 (en) | Submount and semiconductor device | |
US20080136019A1 (en) | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications | |
US5917200A (en) | Optical semiconductor device | |
US7459794B2 (en) | Substrate for device bonding, device bonded substrate, and method for producing same | |
JP5028217B2 (ja) | 光素子搭載方法 | |
JP2006278463A (ja) | サブマウント | |
JP4593717B2 (ja) | 回路基板及びそれを用いた回路装置 | |
JP2002359425A (ja) | サブマウントおよび半導体装置 | |
WO2003069743A1 (fr) | Embase et dispositif a semiconducteur | |
JP2006286958A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
EP1734569B1 (en) | Process for producing semiconductor module | |
JP2007134744A (ja) | サブマウントおよび半導体装置 | |
JP2004296901A (ja) | 熱電モジュール | |
US20060057404A9 (en) | Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction | |
JP2006216766A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
KR102591963B1 (ko) | 금속 접합용 적층 구조체 및 금속 접합 방법 | |
JPS61181136A (ja) | ダイボンデイング方法 | |
JP2567442B2 (ja) | 半導体装置及びその製造方法 | |
KR19980039491A (ko) | 다이 어태치를 위한 솔더 도금 방법 | |
Oppermann | AuSn solder in photonics assembly | |
KR20120021151A (ko) | 파워 모듈용 기판, 히트 싱크 부착 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법 | |
KR20120021153A (ko) | 파워 모듈용 기판, 히트 싱크 부착 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |