JPS61181136A - ダイボンデイング方法 - Google Patents

ダイボンデイング方法

Info

Publication number
JPS61181136A
JPS61181136A JP60283156A JP28315685A JPS61181136A JP S61181136 A JPS61181136 A JP S61181136A JP 60283156 A JP60283156 A JP 60283156A JP 28315685 A JP28315685 A JP 28315685A JP S61181136 A JPS61181136 A JP S61181136A
Authority
JP
Japan
Prior art keywords
barrier layer
bonding
layer
gold
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60283156A
Other languages
English (en)
Inventor
ハーラン　ローラー
ウイリアム　フイー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS61181136A publication Critical patent/JPS61181136A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大略、半導体集積回路装置の製造方法に関す
るものであって、更に詳細には、半導体ダイをそのパッ
ケージへボンディングさせる方法に関するものである。
処理及びそれへの電気的接続を行なうことを容易とする
為に、集積回路装置乃至はダイをパッケージ内に確実に
位置させることが必要である。その後に、該デバイス上
の所定の点からパッケージ上のコンタクトピンへ電気的
接続がなされる。該装置からコンタクトピンへの電気的
接続は極めて微細であるから、夫等は非常に壊れ易く、
又、ダイかパッケージに確実且つ永久的に固着されない
限り、機械的衝撃や振動によってダイかパッケージから
剥離することがあり、それにより１つ又はそれ以上の電
気的コンタクトが破壊され、その場合に集積回路装置に
欠陥を発生させる。
ダイをパッケージへボンディングさせる典型的な方法は
、金−錫半田のプレフォームをパッケージ内の凹所内に
位置させ、該凹所を狭隘させて該ダイを受納する。該ダ
イの裏面は金の層でコーティングされており、溶融後そ
れに該プレフォームが接着する。
ところで、ダイからその金の層へシリコンが遷移する為
に上述したボンディング方法で形成されるボンドは不満
足なものとなる場合があることが判明した。この様な遷
移即ちマイグレーションは、ダイの裏面上に金をコーテ
ィングし且つその上に金を合金化させる過程中に発生す
る。特に、金をこの裏面上に付着させ、その結果得られ
る結合体を過熱して該金をシリコンダイ上に合金化させ
る。
このプロセスは高温、約４００℃、を必要とし、それは
シリコンの金白への遷移を発生させる。更に。
ダイをパッケージへ接着させる共晶プロセスも同様に高
温を必要とし、それは付加的なシリコンのボンディング
箇所への遷移を発生させる。この金と金−錫プレフオー
ムの結果として得られるシリコン混入は、ダイとパッケ
ージ間に信頼性のあるボンドを形成することを阻害すべ
く作用する。
本発明は、以上の点に鑑み為されたものであって、上述
した如き従来技術の欠点を解消し、半導体ダイとそのパ
ッケージとの間に信頼性のあるボンドを確立する為の方
法を提供することを目的とする。
本発明の１側面によれば、シリコンダイをパッケージへ
ボンデイングさせる方法が提供され、前記方法が、ａ）
前記シリコンダイの裏面上に耐火性金属物質のバリヤ層
を形成し、ｂ）前記バリヤ層上にボンディング物質の層
を形成し、Ｃ）該パッケージと前記ボンディング金属層
の界面に配置させたバインダ組成物を活性化させること
によって該ダイを該パッケージへボンデイングさせる、
上記各ステップを有することを特徴とするものである。
本発明の別の側面によれば、シリコンダイをパッケージ
へボンデイングさせる為に該ダイの裏面上に配設したボ
ンディング金属層を具備する半導体装置であって、前記
ボンディング層と前記シリコンダイの裏面との間に介挿
された耐火性金属物質のバリヤ層を有することを特徴と
する半導体装置が提供される。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
第１図を参照すると、ダイ１ｏは、シリコン基板１２を
有しており、その裏面上にはバリヤ層１４が形成されて
いる。ボンディング層１６がバリヤ層１４上に形成され
ている。バリヤ層１４は。
基本的に、チタン、タングステン、タンタル、ニオブか
ら構成されるグループから選択される耐火性金属を有し
ている。ボンディング層１６は貴金属、好適には金又は
銀を有している。バリヤ層１４及びボンディング層１６
は好適には以下の如く形成される。
シリコンウェハの裏面をラップ、研摩又はエツチングし
て、実質的に平坦で滑らかで酸化物の無い表面とさせる
。次いで、この表面をバックスパッタリングさせて、何
れかの金属が付与される前にそれが清浄であることを確
保する。
次いで、耐火性金属からなるバリヤ層１４を。
スパッタリング等の公知の技術を使用して、ウェハの裏
面上に所定の厚さに形成する。好適実施例においては、
チタンをウェハの裏面上にスパッタさせて、好適には約
５００人の厚さのバリヤ層１４を形成する。次いで、ス
パッタリング等の公知の技術を使用して、所定の厚さを
持った貴金属のボンディング層１６をバリヤ層１４上に
形成する。
好適実施例においては、約１，０００人の厚さに金をバ
リヤ層１４上にスパッタさせてボンディング層１６を形
成する。これらのバックスパッタリング、チタン付与、
及び全付与は連続的操作として連続的に行なわれる。オ
プションとして、第２図に示した如く、バリヤ層は複数
個の層を有することが可能である。従って、第２図のダ
イ３０は、チタンの如き耐火性金属の第１層３２、及び
タングステンの如き耐火性金属の第２層３４を持ってい
る。
ダイ３０の準備手順はダイ１ｏに関して上に説明したも
のと略々同じであるが、金をスパッタする前にチタン上
にタングステンをスパッタさせる点が異なる。
上述したステップを完了した後に、ウェハをダイシング
し、第１図に示した如き個別的なダイを形成する。第３
図に示した如く、ダイ１０をパッケージ１８へボンディ
ングすることは半田プレフォーム２ｏを使用して好適に
行なわれる。好適には、半田プレフォーム２０は、金−
錫、金−シリコン、金−アンチモン等の貴金属共晶で形
成されている。このボンディング手順では、最初に、パ
ッケージを所定の温度、例えば金−錫半田プレフォーム
を使用する場合には約３０５℃、へパッケージ１８を過
熱する０次いで、半田プレフォーム２０をボンディング
を行なうべき箇所、例えば第３図に示した如き凹所２２
内、に位置させる。プレフォーム２０が溶融すると、ダ
イ１ｏがその上に位置され、過剰なプレフォーム２０が
ダイ１ｏの下側から絞り出される０次いで、その結果得
られる組立体を冷却し、ダイ１０のパッケージ１８への
ボンディングが完了する。
該バリヤ層の目的は、金層をダイへ付与する時と該ダイ
をパッケージへボンディングする時の両時点において、
シリコンの金層への遷移を防止することである。付加的
に、バリヤ層が存在するので、金層に使用する金は少な
くて済む。従来技術−おいては、シリコンが金白に遷移
するので、シリコンによる希釈に打ち勝つ為により多量
の金が必要とされる。然しながら、本例のダイにおいて
は、シリコンはバリヤ層を貫通して遷移することがない
ので、金層はこの様な希釈化を経験することがない。そ
の結果、希釈に対する補償量を使用することは必要では
ない。更に、バリヤ層が存在するので、より良質の共晶
ボンディングを形成することが可能であり、これは、ボ
ンディング組成物内の箇所へシリコンが遷移することが
ないので。
より低温で行なうことが可能である。従って、金−錫合
金半田を使用するボンディングは約３０５℃の温度で行
なうことが可能である。一方、従来の標準的な処理温度
は約３３０℃である。
前述した如く、バリヤ層物質は、好適には、タングステ
ン、チタン、タンタル、又はニオブの如き耐火性金属で
ある。然しながら、パラジウムを使用することも可能で
あり、又当業者等が容易に思い付く様なその他の物質を
使用することも可能である。オプションとして、バリヤ
層は複数個の層を有することが可能である。金属バリヤ
層物質を提供する場合に、ドーピング特性を考慮するこ
とが重要である。従って、例えば、Ｐ型半導体はＰ型金
属を使用し、Ｎ型半導体はＮ型金属を使用する。バリヤ
層をダイの裏面上にスパッタさせることが好適で、これ
は従来公知のプロセスであって、それは金属蒸気を使用
し、該蒸気は後にダイ上に凝縮する。この様にして付与
された層は約５００人乃至約１０，０００人（１ミクロ
ン）の厚さの範囲とすることが可能である。従来公知の
如く、バリヤ層は又蒸発器によって付与させることも可
能である。成る場合には、バリヤ層は熱及び電流を導通
可能でなければならない。
好適なバインダ組成物は、金−錫合金半田であり、それ
は、勿論、熱によって活性化される。前に述べた如く、
この半田プロセスは従来の標準の処理において使用され
ているものよりも低温で行なうことが可能である。
当業者等によって理解される如く、本プロセスは多くの
利点を提供している。第１に、従来のボンディングプロ
セスで必要とされるよりも低い温度を使用することが可
能である。第２に、前述した如く、シリコンの遷移が阻
止されるので、金層１６内の金の量を減少させることが
可能であり、金の消費が低減化される。第３に、これも
シリコンの遷移が阻止されることから、ボンドの信頼性
が向上される。最後に、操作上の観点から、本プロセス
は比較的簡単に実施することが可能であり、オペレータ
側に何等特別の熟練を必要とするものではない。
以上５本発明の具体的実施の態様に付いて詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図はバリヤ層と金層を具備したダイの斜視図、第２
図はダイの第２実施例の斜視図、第３図はダイをボンド
させることの可能なパッケージの概略平面図である。 （符号の説明） １０：　ダイ １２：　シリコン基板 １４：　バリヤ層 １６：　ボンディング層 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション 図面の浄書（内容に変更なし） Ｆｔ’ｇ、１ 〜・２ ＩＩＩ Ｆｉｇ、３ 手続補正書 昭和６１年２月２８日 特許庁長官　　宇　賀　道　部　殿 １、事件の表示　　　昭和６０年　特　許　願　第２８
３１５６号２６発明の名称　　　ダイボンディング方法
３、補正をする者 事件との関係　　　特許出願人 ４、代理人

Claims (1)

  1. 【特許請求の範囲】 １、シリコンダイをパッケージへボンディングさせる方
    法において、 ａ）前記シリコンダイの裏面上に耐火性金属物質のバリ
    ヤ層を形成し。 ｂ）前記バリヤ層上にボンディング物質層を形成し、 ｃ）該パッケージと前記ボンディング金属層の界面に配
    設されたバインダ組成物を活性化させることによって該
    ダイを該パッケージへボンデイングさせる、 上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、該バリヤ層が基本
    的にチタン、タングステン、タンタル、及びニオブから
    成るグループから選択されるものであることを特徴とす
    る方法。 ３、特許請求の範囲第１項において、該バリヤ層がパラ
    ジウムを有していることを特徴とする方法。 ４、特許請求の範囲第１項乃至第３項の内の何れか１項
    において、該バリヤ層が該ダイの裏面上にスパッタ形成
    されることを特徴とする方法。 ５、特許請求の範囲第１項乃至第４項の内の何れか１項
    において、該バリヤ層の厚さは約５００Å乃至約１０，
    ０００Åの範囲内であることを特徴とする方法。 ６、特許請求の範囲第１項乃至第５項の内の何れか１項
    において、該バリヤ層が熱伝導性であることを特徴とす
    る方法。 ７、特許請求の範囲第１項乃至第６項の内の何れか１項
    において、該バリヤ層が導電性であることを特徴とする
    方法。 ８、特許請求の範囲第１項乃至第７項の内の何れか１項
    において、該バリヤ層が複数個の層から構成されている
    ことを特徴とする方法。 ９、特許請求の範囲第８項において、該バリヤ層がチタ
    ン層とタングステン層とを有することを特徴とする方法
    。 １０、特許請求の範囲第１項乃至第９項の内の何れか１
    項において、該バリヤ組成物が貴金属共晶を有すること
    を特徴とする方法。 １１、特許請求の範囲第１０項において、該バインダ組
    成物が、基本的に金−錫、金−シリコン、及び金−アン
    チモンのグループから選択されることを特徴とする方法
    。 １２、特許請求の範囲第１１項において、該ボンディン
    グ組成物が金−錫合金半田プレフオームを有することを
    特徴とする方法。 １３、特許請求の範囲第１２項において、該バインダ組
    成物が約３０５℃の温度で活性化されることを特徴とす
    る方法。 １４、特許請求の範囲第１項乃至第１３項の内の何れか
    １項において、該ボンディング層が貴金属を有すること
    を特徴とする方法。 １５、特許請求の範囲第１４項において、該ボンディン
    グ層金属が、基本的に金及び銀から成るグループから選
    択されることを特徴とする方法。 １６、シリコンダイをパッケージへボンディングさせる
    為にシリコンダイの裏面上に配設したボンディング用金
    属層を有する半導体装置において、前記ボンディング層
    と前記シリコンダイの裏面との間に耐火性金属物質のバ
    リヤ層を介挿させたことを特徴とする装置。 １７、特許請求の範囲第１６項において　該バリヤ層物
    質が、基本的にチタン、タングステン、タンタル、ニオ
    ブからなるグループから選択されることを特徴とする装
    置。 １８、特許請求の範囲第１６項又は第１７項において、
    前記ボンディング物質層が貴金属を有することを特徴と
    する装置。 １９、特許請求の範囲第１８項において、前記ボンディ
    ング物質層が、基本的に金及び銀からなるグループから
    選択される貴金属を有していることを特徴とする装置。 ２０、特許請求の範囲第１６項、第１７項、第１８項、
    又は第１９項において、前記バリヤ層が複数個の層を有
    していることを特徴とする装置。 ２１、特許請求の範囲第２０項において、該バリヤ層が
    チタン層とタングステン層とを有していることを特徴と
    する方法。
JP60283156A 1984-12-19 1985-12-18 ダイボンデイング方法 Pending JPS61181136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68399584A 1984-12-19 1984-12-19
US683995 1984-12-19

Publications (1)

Publication Number Publication Date
JPS61181136A true JPS61181136A (ja) 1986-08-13

Family

ID=24746298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60283156A Pending JPS61181136A (ja) 1984-12-19 1985-12-18 ダイボンデイング方法

Country Status (4)

Country Link
EP (1) EP0186585B1 (ja)
JP (1) JPS61181136A (ja)
CA (1) CA1244147A (ja)
DE (1) DE3581720D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4946376A (en) * 1989-04-06 1990-08-07 Motorola, Inc. Backside metallization scheme for semiconductor devices
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
WO1996026808A1 (de) * 1995-03-01 1996-09-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Untermetallisierung für lotmaterialien
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147064A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor device
JPS56142633A (en) * 1980-04-08 1981-11-07 Mitsubishi Electric Corp Forming method for back electrode of semiconductor wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
WO1982002457A1 (en) * 1980-12-30 1982-07-22 Finn John B Die attachment exhibiting enhanced quality and reliability
JPS5817626A (ja) * 1981-07-13 1983-02-01 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 低温度ダイ取り付け方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147064A (en) * 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor device
JPS56142633A (en) * 1980-04-08 1981-11-07 Mitsubishi Electric Corp Forming method for back electrode of semiconductor wafer

Also Published As

Publication number Publication date
EP0186585A2 (en) 1986-07-02
CA1244147A (en) 1988-11-01
DE3581720D1 (de) 1991-03-14
EP0186585A3 (en) 1987-03-11
EP0186585B1 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
EP0253691B1 (en) Silicon die bonding process
KR100940164B1 (ko) 서브마운트 및 반도체 장치
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4693770A (en) Method of bonding semiconductor devices together
US6164523A (en) Electronic component and method of manufacture
JP2984068B2 (ja) 半導体装置の製造方法
JP3126977B2 (ja) 補強された直接結合銅構造体
JPH08181392A (ja) 電気素子の接合材料および接合方法
US5198695A (en) Semiconductor wafer with circuits bonded to a substrate
WO2001092185A1 (en) Brazeable metallizations for diamond components
JP2001110957A (ja) パワー半導体モジュールの製造方法
US4513905A (en) Integrated circuit metallization technique
JP2797958B2 (ja) 光半導体素子接合構造と接合方法
JPH02504572A (ja) 装置取付け方法
JPS61181136A (ja) ダイボンデイング方法
JPS6153851B2 (ja)
JPH0146228B2 (ja)
US4921158A (en) Brazing material
US3702787A (en) Method of forming ohmic contact for semiconducting devices
JPS59107586A (ja) 超伝導フリツプチツプボンデイング方法
KR960011854B1 (ko) 다이 본딩 공정 방법
JPS5868945A (ja) フリツプチツプボンデイング法
JPH0140514B2 (ja)
JPH0656860B2 (ja) 超電導装置
JPH05166880A (ja) チップの配線基板等実装方法