KR960011854B1 - 다이 본딩 공정 방법 - Google Patents

다이 본딩 공정 방법 Download PDF

Info

Publication number
KR960011854B1
KR960011854B1 KR1019870004939A KR870004939A KR960011854B1 KR 960011854 B1 KR960011854 B1 KR 960011854B1 KR 1019870004939 A KR1019870004939 A KR 1019870004939A KR 870004939 A KR870004939 A KR 870004939A KR 960011854 B1 KR960011854 B1 KR 960011854B1
Authority
KR
South Korea
Prior art keywords
layer
bonding
gold
die
silicon
Prior art date
Application number
KR1019870004939A
Other languages
English (en)
Other versions
KR880001045A (ko
Inventor
로러 할란
에스. 피. 윌리암
Original Assignee
페어차일드 세미콘덕터 코퍼레이션
낼손 스톤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/875,345 external-priority patent/US4772935A/en
Application filed by 페어차일드 세미콘덕터 코퍼레이션, 낼손 스톤 filed Critical 페어차일드 세미콘덕터 코퍼레이션
Publication of KR880001045A publication Critical patent/KR880001045A/ko
Application granted granted Critical
Publication of KR960011854B1 publication Critical patent/KR960011854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

내용없음.

Description

다이 본딩 공정 방법
제1도는 본 발명에 따른 점착층, 장벽층 및 본딩층을 갖는 다이(die)의 사시도.
제2도는 본 발명에 따라서 제조된 다이가 본딩될 수 있는 패케이지(package)의 평면도.
제3도는 본 발명에 따라서 제조된 또다른 바람직한 실시예의 다이, 다이가 본딩되는 헤더(header) 및 다이와 헤더 사이에 배치된 결합 조성물의 측면도.
* 도면의 주요부분에 대한 부호의 설명
10, 100：다이 12, 102：실리콘 기판
14, 106：점착층 16, 108：장벽층
18, 110：본딩층 20：패케이지
22, 118：땜납 24：오목한 부분
104：응력 완화층 114：세라믹 헤더
116：금층
[관련된 출원]
본 출원은 1984년 12월 19일에 제출된 미합중국 출원 번호 제683,995호의 연계(CIP) 출원이다.
[발명의 배경]
본 발명은 일반적으로 반도체 집적회로 소자들에 관한 공정방법과 특히 반도체 다이를 패케이지에 본딩하기 위한 공정방법에 관한 것이다.
취급과 전기접속의 제작을 용이하게 하기 위하여, 집적회로 소자 또는 다이를 패케이지로 안전하게 놓는 것이 필요하다.
이후로 소자상에 있는 미리 결정된 지점들로부터 패케이지상에 있는 접촉 핀들까지로 전기접속들이 만들어진다. 소자로부터 접촉 핀들까지로의 전기접속들은 필연적으로 매우 정교하므로, 이 접속들은 또한 매우 손상되기 쉽다. 또한 다이가 안전하고 영구적으로 패케이지에 고정되어 있지 않는다면, 기계적인 충격 또는 진동이 패케이지로부터 다이를 분리시켜서 하나 또는 그 이상의 전기적 접촉이 파괴도록 하여 결국에는 집적회로 소자의 고장을 초래한다. 안전하게 기계적인 접속을 설명하는 것외에도, 양호한 전기적 접촉과 열 접촉을 다이와 패케이지 사이에 설정하여 유지시키는 것이 중요하다.
패케이지에 대한 다이 본딩의 전형적인 방법은 패케이지내의 오목한 부분에 미리 형성된 금-주석 땜납을 놓는 것이다. 이 오목한 부분은 다이를 수용시키는 크기로 되어 있다. 용융후에 미리 형성된 땜납이 부착되는 한층의 금으로 다이의 이면이 피복되어 있다. 상술한 본딩 공정방법은 다이로부터 다이의 금층으로 실리콘이 이동하기 때문에 만족스러운 본딩을 주지 않는다. 이러한 실리콘의 이동은 다이의 이면상에서 금을 피복하는 공정과 이 위에서 금을 합금시키는 공정중에 발생한다.
특별하게, 금이 이면위에 부착되어서 그 결과의 결합이 가열되어서 금을 실리콘 다이속으로 합금시킨다. 이러한 공정은 일반적으로 약 400℃의 고온을 필요로 하여서, 이것이 실리콘을 금속으로 이동시키게 한다. 더구나, 다이를 패케이지로 점착하는 공정(共晶)방법은 또한 이와 유사한 고온을 요구하여서, 결국은 실리콘이 부가적으로 본딩 장소로 이동시킨다. 금과 미리 형성된 금-주석 땜납으로의 실리콘 혼합의 결과는 다이와 패케이지 사이의 신뢰성 있는 본딩을 형성하지 않도록 작용한다.
패케이지에 대한 다이 본딩의 실효성과 신뢰성을 감소시키는 다른 문제는 웨이퍼 이면의 비평탄성에 관한 것이다.
전형적으로, 웨이퍼의 이면은 공정중에 웨이퍼의 이면에 축적되는 산화물과 다른 재료들을 제거하기 위해서 연마된다. 이러한 재료들의 제거는 다이와 패케이지들 사이의 양호한 전기적 접촉 및 열접촉을 설정하기 위해서 필요하다. 그러나, 연마작업은 웨이퍼의 이면상에 비틀림을 일으키는 표면 응력들을 준다. 그 결과, 웨이퍼로부터 제조된 다이는 플래너(planar) 형태가 아닌 이면들을 갖는다. 이러한 표면들은 다이와 패케이지 사이에서 양호한 전기적 접촉 및 열접촉을 만들기 위해 요구되는 다이 패케이지 접합 플래너 표면들과 친밀한, 동일 평면의 접촉을 만들 수 있다.
[발명의 개요]
따라서, 본 발명의 첫번째 목적은 다이와 패케이지들 사이에 신뢰성 있는 본딩을 설정하기 위한 방법을 제공하는 것이다.
본 발명의 두번째 목적은 반도체 다이와 패케이지들 사이에 뛰어난 기계적 특성과 전기적 특성을 나타내는 본딩을 설정하기 위한 방법을 제공하는 것이다.
본 발명의 세번째 목적은 반도체 소자의 금속 본딩층 속으로 실리콘의 이동을 막아서 패케이지에 대한 이 본딩층의 점착성을 증대시키기 위하여 반도체 소자의 이면상에 장벽층을 제공하는 것이다.
본 발명의 네번째 목적은 반도체 소자의 이면에 대하여 장벽층의 점착성을 증대시키기 위한 수단을 포함하는 반도체 소자를 제공하는 것이다.
본 발명의 다섯번째 목적은 다이와 패케이지 사이에서 개선된 전기적 접촉 및 열접촉을 갖는 본딩을 실행하기 위하여 반도체 다이의 이면들의 평탄성을 개선하는 수단을 제공하는 것이다.
상술한 목적외에도 다른 목적들이 실리콘 다이를 패케이지에 본딩하기 위한 공정방법으로 이루어진 본 발명에 따라서 수행되는 것이 자명할 것이다. 이 공정방법은 금속 점착층을 실리콘 웨이퍼 다이의 이면상에 도포하는 단계 등을 포함한다.
내화 금속의 장벽층이 점착층 위에서 형성된다. 이후로 금속의 본딩층이 장벽층 위에 형성된다. 이후로 웨이퍼가 다수의 개별적인 다이로 사각형으로 절단된다. 이때 각각의 다이는 패케이지와 금속 본딩층의 공유영역에 배치된 결합 조성물을 활성화시킴으로써 패케이지로 본딩된다.
본 발명의 한 실시예에 따라서, 점착층은 티타늄으로 이루어지며, 장벽층은 텅스텐으로 이루어지고 본딩층은 금으로 이루어진다. 결합 조성물은 금-주석 합금으로 이루어진다. 금층이 금-주석 합금과 접촉하여서 대략 325℃로 가열되어 금과 금-주석 본딩이 공정반응을 거쳐서 형성되도록 한다. 티타늄 점착층은 실리콘 다이의 이면에 대하여 장벽층의 점착성을 증대시킨다. 텅스텐 장벽층은 땜납공정중에 다이로부터 금으로된 본딩층 속으로 실리콘의 침투를 막는다.
본 발명의 다른 실시예에서, 금으로된 응력 완화층이 점착층과 실리콘 웨이퍼의 이면 사이에 배치된다.
이와 같은 다른 실시예에서, 금으로된 층이 다이의 이면상에 도포되어서 실리콘과 합금된다. 이것이 웨이퍼의 응력을 완화시켜서 웨이퍼의 평탄성을 초래한다. 이때 티타늄 점착층이 응력 완화층 위에서, 상술한 본 발명에 따른 본딩 공정방법으로서 장벽층과 본딩층을 따라 형성된다.
본 발명의 다른 목적, 특징 및 장점 등은 다음의 바람직한 실시예의 상세한 설명, 첨부된 특허청구의 범위 및 도면으로부터 더욱 자명해질 것이다.
제1도를 참조하면, 일반적으로 다이(10)는 실리콘 기판의 이면상에 형성된 금속의 점착층(14)을 갖는 실리콘 기판(12)으로 이루어져 있다. 이 금속의 점착층(14)은 바람직하게 티타늄으로 이루어져 있어서 실리콘 및 텅스텐에 대하여 우수한 점착성을 나타낸다. 장벽층(16)이 점착층(14) 위에 형성된다. 장벽층(16)은 내화 금속으로 이루어져 있으며, 바람직한 것은 텅스텐이다. 본딩층(18)이 장벽층(16) 위에서 형성된다. 본딩층(18)은 귀금속으로 이루어져 있으며, 바람직한 것은 금이다. 점착층(14), 장벽층(16) 및 본딩층(18)은 바람직하게 다음과 같이 형성된다.
실질적으로 평탄하고, 매끄러우며, 산화물이 없는 표면을 얻기 위해서, 실리콘 웨이퍼의 이면이 연마되고, 같거나 시작된다. 어떠한 금속이 도포되기전에 청결하게 하기 위하여 이 표면이 이후로 스퍼터(sputter) 식각된다.
스퍼터링과 같은 공지된 기술을 사용하여 웨이퍼의 이면상에 미리 결정된 두께로 티타늄 점착층(14)이 이후로 형성된다.
바람직한 실시예에서, 대략 500Å과 바람직하게 동일한 두께를 갖는 점착층(14)을 형성하기 위해서 티타늄이 웨이퍼의 이면상에서 스퍼터된다. 비록 500Å의 두께가 바람직하지만, 300-1500Å의 범위에 있는 다른 두께도 실시가능하며 이 범위들 역시 본 발명의 범위에 포함된다. 이후로 스퍼터링과 같은 공지된 기술을 사용하여 텅스텐 장벽층(16)이 미리 결정된 두께로 점착층(14) 위에 형성된다. 바람직한 실시예에서, 장벽층(16)을 형성하기 위해서 텅스텐이 대략 500Å의 두께로 점착층(14)상에 스퍼터된다. 이후로 스퍼터링과 같은 공지된 기술을 사용하여 귀금속으로 된 본딩층(18)이 미리 결정된 두께로 장벽층(16) 위에 형성된다. 바람직한 실시예에서, 본딩층(18)을 형성하기 위해서 금이 대략 3000Å의 두께로 장벽층(16)상에 스퍼터된다.
비록 3000Å의 두께가 바람직하지만 1000-8000Å의 범위에 있는 다른 두께 역시 실시가능하며 이 범위들 역시 본 발명의 범위에 포함된다. 스퍼터 식각, 티타늄 도포, 텅스펜 도포, 및 금 도포 등이 연속적인 작업으로서 계속하여 행해지는 것이 바람직스럽다.
상술한 단계들의 완료후에, 웨이퍼가 사각형으로 잘려져서 제1도에 도시된 것과 같은 개별적인 다이들이 만들어진다. 제2도에 도시된 것과 같은 패케이지(20)에 다이(10)을 결합시키는 것은 미리 형성된 땜납(22)의 사용을 통하여 바람직하게 수행된다. 미리 형성된 땜납(22)은 금-주석, 금-실리콘, 또는 금-안티몬과 같은 귀금속 공정으로 만드는 것이 바람직스럽다. 본딩 절차는 제일 먼저, 미리 형성된 금-주석 땜납을 사용할때 예를 들어 대략 305℃의 미리 결정된 온도로 패케이지(20)를 가열하는 것이다. 이때 미리 형성된 땜납이 제3도에 도시된 것처럼 오목한 부분(24)과 같은 제안된 본딩 장소에 놓여진다. 미리 형성된 땜납(22)이 용융될때, 다이(10)가 이 위에 놓여지고 여분의 미리 형성된 땜납(22)은 다이(10) 밑에서부터 짜내어진다.
이 결과의 조립물이 이후로 냉각되어서, 패케이지(20)에 대한 다이(10)의 본딩이 완료된다.
이제 제3도를 참조하면, 본 발명에 따라 제조된 다른 바람직한 실시예의 다이(100)가 도시되어 있다. 이 다이(100)는 실리콘 기판의 이면상에 형성된 응력 완화층(104)을 갖는 실리콘 기판(102)으로 이루어져 있다. 응력 완화층(104)은 금으로 이루어지는 것이 바람직스러우며 이 층은 기판(102)의 이면상에서 10,000Å의 두께로 스퍼터된다. 비록 10,000Å의 두께가 바람직스럽지만, 3000-15,000Å의 범위에 있는 다른 두께 역시 실시가능하며 또한 본 발명의 범위에 포함된다. 이후로 이 금이 기판(102)의 이면에서 415℃의 질소분위기로 실리콘과 합금된다. 금 표면은 화학적으로 깨끗하게 처리된 후에 확산에 기인한 이산화 실리콘(SiO2)를 제거하기 위해서 스퍼터 식각된다.
이후로 티타늄 점착층(106)이 응력 완화층(104)위에 형성된다. 다음에, 텅스텐 장벽층이 티타늄 점착층 위에 형성된다. 이후로 금으로된 본딩층(110)이 텅스텐 장벽층(108) 위에 형성된다. 티타늄 점착층(106), 텅스텐 장벽층(108) 및 금 본딩층(110)이 제1도와 관련하여 상술된 공정방법에 따라서 형성된다.
상술한 단계들이 완료된 후에, 웨이퍼가 사각형으로 잘라져서 각각의 다이들이 기판에 부착된다. 제3도에 도시된 것처럼, 기판(112)의 바람직한 실시예는 세라믹헤더(114)의 부착표면상에 형성된 금으로된 층(116)을 갖는 세라믹 헤더로 이루어져 있다. 이 헤더(114)는 세라믹 코바르
Figure kpo00001
(Korvar)
Figure kpo00002
또는 알로이 42(Alloy 42)으로 제조될 수 있다. 금으로된 층(116)은 인쇄, 도금 또는 증착에 의해서 1000Å의 두께로 헤더(114)상에 형성된다. 비록 1,000Å의 두께가 바람직스럽지만, 1,000-50,000Å의 범위에 있는 다른 두께 역시 실시가능하다.
이후로 다이가 미리 형성된 땜납(118)을 사용하여 기판에 부착된다. 미리 형성된 땜납(118)은 0.5-1.0mil 사이의 표본 두께를 갖는 금：주석이 80：20인 비율을 갖는 것이 바람직한 미리 형성된 땜납이다. 본딩 절차는 불활성분위기에서 기판을 가열하고, 용융한 후에 본딩 매체 또는 미리 형성된 땜납을 재동결시킨다.
장벽층의 목적은 다이에 대한 금층의 도포순간과 패케이지에 대한 다이의 본딩순간에서, 금층으로의 실리콘의 이동을 막기 위한 것이다. 부가적으로, 장벽층의 존재는 그층을 위하여 사용되는 금을 더 적게 필요로 한다. 선행기술에서, 실리콘이 금속으로 이동되었기 때문에, 더 많은 양의 금이 실리콘에 의한 희석을 극복하도록 요구되었다. 그러나 본 발명의 다이에서는 실리콘이 장벽층을 통하여 이동할 수가 없으므로, 금층은 이러한 희석을 당하지 않는다. 그 결과, 희석을 위한 보충적인 양이 사용될 필요가 없다. 더구나, 장벽층의 존재는 실리콘이 본딩 조성물내의 장소로 이동될 수 없기 때문에 더 낮은 온도에서 더 양호한 공정(共晶) 본딩이 미리 형성되도록 할 수가 있다. 따라서, 금-주석 합금 땜납을 사용한 본딩이 표준 공정온도인 약 330℃의 온도와 상반되는 약 305℃의 온도에서 수행될 수 있다.
금속 장벽층 재료를 제공할때 도우핑 특성을 고려하는 것이 중요하다. 따라서, 예를 들면, P-형 반도체는 P-형 금속을 사용하고, N-형 반도체는 N-형 금속을 사용한다. 장벽층이 다이의 이면상으로 스퍼터되는 것이 바람직스러우며, 이 분야에 알려진 공정은 다이상으로 계속하여 응결시키는 금속증기의 사용과 관련되어 있다. 이렇게 도포된 층들은 대략 500Å-10,000Å(1마이크론)의 범위에 있는 두께일 수 있다. 장벽층은 또한 이 분야에서 공지된 증발장치에 의해 도포될 수 있다. 어떤 경우에 있어서, 장벽층은 열과 전류를 전도시킬 수 있어야만 한다.
전술한 것과 같이, 장벽층 재료는 텅스텐과 같은 내화 금속이 바람직하다. 비록 텅스텐이 실리콘의 이동에 대하여 우수한 장벽으로서 작용한다는 것이 발견되었지만, 실리콘에 대한 점착성은 단지 보통이다. 따라서 기판에 대하여 장벽층의 점착성을 증대시키기 위하여 티타늄 점착층이 텅스텐 장벽층과 실리콘 기판 사이에 삽입된다. 티타늄은 실리콘과 텅스텐 모두에 대하여 뛰어난 점착성을 나타낸다는 것이 발견되었다. 그 결과, 다이와 다이 기판 사이의 결과적인 본딩의 신뢰성이 증대되었다.
제3도에 도시된 또다른 바람직한 실시예에서, 응력 완화층(104)이 점착층(106)과 실리콘 웨이퍼(102) 이면 사이에 배치되어서 웨이퍼의 응력을 완화시키도록 하여 평탄성을 증대시킨다.
전술하듯이, 웨이퍼는 다음 공정전에 웨이퍼의 이면으로부터 산화물과 다른 재료들을 제거하기 위해 수행되는 연마작용에 기인하여 응력을 받는다. 이러한 응력들은 웨이퍼로 바람직스럽지 않은 비틀림을 초래한다. 웨이퍼(102)의 이면에서 실리콘에 대하여 응력 완화층(106)으로 금을 합금하는 것은 실질적으로 이러한 비틀림을 제거하여서 웨이퍼가 플래너 형태로 회복시킨다.
이것은 실질적으로 같은 높이의 접합 공유영역을 제공함으로써 각각의 패케이지들에 대하여 그 결과의 다이들의 전기접촉 및 열접촉을 증대시킨다.
바람직한 결합 조성물은 역시 열에 의해 활성화되는 금-주석 합금 땜납이다. 앞서 기술된 것처럼 땜납 공정은 표준공정에 사용되는 것보다 낮은 온도에서 수행될 수 있다.
이 분야에 숙련된 사람들에게는 여기서 기술된 공정이 많은 장점들을 제공한다는 것이 이해될 것이다. 첫번째로, 선행기술의 본딩 공정에 요구되는 온도보다 낮은 온도가 사용될 수 있다. 두번째로, 실리콘 이동의 금지에 기인하여, 전술하듯이 금층(16)에 있는 금의 양이 감소될 수 있기 때문에 금 소모량이 감소된다. 세번째로, 실리콘 이동의 금지에 기인하여, 본딩의 신뢰성이 증대된다. 부가적으로, 접합 표면의 평탄성을 개선함으로써 다이와 패케이지 사이의 전기접촉 및 열접촉이 증대된다. 마지막으로, 운영면에 있어서, 이 공정은 비교적 쉽게 수행되어서 조작자에게 특별한 숙려을 필요로 하지 않는다.
본 발명의 성질을 설명하기 위해서 여기서 기술되고 예시된 부품들의 세목, 재료 및 배치등의 다양한 변화가 다음의 특허청구 범위에 표현된 것처럼 본 발명의 원리 및 범위내에서 이 분야에 숙련된 사람들에 의해서 만들어질 수 있다.

Claims (24)

  1. a) 점착층을 실리콘 웨이퍼의 이면상에 형성시키는 단계; b) 장벽층을 상기 점착층위에 형성시키는 단계; c) 본딩 재료층을 상기 장벽층위에 형성시키는 단계; d) 상기 웨이퍼를 다수의 다이(die)로 분리시키는 단계; 및 e) 패케이지(package)와 상기 본딩층의 공유영역에 배치된 결합 조성물을 활성화 함으로써 최소한 하나의 상기 다이를 패케이지에 본딩시키는 단계로 구성된 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  2. 제1항에 있어서, 단계(a)가 미리 결정된 두께로 상기 실리콘 웨이퍼의 이면상에 티타늄을 스퍼터링 시키는 단계를 포함하는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  3. 제2항에 있어서, 상기 미리 결정된 두께가 300-1500Å의 범위에 있는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  4. 제1항에 있어서, 단계(b)가 미리 결정된 두께로 상기 점착층상에 텅스텐을 스퍼터링시키는 단계를 포함하는 패케이지에 대한 실리콘 다이의 본딩 공정방법.
  5. 제4항에 있어서, 상기 미리 결정된 두께가 300-1500Å의 범위에 있는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  6. 제1항에 있어서, 단계(c)의 미리 결정된 두께로 상기 장벽층 상에 금을 스퍼터링시키는 단계를 포함하는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  7. 제6항에 있어서, 상기 미리 결정된 두께가 1,000-8,000Å의 범위에 있는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  8. 제1항에 있어서, 결합 조성물이 귀금속 공정(共晶)으로 이루어진 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  9. 제8항에 있어서, 결합 조성물이 금-주석, 금-실리콘 및 금-안티몬으로 필수적으로 구성된 군으로부터 선택되는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  10. 제9항에 있어서, 결합 조성물이 미리 형성된 금-주석 합금 땜납으로 이루어진 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  11. 제10항에 있어서, 결합 조성물이 약 305℃의 온도로 활성화되는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  12. 제1항에 있어서, 상기 본딩층이 귀금속으로 이루어진 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  13. 제12항에 있어서, 금속의 본딩층이 금과 은으로 필수적으로 구성된 군으로부터 선택되는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  14. 제1항에 있어서, 응력 완화층을 상기 실리콘 웨이퍼의 이면상에 형성시키는 단계와 상기 응력 완화층의 재료를 상기 웨이퍼의 이면에의 실리콘과 합금시키는 단계를 부가적으로 포함하며, 단계(a)가 상기 점착층을 상기 응력 완화층 상에 형성시키는 단계를 포함하는 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  15. 제14항에 있어서, 상기 응력 완화층이 금,알루미늄 또는 니켈로 필수적으로 구성된 군으로부터 선택되는 패케이지에 대한 반도체 다이의 본딩 공정 방법.
  16. 제15항에 있어서, 상기 응력 완화층이 금으로 이루어진 패케이지에 대한 실리콘 다이의 본딩 공정 방법.
  17. 실리콘 다이를 패케이지에 본딩하기 위하여 실리콘 다이의 이면상에 배치된 본딩 금속층을 포함하는 반도체 장치에 있어서, 점착층이 상기 실리콘 다이의 이면에 인접하여 배치되고 장벽층이 상기 점착층과 상기 본딩층 사이에 배치되는 것을 특징으로 하는 반도체 장치.
  18. 제17항에 있어서, 상기 장벽층이 텅스텐으로 이루어진 반도체 장치.
  19. 제18항에 있어서, 상기 점착층이 티타늄으로 이루어진 반도체 장치.
  20. 제17항에 있어서, 상기 본딩 금속층이 귀금속으로 이루어진 반도체 장치.
  21. 제20항에 있어서, 상기 본딩 금속층이 금과 은으로 필수적으로 구성된 군으로부터 선택된 귀금속으로 이루어진 반도체 장치.
  22. 제17항에 있어서, 상기 점착층과 상기 실리콘 다이의 이면 사이에 배치된 응력 완화층을 부가적으로 포함하는 반도체 장치.
  23. 제22항에 있어서, 상기 응력 완화층이 금, 알루미늄 또는 니켈로 필수적으로 구성된 군으로부터 선택된 금속으로 이루어진 반도체 장치.
  24. 제23항에 있어서, 상기 응력 완화층이 금으로 이루어진 반도체 장치.
KR1019870004939A 1984-12-19 1987-05-19 다이 본딩 공정 방법 KR960011854B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US68399584A 1984-12-19 1984-12-19
US683,995 1984-12-19
US683995 1984-12-19
US875345 1986-06-17
US875,345 1986-06-17
US06/875,345 US4772935A (en) 1984-12-19 1986-06-17 Die bonding process

Publications (2)

Publication Number Publication Date
KR880001045A KR880001045A (ko) 1988-03-31
KR960011854B1 true KR960011854B1 (ko) 1996-09-03

Family

ID=27103242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004939A KR960011854B1 (ko) 1984-12-19 1987-05-19 다이 본딩 공정 방법

Country Status (1)

Country Link
KR (1) KR960011854B1 (ko)

Also Published As

Publication number Publication date
KR880001045A (ko) 1988-03-31

Similar Documents

Publication Publication Date Title
US4772935A (en) Die bonding process
US5217922A (en) Method for forming a silicide layer and barrier layer on a semiconductor device rear surface
US3657611A (en) A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal
US4244002A (en) Semiconductor device having bump terminal electrodes
JP3461829B2 (ja) 緩衝層を有する電力半導体素子
EP2157605B1 (en) Electronic part apparatus and process for manufacturing the same
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
JPS61204953A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
US4042951A (en) Gold-germanium alloy contacts for a semiconductor device
US5851852A (en) Die attached process for SiC
US4513905A (en) Integrated circuit metallization technique
US4876221A (en) Bonding method
JP2797958B2 (ja) 光半導体素子接合構造と接合方法
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
KR960011854B1 (ko) 다이 본딩 공정 방법
JP2888385B2 (ja) 受発光素子アレイのフリップチップ接続構造
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
CA1244147A (en) Die bonding process
JPS63185048A (ja) 半導体デバイス用ジャンパチップおよびその製造方法
US20020009870A1 (en) Semiconductor device having a nonpeeling electrode pad portion
US4921158A (en) Brazing material
JPH0715906B2 (ja) 半導体回路素子の接触装置
JPH08264591A (ja) Ｔａｂ接続方法
KR0167373B1 (ko) 전자회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee