JPS61204953A - ハ−メチツクシ−ルカバ−及びその製造方法 - Google Patents

ハ−メチツクシ−ルカバ−及びその製造方法

Info

Publication number
JPS61204953A
JPS61204953A JP60045935A JP4593585A JPS61204953A JP S61204953 A JPS61204953 A JP S61204953A JP 60045935 A JP60045935 A JP 60045935A JP 4593585 A JP4593585 A JP 4593585A JP S61204953 A JPS61204953 A JP S61204953A
Authority
JP
Japan
Prior art keywords
cover
seal ring
sealing ring
gold
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60045935A
Other languages
English (en)
Other versions
JPH0365897B2 (ja
Inventor
Akio Miyoshi
三好　明男
Akira Fukami
深見　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP60045935A priority Critical patent/JPS61204953A/ja
Priority to US06/836,493 priority patent/US4640436A/en
Publication of JPS61204953A publication Critical patent/JPS61204953A/ja
Publication of JPH0365897B2 publication Critical patent/JPH0365897B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Fuses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は特に半導体装置のハーメチックシールに好適の
シールカバーに関するものである。
〔従来の技術〕
半導体素子のパッケージングの一種に第２図に示すよう
なセラミックパッケージがある。第２図においてセラミ
ック基板１は、中央部に半導体素子接合用のメタライズ
層を有する上層板と、リードパターンが形成され且つ中
央部に開口を有する中間板と、リードパターンの内側先
端が露出するような更に大きい開口を有する上層板、の
３層が一体化された構造であり、長辺側部には上記’Ｊ
　−ドパターンの外側先端と導通するように複数の金属
リード２が接合され、上記上層板の開口周囲にはカバー
取付用のメタライズ層３が形成されている。メタライズ
層３及びリードパターンは通常Ｍ。
−Ｍｎ系の導電ペーストで形成され、これらと’Ｊ　−
ド２には金メッキが施されている。このような基板１を
用いるパッケージングは、第３図に示すよう乙、−１↓
ず土道伏害工／Ｌ：ｔ−肚ポ１小市山均１１−確合シフ
、□該水子・シ」−１の電極とリードパターンのｃＩ（
Ｕ先端圧・細いフネクター線５で接合した後、メタンイ
ス層３の十に第２図ζ、τ示ずようなシールリング（ｉ
と金属製カバー７を載せ、シールリング６の融点以上Ｇ
４−加熱し、後冷却してカバー　７を取付ける１化「程
からなる。このカバー７の取付は工程を一般にハーメチ
ックシールと称し、シールリング６Ｃ，ニ、′１．↑、
ｆ・導体宋−千４．の接合（こ用いるＡｕ　　Ｓｉ合金
・′、−）より低い融点を有するＡ１．１−３ｎ合金ろ
う、Ｐｂ−５Ｙ１重合うう等が用いられ、金属製（通常
コバール製）カバー７の少なくともシールリング６が当
接−する周縁部にはろう付性の良好な金、ニッケル等の
被膜が施されているのが通常である。
このハーメチックシール工程において、シールリング６
とカバー７をメタライズ層８の」二にそれぞれの周縁が
ほぼ一致するように重ね合わせる必要があるが、シール
リング６が５０μｍ程度の厚さで極めて扱いにくい上、
僅かな振動で位ｎズレを生じるため、重ね合わせの作業
が難かしく、ハーメ千ツクシール後においてカバー７が
位置ズレを生じている欠１９１６も時々起きる。このよ
うな欠点はシールリング６をカバー　７に予め取付けて
おくことができれば解消し得ることであり、このような
観点からシールリング６をカバー７に複数個所のスポッ
ト溶接により取付ける方法が提案されている（例えば特
公昭５６−８６５７７号公報）。しかしながらこの方法
によるハーメチックシールカバーＧ、丁はいくつかの欠
点がなお存在する。即ち、シールリング６はカバー７に
局部的に熔接されているのであるが、この熔接個所にお
いて合金ろうが一１熔融されるので、カバー７の被層金
属が混入して組成が変わり、その部分の融点が高くなる
ことである。これはハーメチックシール工程においてシ
ールリング６の均一な融解を妨げる。又、上記熔接個所
においてシールリング６にスポット溶接の電極跡が窪み
として残り、この窪みがハーメチックシールの際ボイド
の原因になり易い。
〔発明が解決しようとする問題点〕
本発明者等は上記従来の欠点を解消し、より信頼性の亮
い、ハーメチックシールカバー号提供せんとするもので
ある。
〔問題点を解決するための手段〕
本発明はこの目的を達するために・熔接の手段６Ｊ依ら
ないでシールリング？仮付けすることが必要であり、こ
れを実現する手段として、シールリングとカバーとの間
に延性の良好な金属を介在せしめれば接合可能ではない
かと考え、種々実験の結果、こねひ確認して本発明に到
達した。
本発明のハーメチックシールカバーは、少なくともシー
ルリングが当接する周縁部にろう付性の良好な被膜を有
する金属製カバーの該周縁部に、歌、銀、白金又はパラ
ジウムの薄層を被着したシールリングが、該薄層を介し
、て全周に亘って圧着されている点Ｇこ特徴があり、こ
のカバーとシ・−ルリ゛／グとを、−１−記シールリン
グの融点よりも低い温度に加熱すると共Ｇこ上記周縁部
全周Ｇ、二亘−って加Ｅｌ、ｒ接合する点に特徴がある
。
第１図は本発明のハーメチックシールカバーの一例を断
面図で示しである。、第１図６・二おい゛Ｃカバおり、
又、シールリング６にも全面に金メッキからなる薄層８
が施されており、シールリング６はこの薄層８を介して
金属製カバー７に圧着されている。カバー７へ被膜９を
施すのはろう付性を良好ならしめるためであるから、こ
の被護９は少なくともシールリング６が当接する周縁部
に施されていれば良く、カバーの素地と良く密着し、且
つシールリング６のろう材との濡れが良くしかもろう材
中に溶解して、ろう材の信頼性を低下させないものであ
れば何れの金属、合金であっても差支えない。シールリ
ング６の薄層８は金の他、銀、白金及びパラジウムが適
当で、少なくともカバーと当接する面に被着されていれ
ば良い。この被着方法は湿式メッキの他、真空蒸着、ス
パッタリング、イオンブレーティング等の乾式メッキ又
は圧延クラッドが適用できる。
この薄層８の厚さは０．０５〜５μｍ程度にするのが良
い。この厚さが薄過ぎると加熱中に被着金属がシールリ
ング６中へ拡散してしまい、必要な接厚過ぎるとハーメ
チックシールに要する時間が長くなり、又、ろう材中へ
溶解する金属量も多くなるので好ましくない。より好ま
しい厚さは０．３〜１゜５μｍ程度である。このような
薄層８を有するシールリング６は、圧延したろう材を打
抜いた後メッキを施すか、圧延ろう材に予めメッキを施
した後打抜き加工するか或は薄層８を圧延クラッドする
か何れかの方法で得ることができる。
この薄層８を有するシールリング６のカバー７への圧着
は、該シールリング６の融点より低い温度に加熱すると
共にシールリング６とカバー８８部を全周に亘って均一
に加圧することで達成される。この圧着に必要な加圧力
及び温度は薄層８の金属の種類によって変るので一概に
決められず、実験によって求める必要がある。金の場合
は５５シーの加圧力の場合２６０〜２８０　ｃで充分圧
着できる。
加圧力が増せばより低い温度で圧着でき、又、加圧力に
超音波振動を併用すれば更に容易に圧着できる。
この圧着時の雰囲気はカバー７の被膜９の種類とシール
リング６上の薄層８の種類及び薄層８による被膜の状態
によって考慮すれば良い。両者共に金で且つリング６が
全面被覆されている場合は大気中でも良く、カバー７の
被膜９がニッケルの場合は中性ないし還元性雰囲気に、
する必要がある。
本発明において、シールリング６の材質は何ら限定され
るものでな（、Ａｕ　　Ｓｎ　％　Ｐｂ　　Ｓｎろう合
金の外、Ａｕ−工ｎ、ＡｕＳｉ、Ａｕ　−Ｇｏなどであ
っても良く、半導体装置以外の種々の物品のハーメチッ
クシールに適用することができる。又、カバーの材質は
何ら特定されず、形状も平板状に限定されるものではな
い。
（実施例〕 ｌＯ醐角、厚さ０．２５　ｍのコバール板の全面に厚み
２μｍの金メッキの被膜を施したカバーと、８．６龍角
の開口を有する１９ｗｍ角のＡｕ　−Ｓｎ共晶合金製シ
ーにリングをＷ＆個用意した。このシールリングの全面
に金を０，０２　Ａｍ　％　０−０５　Ｊｉｍ　％　０
−　Ｉ　Ａｍ　ｓ　１−０μｍ、３．０μｍの厚さでメ
ッキして薄層を形成し、それぞれについてカバーと圧着
し、剥離試験に供した。
圧着は２７０Ｃに昇温したヒートブロック上に金メッキ
したシールリングを置き、その上に上記カバーを周縁が
ほぼ一致するように重ね、カバーの上に置いた押え治具
に５５ｇ／ｗの圧力を１０秒間・加えて行なった。
剥離試験は圧着されたシールリングにプッシュプルゲー
ジに連結した金具の爪を引っ掛けて横に引っ張り、剥離
の際の引っ張り力を測定する方法で行なった。金メッキ
厚さ０．０２μｍのものは１ｇ以下で剥離し、０．０５
μｍでは１０　ｇ　％他は２２　ｇ前後で剥離した。
〔発明の効果〕
本発明のハーメチックシールカバーハ、’ｊ　？　ルリ
ングがカバーの周縁部に全周に亘って圧着されており、
シールリング自体は全周に亘って均質に保持されている
。このためハーメチックシールに際してリングの熔融が
全周に亘って均等に起り、とができる。
【図面の簡単な説明】
第１図は本発明にょるハーメチックシールカバーの断面
図、第２図は一般の半導体素子のセラミックパッケージ
ングの分解斜視図、第３図は第２図の組立断面図である
。 １・・セラミック基板、２・・金属リード、３・・メタ
ライズ層、４・・半導体素子、５・・コネクター線、６
−シールリング１７・・カバー、８・・薄層、９・・被
膜。 出願人　　住友金属鉱山株式会社 、７（・−一；

Claims (2)

    【特許請求の範囲】
  1. （１）少なくともシールリングが当接する周縁部にろう
    付性の良好な被膜を有する金属製カバーの該周縁部に、
    金、銀、白金又はパラジウムの薄層を被着したシールリ
    ングが該薄層を介して全周に亘つて圧着されていること
    を特徴とするハーメチックシールカバー。
  2. （２）少なくともシールリングが当接する周縁部にろう
    付性の良好な被膜を有する金属製カバーに、少なくとも
    該カバーに当接する面に金、銀白金又はパラジウムの薄
    層を被着したシールリングを周縁がほぼ一致するように
    重ね合わせ、該シールリングの融点より低い温度に加熱
    すると共に上記周縁部全周に亘つて加圧し、カバーとシ
    ールリングを熱圧着することを特徴とするハーメチック
    シールカバーの製造方法。
JP60045935A 1985-03-08 1985-03-08 ハ−メチツクシ−ルカバ−及びその製造方法 Granted JPS61204953A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60045935A JPS61204953A (ja) 1985-03-08 1985-03-08 ハ−メチツクシ−ルカバ−及びその製造方法
US06/836,493 US4640436A (en) 1985-03-08 1986-03-05 Hermetic sealing cover and a method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60045935A JPS61204953A (ja) 1985-03-08 1985-03-08 ハ−メチツクシ−ルカバ−及びその製造方法

Publications (2)

Publication Number Publication Date
JPS61204953A true JPS61204953A (ja) 1986-09-11
JPH0365897B2 JPH0365897B2 (ja) 1991-10-15

Family

ID=12733124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60045935A Granted JPS61204953A (ja) 1985-03-08 1985-03-08 ハ−メチツクシ−ルカバ−及びその製造方法

Country Status (2)

Country Link
US (1) US4640436A (ja)
JP (1) JPS61204953A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305534A (ja) * 1987-06-05 1988-12-13 Sumitomo Metal Mining Co Ltd ハ−メチックシ−ルカバ−の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
JPH0793393B2 (ja) * 1988-02-22 1995-10-09 株式会社東芝 半導体装置の金属製シェル
FR2648275A1 (fr) * 1989-06-09 1990-12-14 Thomson Csf Procede et dispositif d'encapsulation de modules hyperfrequence
US5036584A (en) * 1989-06-13 1991-08-06 Texas Instruments Incorporated Method of manufacture of copper cored enclosures for hybrid circuits
US5122620A (en) * 1989-06-15 1992-06-16 Cray Research Inc. Chip carrier with terminating resistive elements
US5258576A (en) * 1989-06-15 1993-11-02 Cray Research, Inc. Integrated circuit chip carrier lid
US5155067A (en) 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
WO1994024702A1 (en) * 1993-04-13 1994-10-27 Johnson Matthey Electronics, Inc. Metal cover for ceramic package and method of making same
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
WO1996002941A1 (en) * 1994-07-19 1996-02-01 Johnson Matthey Electronics, Inc. Metal cover for ceramic package and method of making same
US5639014A (en) * 1995-07-05 1997-06-17 Johnson Matthey Electronics, Inc. Integral solder and plated sealing cover and method of making same
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
US6390353B1 (en) 1998-01-06 2002-05-21 Williams Advanced Materials, Inc. Integral solder and plated sealing cover and method of making the same
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
US20080063889A1 (en) * 2006-09-08 2008-03-13 Alan Duckham Reactive Multilayer Joining WIth Improved Metallization Techniques
US9624137B2 (en) * 2011-11-30 2017-04-18 Component Re-Engineering Company, Inc. Low temperature method for hermetically joining non-diffusing ceramic materials
JP6097959B2 (ja) * 2012-02-27 2017-03-22 コーニング インコーポレイテッド 密閉封止用途のための低Ｔｇガラスガスケット
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
US11362020B2 (en) * 2020-11-16 2022-06-14 Texas Instruments Incorporated Flipchip package with an IC having a covered cavity comprising metal posts

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3874549A (en) * 1972-05-26 1975-04-01 Norman Hascoe Hermetic sealing cover for a container for a semiconductor device
US3823468A (en) * 1972-05-26 1974-07-16 N Hascoe Method of fabricating an hermetically sealed container
US3946190A (en) * 1972-05-26 1976-03-23 Semi-Alloys Incorporated Method of fabricating a sealing cover for an hermetically sealed container
US4560084A (en) * 1981-09-02 1985-12-24 Burr-Brown Corporation Heater preform for sealing a closure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305534A (ja) * 1987-06-05 1988-12-13 Sumitomo Metal Mining Co Ltd ハ−メチックシ−ルカバ−の製造方法

Also Published As

Publication number Publication date
US4640436A (en) 1987-02-03
JPH0365897B2 (ja) 1991-10-15

Similar Documents

Publication Publication Date Title
JPS61204953A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
EP0253691B1 (en) Silicon die bonding process
US4727633A (en) Method of securing metallic members together
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
WO2011049128A1 (ja) 半導体装置および半導体装置の製造方法
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
US7329944B2 (en) Leadframe for semiconductor device
JP2915888B1 (ja) 配線基板及びその製造方法
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JP2000068396A (ja) ハーメチックシール用カバー
EP0264128A2 (en) Jumper chip for semiconductor devices
US4765528A (en) Plating process for an electronic part
JPS61206245A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
US4921158A (en) Brazing material
JPS61181136A (ja) ダイボンデイング方法
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP2848373B2 (ja) 半導体装置
JPH02183538A (ja) 半導体装置
JPS63305534A (ja) ハ−メチックシ−ルカバ−の製造方法
JP2970568B2 (ja) 複合リードフレームの製造方法
JPH0732170B2 (ja) 半導体装置
JPH0158863B2 (ja)
JPS61231740A (ja) ハーメチックシールカバーの製造方法
JPS62136838A (ja) 半導体装置
JPH07240420A (ja) バンプ電極付き半導体装置およびその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees