JPH0158863B2 - - Google Patents

Info

Publication number
JPH0158863B2
JPH0158863B2 JP58008365A JP836583A JPH0158863B2 JP H0158863 B2 JPH0158863 B2 JP H0158863B2 JP 58008365 A JP58008365 A JP 58008365A JP 836583 A JP836583 A JP 836583A JP H0158863 B2 JPH0158863 B2 JP H0158863B2
Authority
JP
Japan
Prior art keywords
metal
protrusion
lead
semiconductor element
metal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58008365A
Other languages
English (en)
Other versions
JPS59139635A (ja
Inventor
Kenzo Hatada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58008365A priority Critical patent/JPS59139635A/ja
Publication of JPS59139635A publication Critical patent/JPS59139635A/ja
Publication of JPH0158863B2 publication Critical patent/JPH0158863B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子上の電極と外部金属リード
とを接合する場合のボンデイング方法に関するも
のである。
従来例の構成とその問題点 近年、IC、LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は省資源化、省電
力化のためにあるいは利用範囲を拡大させるため
に、小型化、薄型化のいわゆるポータブル化が促
進されてきている。
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングにはDIL、チツプキヤリヤ、テープキヤリヤ
方式等が用いられている。この中で、接続箇所の
信頼性が高く、小型化、薄型化のパツケージング
を提供できるものとして、テープキヤリヤ方式が
ある。テープキヤリヤ方式による半導体素子のパ
ツケージングは半導体素子上の電極端子上にバリ
ヤメタルと呼ばれる多層金属膜を設け、さらに、
この多層金属膜上に電気メツキ法により金属突起
を設ける。そして、一定幅の長尺のポリイミドテ
ープ上に金属リード端子を設け、半導体素子の電
極端子上の金属突起とリード端子とを、電極端子
数に無関係に同時に一括接続するものである。し
かしながら従来のテープキヤリヤ方式も種々問題
を含んでいる。そこで本発明者らは特願昭56−
37499号においてテープキヤリヤ方式を基本にし
た新規なる接合方法(以下転写バンプ方式とよ
ぶ)を提案した。
この発明の主な特徴は半導体素子上に金属突起
を形成する必要がないとともに、さらに金属突起
を転写方式により金属リード側に形成することに
ある。
第1図をもとにして本発明者らが先に提案した
上記発明の一実施例の方法をのべる。
まず長尺のポリイミド樹脂テープ21上に電極
リード22が形成される。電極リード22は例え
ば35μm厚さCu箔に0.2〜1.0μm程度のSnメツキ
を施こしたもので、通常のフイルムキヤリヤ方式
に用いる構成と同一のものである。次に基板23
上に金属リード22の間隔と同一寸法に金属突起
24が電解メツキ法で形成される(第1図a)。
金属突起24と金属リード22とを位置合せ
し、ツール26で矢印27のごとく加熱、加圧す
れば(第1図b)、仮に金属突起24がAuで構成
されておれば、金属リード22に形成されている
Snと共晶を起こし、完全な接合を得ることがで
きる。加圧27を取り去れば、金属突起24は基
板23側から剥離され、金属リード22に接合さ
れた状態となる(第1図c)。第1図cの状態は
基板23の金属突起24を、金属リード22側に
転写したことになる。
次に半導体素子25上のアルミニウム電極28
に金属突起24を位置合せし、ツール26′で2
7′のごとく加熱、加圧する(第1図d)。この動
作により、金属突起24のAnと半導体素子25
上のアルミニウム電極28とは合金化し、完全な
接合を得ることができる。この状態を第1図eに
示した。
この第1図の方法において、金属リード22の
間隔、基板23上に形成した金属突起24の間隔
さらに半導体素子25上のアルミニウム電極28
の間隔は同一値である。
以上のべた本発明にかかる方法は通常用いられ
ているフイルムキヤリヤのリードに、別の基板上
に形成した金属突起とを接合せしめ、この段階で
リードに金属突起を転写するものである。そして
リードに形成された金属突起は半導体素子上のア
ルミニウム電極に容易に接合される。
本発明者は、この方式において、金属リード表
面に形成されている材料が、転写用の金属突起と
容易に合金を形成しやすいと、半導体素子上のア
ルミニウム電極へ前記金属突起を加圧・加熱して
接合する際、金属リードと金属突起同志の合金化
が先行し、アルミニウム電極と金属突起との合金
時には、前記金属突起の全体量が不足したり、あ
るいは、先行している合金層のために加圧力が不
均一になつてしまつていた。このために、アルミ
ニウム電極と金属突起との接合が不充分になり、
信頼度の低い接合になつていた。
作えば前記金属リード表面にSnメツキ処理が
施こされ、金属突起Au、半導体素子上の電極が
アルミニウムの場合、AuとSnの合金化温度は、
AuとAlの合金化温度よりも約半分程度低い。こ
のような場合、Au−Snの合金化が著るしく先行
し、SnにAuが溶けこみ、Auの絶対量が不足する
ばかりでなく、進行するAu−Snの溶けた合金層
のため、圧力は不均一になり、加圧する事によつ
て金属突起Auによるアルミニウム表面に形成さ
れている酸化膜を除去できなくなり、接合不良を
現出することを見い出した。
発明の目的 本発明は、このような従来の問題に鑑み、特に
金属リード表面材料を選択することにより、金属
突起と半導体素子上の電極との接合をより確実に
実施し、接合の信頼性をより高めた転写バンプ方
式におけるボンデイング方法を提供することを目
的とする。
発明の構成 転写バンプ方式における接合において、フイル
ムキヤリヤの金属リードの表面材料と金属突起と
の合金化温度が、半導体素子上の電極材料と金属
突起との合金化温度よりも高くするために、前記
金属リード表面材料を金属突起と合金を形成しに
くい材料でかつ、前記金属突起と熱圧着できる材
料で構成するものである。
実施例の説明 まず、第2図で本発明に用いる金属リード部分
を説明する。
長尺のテープで半導体素子を載置するための開
孔部32を有するポリイミイドフイルム31上
に、前記開孔部32まで延在した金属リード33
が設けられている。前記金属リード33の用材は
Cu箔34を蝕刻して形成したもので、前記金属
リード33の表面には、Au又はNi層35が電解
法又は無電解法により形成される。前記Au又は
Ni層35の厚さ0.2〜1.0μm程度の厚さである。
次に本発明のフイルムキヤリヤの金属リード33
により基板上の金属突起を転写接合する状態を説
明する。第3図で示される様に基板40上の金属
突起41は少なくとも金で形成される(第3図
a)。前記金属リード33と前記金属突起41と
を位置合せし、ツール42で矢印のごとく加熱、
加圧すれば、仮に前記金属リード33の表面金属
がAu層で形成されるならば、AuとAu同志の単
なる熱圧着で、前記金属突起41は金属リード3
3側へ転写接合される(第3図b)。この場合、
AuとAu間の熱圧着であるから、従来例で述べた
ごとくのAu−Snの合金は発生しないから、前記
突起41の形状変化も見られない。
次に半導体素子43上のアルムミニウム電極4
4と前記金属リード33へ転写した金属突起41
とを位置合せし(第3図c)、ツール42′で加
圧、加熱すれば、前記金属突起41とアルミニウ
ム電極44とは約300℃以上の温度でAu−Alの
合金層を形成し、接合されるものである(第3図
d)。
前記ツール42′で加圧、加熱した段階で、半
導体素子43上のアルミニウム電極44と前記金
属突起41とは、その界面で合金化するわけであ
るが、前記金属リード33のAuと金属突起41
のAuとは、合金化しないし、この界面での溶融
物が発生しない。したがつてツール42′による
圧力は均一に金属リード33に加わり、前記金属
リード33を介して、前記金属突起41を押しつ
ぶし、前記アルミニウム電極44の表面の酸化物
を除去し、Au−Alの強い合金層を形成するもの
である。
又、他の実施例として、前記金属リード33の
表面の金属層35がNiで構成されるならばNiと
Auとの合金化温度は、300℃前後から開始される
が、Au−Snの如きの積極的な合金層を形成しな
い。Au−Alの合金化温度は525℃であるが、実
際には300℃前後の温度で合金化を開始する。し
たがつて、ツール42′での加圧、加熱時には、
前記金属リード33上のNi層と金属突起41間
の合金化は余り促進されず、もつぱら、前記金属
突起41とアルミニウム電極44のAu−Alの合
金化が積極的に促進される事となるから、ツール
42′による圧力は均一に金属リード33に加わ
り、前記金属リード33を介して、前記金属突記
41を押しつぶし、前記アルミニウム電極44の
表面の酸化物を除去し、Au−Alの強い合金層を
形成するものである。
前記金属リード33上の金属層35は、第2図
では、前記金属リード33の全面に形成されてい
るが、金属突起41が転写接合される領域のみに
形成しても良い。
発明の効果 以上の様に本発明のボンデング方法は、金属リ
ード表面に合金化温度を高くする層を形成するこ
とにより、半導体素子上のアルミニウム電極と金
属突起とのより確実な、信頼性の高い接合を得る
ことができるものである。
すなわち、従来のごとく金属リード上のSn層
を使えば、前記アルミニウム電極と金属突起との
加圧、加熱時の接合時に、Au−Snの合金化が先
行してしまい、前記Snが著じるしく前記金属突
起を侵蝕し、かつ溶融状態のAu−Sn合金のため
に圧力が、前記金属突起へ均一に加わらないとい
う現象が発生していた。しかしながら本発明のボ
ンデイング方法によれば、リード表面にAu−Ni
等の合金化温度を高くする層を形成するため、前
記金属突起とアルミニウム電極との接合時の加
圧、加熱時において、前記金属リードと金属突起
の合金化が促進されない。このために圧力は前記
金属リードを通して前記金属突起へ均一に加わる
から、確実な信頼性の高い接合が、前記金属突起
と半導体素子上のアルミニウム電極および前記金
属突起と金属リード間に得られるものである。
【図面の簡単な説明】
第1図a〜eは本発明者らがすでに提案した転
写バンプ方法を示す製造工程図、第2図は本発明
に用いるフイルムキヤリヤの断面図、第3図a〜
dは本発明の実施例の方法による転写バンプ方式
のボンデイング方法を示す製造工程図である。 22,33……金属リード、35……金属層、
24,41……金属突起、25,43……半導体
素子、28,44……アルミニウム電極。

Claims (1)

    【特許請求の範囲】
  1. 1 基板上に形成された金属突起を金属リードに
    接合し、前記基板より前記金属突起を分離した
    後、前記金属リードに接合した金属突起と半導体
    素子上の電極とを加圧、加熱して接合する方法に
    おいて、前記金属リードの表面材料と前記金属突
    起との合金化温度が前記金属突起と前記半導体素
    子上の電極との合金化温度よりも高いことを特徴
    とするボンデイング方法。
JP58008365A 1983-01-20 1983-01-20 ボンデイング方法 Granted JPS59139635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58008365A JPS59139635A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58008365A JPS59139635A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Publications (2)

Publication Number Publication Date
JPS59139635A JPS59139635A (ja) 1984-08-10
JPH0158863B2 true JPH0158863B2 (ja) 1989-12-13

Family

ID=11691205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58008365A Granted JPS59139635A (ja) 1983-01-20 1983-01-20 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS59139635A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214032A (ja) * 1988-02-22 1989-08-28 Canon Inc 電気回路装置
JP2556881B2 (ja) * 1988-05-31 1996-11-27 キヤノン株式会社 電気回路装置

Also Published As

Publication number Publication date
JPS59139635A (ja) 1984-08-10

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US20020033530A1 (en) Semiconductor device and semiconductor module
JPS6231819B2 (ja)
TW200522231A (en) Method of manufacturing a semiconductor device
JPS59139636A (ja) ボンデイング方法
US6024274A (en) Method for tape automated bonding to composite bumps
JPH0158863B2 (ja)
JPH0214779B2 (ja)
JPH09232506A (ja) 半導体装置およびその製造方法
JP4012527B2 (ja) 電子部品の製造方法
JP2892455B2 (ja) Tabテープ
JPS5944834A (ja) 電子回路素子のダイボンデイング方法
JPS6234143B2 (ja)
JP2894172B2 (ja) 半導体装置
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JPH0158866B2 (ja)
JP3380058B2 (ja) バンプ転写用フレーム
JPS6290939A (ja) 半導体装置
JPH0669620A (ja) 印刷配線板の接続構造
JPS5940539A (ja) 半導体装置およびその製造方法
JP2675077B2 (ja) 半導体装置用リードフレーム
JP2001085475A (ja) テープフィルム及び半導体パッケージ
JPH07240420A (ja) バンプ電極付き半導体装置およびその形成方法
JPH10303254A (ja) 半導体素子搭載用テープキャリア、およびそのテープキャリアを使用した半導体装置
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法