JPS5940539A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置およびその製造方法に関するう 半導体装置たとえばＩ　Ｃ（集２７２回路）を実装する
方法として、従来第１図に示す如き、フィルムキャリア
テープ方式が知られている。この実装方式は、半導体ペ
レットｌ上に後述する外部リード２との接続を行なう為
、Ａ　−ｅ　ｎｔ他極上めっきによりＡｕ　−Ｓｎバン
プ３をあらかじめ形成しておくとともに、前記半導体ペ
レットｌ上のバンブ３に一部が対応するようにＣｕ箔製
の外部リード２ン配Ｌ７たフィルム４を用意し、この外
部リード２とＡｕ−８ｎバンプ３ｙ！ｌ−重ね合せてホ
ンティングした後、レジン５タボツテイングしてパッケ
ージングするものである。

ところが、この方式で作成される半導体装置においては
、一般に電極にＡｕを使用する為コスト高になることや
、ボンディングに矛ンっては半導体ペレット７１個づつ
位置合わせ火しながら熱圧着するため、作業性が悪くか
っＥＩ−７１時の荷重によりベレットを破壊する恐れが
ある等の諸問題がある。

分って、本発明の目的は上記の如き諸問題を是正して容
易にかつ低コストにて信頼ｊｕ（７）；１′６い半導体
装置を提供することにある。

以下夾施例により本発明を説明する。

第２図（ａｌ〜（ｊｌは本発明による半２！Ｌ体装［’
７の製造工程の１実施例を示す断面概略図、第３図およ
び第４図は前記一部の工程におけるワークの斜視図であ
る。

第２図（ａ）および第３図に示す如き精度良（孔明は加
工し整列された開孔６を有する基体（導電付あるいは非
導電付であってもよい）７上に第２図（ｂｌに示すよう
に表面に粘着剤を塗布して形成した粘着層８を有する帯
状板（ステンレスあるいは粘着シートであっても良い）
９を貼り合わせる。次に第２図（Ｃ１に示すように貼り
合わされた基体７の開孔６の粘着層８上に半導体ペレッ
ト１０を挿入し貼り合わせる。次に第２図（ｄｌに示す
ように貼り合わされた半導体ペレットＩＯと基体７の隙
間に絶縁体（エポキシ糸レジンあるいはポリイミド樹脂
）１１を埋込み、その後加熱硬化する。これにより上記
の粘着層８により絶縁体１１および半導体ペレット１０
、基体７０面は精度良（平滑化される。次に絶縁体１１
の硬化後帯状板９夕剥がすことにより第２図ｔｅｌに示
すように半導体ペレット１０は絶縁体１１により開孔６
内に埋め込まれ２ン状態になる。

一方、第２図げ）に示す如き、ポリイミドフィルム１２
に半導体ベレット１００１１１柳と対応するように開孔
１４を形成し、その開孔１４に対応する様に電解銅箔に
よる外部リード１３を被着したものを用意する。次にこ
のポリイミドフィルム１２を接着剤により基体７に貼り
合わすことにより、絶縁物層および外部リード１３が第
２図（ｇｌに示す如く形成される。次に半導体ペレット
１ｏの電極と外部リード１３の接続をめっき（無電解め
っきあるいは外部リードを電極として電解めっきでも可
能）処理によって析出するめっき金属（Ｎｉある（・は
Ｎｊ　−Ｃｕ、　　Ｐｂ−８ｎ−Ｎｉ等）１５によって
行なう。このように接続をめっきにて行なうことにより
第２図（ｈ）に示すようにボンディングが多数個同時に
簡単に接続することができる。次に第２図（ｉ）および
第４図に示す如（前記めっき金属１５および半導体ペレ
ット１０の保村黄の為、（Ｉ（ｅ膜（ポリイミドフィル
ムあるいはポリイミド樹脂でも良い）１６と裏面保護の
為保砕膜１７を形成する。次に外部と接続の為の半田電
極１８４′スリリーン印刷（あるいは半田ディツプ）に
よりＩＩ、’ｚ成する。次に多数個同時処理された半導
体装置１９を１個の半導体装置に分離する為ダイシング
を行ない、第２図（ｊ）に示すような１個の半導体装置
２゜を完成させる。

このように本構造をとることにより、テープキャリアの
如き高価なＡｕ−８ｎを使用することな（通常のＡ、、
ｅ１ｉＬ極を有する半導体べしット火簡単にしかも安価
にワイヤレスタイプのフリップチップ構造に加工するこ
とができる。またＡｅ電極と外部リードの接続がめっき
により簡単に同時処理でき、しかも外部リードおよびＡ
−ｅ電極の挺続箇所がポリイミドの厚い保護膜に徨われ
Ｃいる為、信頼度はさらに向上するうまた、半導体ペレ
ットと基体が同程度の厚さである為、今後の高■゛ス度
化。

ｒＩ！１．型化の要求に対しテープキャリア方式よりも
一段と超薄型化が可能な構造である。従ってこｔｌまで
のような面倒で高価につき高精度を要求されるＡｕ−８
ｎバンプを形成することなく、容易にかつ安価で信頼度
のある超薄型の半導体装置の作成が可能となる。

第５図および第６図（ａｌ（ｂｌ（Ｃ１はそれぞれ他の
実施例による実装構造を示すものである。

第４図は開孔部を有する基体７（ポリイミドフィルム）
が基板２１に被着せしめられており、前記開孔部内の露
出板表面九半導体ペレッ）１０を導電性ペースト２２で
接続し、　その後第１図（ｆｌ〜（ｊ）と同様な工程を
とるものである。＊構造においては、前記実施例の如き
レジンを使用しない為レジン収縮による基体の反りがな
く、またレジンを硬化する時のような長時間加熱するこ
とがフｘ　＜信頼度が得られるという％徴がある。

第６図（ａｌ、　（ｂｌにはポリイミドフィルム１２」
二の電解銅箔による外部リード１３が相互に結線されて
いることを特徴とするマルチチップＩ　Ｃモジュール構
造への適用を示すものである。また第６図（Ｃ）は、前
記の結線状態を示す斜視図である。、このように、従来
個別にボンディング、ベレット付けを行なっていたもの
が、多数個同時ｅこ処理することが可能となる。

なお本発明はＩＣ以外の半導体装置、トランジスタ、タ
イオード、ＬＳＩ（大規模集積回路ンにも適用できる。

以上のように本発明によれば、容易にがり低コストにし
て、信頼度のある超薄型の半導体装置を提供することが
できる。

【図面の簡単な説明】

第１図は従来の半導体装置を示す断面図、第２図（ａｌ
〜（ｊｌは本発明の一実施例による半導体装置の各製造
工程におけるワークの断面図、第３図は同じ（一部製造
工程におけるワークの斜視図、 第４図は同じく一部製造工程におけるワークの斜視図、 第５図は本発明の他の実施例による半導体装置の断面図
、 第６図（ａ）〜（ｃｌは本発明の他の実施例による半導
体装置の製造方法を示す断面図である。 １．１０・・・半導体ベレット、２，１３・・外部リー
ト、３・・・Ａ　ｌｌ−ｂ　ｎバンプ、４・・・フィル
ム、５山レジン、６，１４・・・開孔、７・・・基体、
８・・・粘着局、９・・・帯状板、１１・・・絶縁体、
１２山ホリイミドフイルム、１５・・・め−）さ金ル１
只　１　（ｙ、　　Ｉ　Ｖ−保静膜、１８・・・半田電
極、１９．２０・・・半導体装置。 代理人　弁理士　　薄　１）利　幸 −１′。 第　　１　　図 Ｊ 第　　２　図 アｌ 第　　３　　図 第　　４　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、開孔部を有する基体と、該開孔部内に主表面以外を
   絶縁体により埋込まれた半導体ベレットと、該半導体ペ
   レット及び上記基体、Ｐ、縁体の土表面ケ被稼する開孔
   部を有する絶縁物層と、該絶縁物層上に被着された導体
   層と、該導体層を前記開孔部を通して前記半明体ベレッ
   トの電極と接続する導′ＲＬ性物質と、からなる半導体
   装置。 ２、前記絶縁物層はポリイミドフィルムからなり、導体
   層はポリイミドフィルムに貼り合わされた電解銅箔から
   なることを特徴とする特許請求の範囲第１項記載の半導
   体装置う ３、前記半導体ベレットの電極と前記１絶縁物層上の導
   体層の接続がめつき金属であることを特徴とする特許請
   求の範囲第１項記載の半導体装置。 ４、前記隣接する半導体ペレット上に延在する導体層が
   相互に結線されていることを特徴とする特￥［８〜求の
   範囲第１項記載の半導体装置。 ５、特許請求の範囲第１項及び第５３Ｊ、ｊ記載の半導
   体装置において、前記開孔部を有する基体が一基板上に
   被着せしめられており、前記開孔部内の露出基板表面に
   半導体ベレットが取り付けられてなることを特徴とする
   特許請求の範囲第１項記載の半導体装置。 ６、開孔部を有する基体を帯状板に貼り合わせる工程と
   、該貼り合わされた基体の開孔部内の帯状板上にダイシ
   ングされた半導体ベレットを貼り合わせる工程と、該半
   導体ベレットと前記基体の開孔部内に絶縁体を埋め込む
   工程と、前記工程により埋込まれた絶縁体および前記基
   体ならびに半導体ペレット上に前記半導体ペレ・ｌトの
   ？’ｌｔ　４’Ｊ＜に対応する開孔および導体層乞有す
   る絶縁物＋ｒＧを貼り合わせる工程と、前記開孔部を通
   り、　−ＣＩ’ｊｌｌ記半導体ベレット電極と導体層を
   導電性物質により接続する工程と、を具備してなること
   を特徴とする半導体装置の製造方法。