JPH06168980A - 半導体チップ実装方法および基板構造体 - Google Patents
半導体チップ実装方法および基板構造体Info
- Publication number
- JPH06168980A JPH06168980A JP5180088A JP18008893A JPH06168980A JP H06168980 A JPH06168980 A JP H06168980A JP 5180088 A JP5180088 A JP 5180088A JP 18008893 A JP18008893 A JP 18008893A JP H06168980 A JPH06168980 A JP H06168980A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- hole
- pad
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000010410 layer Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000012790 adhesive layer Substances 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000011068 loading method Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 より改善された製作工程を有するフリップチ
ップ方式の高密度半導体チップ実装方法とその基板構造
体を提供する。 【構成】 チップパッドと対応する位置に貫通ホールが
形成されているフィルムタイプの絶縁性接着層8をチッ
プ6と基板11との間に介在した状態で、前記チップ6
のパッドP、フィルムの貫通ホールおよび基板11の貫
通孔が相互に一致するよう整列させてチップ6と基板1
1とを取付ける段階と、チップ6が取付けられた基板1
1上面とは反対側の後面から貫通孔の一方を塞いでいる
チップ6の金属パッドPと貫通孔の内壁および基板11
の後面を連続的に塗布するよう導電層12を形成して、
チップ6のパッドPと基板11内部の導電配線網10と
を相互連結する段階と、塗布導電層12により形成され
た導電性凹部の内部を絶縁物質とで埋込む段階とで構成
される。
ップ方式の高密度半導体チップ実装方法とその基板構造
体を提供する。 【構成】 チップパッドと対応する位置に貫通ホールが
形成されているフィルムタイプの絶縁性接着層8をチッ
プ6と基板11との間に介在した状態で、前記チップ6
のパッドP、フィルムの貫通ホールおよび基板11の貫
通孔が相互に一致するよう整列させてチップ6と基板1
1とを取付ける段階と、チップ6が取付けられた基板1
1上面とは反対側の後面から貫通孔の一方を塞いでいる
チップ6の金属パッドPと貫通孔の内壁および基板11
の後面を連続的に塗布するよう導電層12を形成して、
チップ6のパッドPと基板11内部の導電配線網10と
を相互連結する段階と、塗布導電層12により形成され
た導電性凹部の内部を絶縁物質とで埋込む段階とで構成
される。
Description
【0001】
【産業上の利用分野】本発明は、半導体パッケージに関
するものであり、特に、改善されたフリップチップ方式
による高密度半導体パッケージ実装方法およびその基板
構造体に関するものである。
するものであり、特に、改善されたフリップチップ方式
による高密度半導体パッケージ実装方法およびその基板
構造体に関するものである。
【0002】
【従来の技術】ウェーハからダイ分離されたチップは、
外部導線に適切に連結され、より大きい回路やシステム
において使用するのに便利な方法でパッケージしなけれ
ばならない。通常、チップパッドとこれに連結されたリ
ードがあるリードフレームに、前記チップをチップパッ
ドに取付け、チップの金属パッドとリードとの間をワイ
ヤーボンディングして相互連結するようになる。
外部導線に適切に連結され、より大きい回路やシステム
において使用するのに便利な方法でパッケージしなけれ
ばならない。通常、チップパッドとこれに連結されたリ
ードがあるリードフレームに、前記チップをチップパッ
ドに取付け、チップの金属パッドとリードとの間をワイ
ヤーボンディングして相互連結するようになる。
【0003】しかし、最近の電気機器の開発動向は、高
機能化、大容量化、小型化および薄型化に代表される軽
薄単小化の傾向にあり、半導体ICもこれに対応して、
多機能化、多ピン化、高速化、高信頼性化および表面実
装型に進んでいる。
機能化、大容量化、小型化および薄型化に代表される軽
薄単小化の傾向にあり、半導体ICもこれに対応して、
多機能化、多ピン化、高速化、高信頼性化および表面実
装型に進んでいる。
【0004】そのため、半導体パッケージもなお薄型パ
ッケージ化されており、直接ICチップとリードフレー
ムとをボンディングできるようにする進歩した相互連結
技術でテープ自動ボンディング(Tape Autom
ated Bonding、以下“TAB”という)技
術が一部行なわれており、さらに、導線をチップ上の各
パッドに個別的に接着するのにかかる時間を短縮するた
め、同時接着方式としてフリップチップのような方式が
開発された。特に、このフリップチップ方式は、高密度
パッケージ化を実現するのに長所があり、注目されてい
る技術である。
ッケージ化されており、直接ICチップとリードフレー
ムとをボンディングできるようにする進歩した相互連結
技術でテープ自動ボンディング(Tape Autom
ated Bonding、以下“TAB”という)技
術が一部行なわれており、さらに、導線をチップ上の各
パッドに個別的に接着するのにかかる時間を短縮するた
め、同時接着方式としてフリップチップのような方式が
開発された。特に、このフリップチップ方式は、高密度
パッケージ化を実現するのに長所があり、注目されてい
る技術である。
【0005】フリップチップ方式においては、ハンダあ
るいは特殊金属合金のバンプを、ICチップの表面上に
ほぼ80μmにまで位置するように各接触パッドに取付
ける。その後、チップを裏返しておき、前記突出部を基
板上の金属化されたパターンと適切に位置合わせた後、
この時点において超音波接着あるいはハンダ合金方法で
バンプを基板上の対応するコネクタに取付ける。この方
式はすべての連結が同時になされるという利点がある。
るいは特殊金属合金のバンプを、ICチップの表面上に
ほぼ80μmにまで位置するように各接触パッドに取付
ける。その後、チップを裏返しておき、前記突出部を基
板上の金属化されたパターンと適切に位置合わせた後、
この時点において超音波接着あるいはハンダ合金方法で
バンプを基板上の対応するコネクタに取付ける。この方
式はすべての連結が同時になされるという利点がある。
【0006】図1は、従来のフリップチップ方式を説明
する工程断面図である。図1を参照すると、半導体IC
チップ1とバンプ2とが相互に接触しているが、これは
チップ上のパッド(示さない)にハンダを蒸着あるいは
電気めっき、ハンダ浸漬(solder dippin
g)などの方法を用いてほぼ球状バンプを形成すること
によりなる。チップを実装しようとする基板5との実装
においては、まず、チップのパッド位置と対応して基板
上にも配線パターン3を予め形成した後、前記バンプが
あるチップを図1に示すように裏返して基板上のパター
ン3と整列させる。その後熱処理をしてバンプであるハ
ンダを溶かしてチップパッドと基板パターンとの間をジ
ョイントする。その後、後続処理として半導体が外部環
境などに耐えかつ保護されるよう、チップと基板との間
にエポキシなどを入れて固め、再びチップ全体を保護樹
脂で密封する。
する工程断面図である。図1を参照すると、半導体IC
チップ1とバンプ2とが相互に接触しているが、これは
チップ上のパッド(示さない)にハンダを蒸着あるいは
電気めっき、ハンダ浸漬(solder dippin
g)などの方法を用いてほぼ球状バンプを形成すること
によりなる。チップを実装しようとする基板5との実装
においては、まず、チップのパッド位置と対応して基板
上にも配線パターン3を予め形成した後、前記バンプが
あるチップを図1に示すように裏返して基板上のパター
ン3と整列させる。その後熱処理をしてバンプであるハ
ンダを溶かしてチップパッドと基板パターンとの間をジ
ョイントする。その後、後続処理として半導体が外部環
境などに耐えかつ保護されるよう、チップと基板との間
にエポキシなどを入れて固め、再びチップ全体を保護樹
脂で密封する。
【0007】図1において、基板は両面にパターン3,
3があり、この2つのパターンを貫通孔4に連結する多
層印刷回路基板を例にしている。
3があり、この2つのパターンを貫通孔4に連結する多
層印刷回路基板を例にしている。
【0008】
【発明が解決しようとする課題】しかしながら、一般
に、フリップチップ方式は多くの長所はあるが、チップ
上にハンダを載せてバンプを作る工程と、エポキシなど
を用いて密封する工程など、工程が煩雑で工程コストが
高いという問題がある。
に、フリップチップ方式は多くの長所はあるが、チップ
上にハンダを載せてバンプを作る工程と、エポキシなど
を用いて密封する工程など、工程が煩雑で工程コストが
高いという問題がある。
【0009】したがって、本発明の目的は、より改善さ
れた製作工程を有するフリップチップ方式の高密度半導
体チップ実装方法とその基板構造体を提供することにあ
る。
れた製作工程を有するフリップチップ方式の高密度半導
体チップ実装方法とその基板構造体を提供することにあ
る。
【0010】
【課題を解決するための手段】この発明による半導体チ
ップ実装方法は、連結パッドが形成された半導体チップ
と、連結パッドと対応する位置に貫通孔がありこの貫通
孔に連結された導電配線網がある基板を相互連結する半
導体チップ実装方法であって、チップパッドと対応する
位置に貫通ホールが形成されているフィルムタイプの絶
縁性接着層をチップと基板との間に介在させた状態で、
チップのパッド、フィルムの貫通ホールおよび基板の貫
通孔が相互に一致するよう整列させてチップと基板とを
取付ける段階と、チップが取付けられた基板上面とは反
対側の後面から貫通孔の一方を塞いでいるチップの金属
パッドと貫通孔の内壁および基板の後面を連続的に塗布
するよう導電層を形成して、チップのパッドと基板内部
の導電配線網とを相互連結する段階と、塗布導電層によ
り形成された導電性凹部の内部を絶縁物質で埋込む段階
とを備えている。
ップ実装方法は、連結パッドが形成された半導体チップ
と、連結パッドと対応する位置に貫通孔がありこの貫通
孔に連結された導電配線網がある基板を相互連結する半
導体チップ実装方法であって、チップパッドと対応する
位置に貫通ホールが形成されているフィルムタイプの絶
縁性接着層をチップと基板との間に介在させた状態で、
チップのパッド、フィルムの貫通ホールおよび基板の貫
通孔が相互に一致するよう整列させてチップと基板とを
取付ける段階と、チップが取付けられた基板上面とは反
対側の後面から貫通孔の一方を塞いでいるチップの金属
パッドと貫通孔の内壁および基板の後面を連続的に塗布
するよう導電層を形成して、チップのパッドと基板内部
の導電配線網とを相互連結する段階と、塗布導電層によ
り形成された導電性凹部の内部を絶縁物質で埋込む段階
とを備えている。
【0011】好ましくは、埋込まれた絶縁物質を硬化さ
せる段階をさらに含むとよい。また、好ましくは、絶縁
物質と導電層とを基板が露出されるまでポリシングして
除去する段階をさらに含むとよい。
せる段階をさらに含むとよい。また、好ましくは、絶縁
物質と導電層とを基板が露出されるまでポリシングして
除去する段階をさらに含むとよい。
【0012】さらに、好ましくは、貫通孔がある基板
は、少なくとも2層以上の絶縁基板と、その間に導電配
線網がある多層印刷回路基板であるとよい。
は、少なくとも2層以上の絶縁基板と、その間に導電配
線網がある多層印刷回路基板であるとよい。
【0013】また、好ましくは、貫通孔がある基板は、
基板表面に貫通孔が連結された導電配線網がある基板で
あるとよい。
基板表面に貫通孔が連結された導電配線網がある基板で
あるとよい。
【0014】さらに、好ましくは、導電層は、スパッタ
リング、電気めっきスクリーンおよび蒸着方法のうちか
ら選択された1つの方法により形成されるとよい。
リング、電気めっきスクリーンおよび蒸着方法のうちか
ら選択された1つの方法により形成されるとよい。
【0015】また、好ましくは、導電層は、Auあるい
はNiのうちから選択された材料からなるとよい。
はNiのうちから選択された材料からなるとよい。
【0016】さらに、好ましくは、貫通孔を埋込んでい
る絶縁物質は、エポキシあるいはポリイミドのうちから
選択された1つからなるとよい。
る絶縁物質は、エポキシあるいはポリイミドのうちから
選択された1つからなるとよい。
【0017】この発明による半導体チップが結合された
基板構造体は、一表面に連結パッドを有する半導体チッ
プと、パッドと同じ位置に形成された貫通孔およびこの
貫通孔の周りに延長形成された導電性配線網とを含む基
板と、チップのパッドと基板との間に挿入されてチップ
と基板とを相互に接着するための接着層とを備え、この
接着層は基板に形成された貫通孔と対応する貫通ホール
を含み、基板の貫通内壁およびチップのパッド表面に形
成され、基板面上の導電配線網に半導体チップのパッド
を連結するための導電層と、導電層内に埋込まれた絶縁
層とをさらに備えている。
基板構造体は、一表面に連結パッドを有する半導体チッ
プと、パッドと同じ位置に形成された貫通孔およびこの
貫通孔の周りに延長形成された導電性配線網とを含む基
板と、チップのパッドと基板との間に挿入されてチップ
と基板とを相互に接着するための接着層とを備え、この
接着層は基板に形成された貫通孔と対応する貫通ホール
を含み、基板の貫通内壁およびチップのパッド表面に形
成され、基板面上の導電配線網に半導体チップのパッド
を連結するための導電層と、導電層内に埋込まれた絶縁
層とをさらに備えている。
【0018】好ましくは、貫通孔内の導電層は、Auあ
るいはNiのうちから選択された1つからなるとよい。
るいはNiのうちから選択された1つからなるとよい。
【0019】また、好ましくは、貫通孔を埋込んでいる
絶縁物質は、エポキシあるいはポリイミドのうちから選
択された1つであるとよい。
絶縁物質は、エポキシあるいはポリイミドのうちから選
択された1つであるとよい。
【0020】さらに、好ましくは、基板は、少なくとも
2層以上の絶縁基板と、その間に導電配線網とを有する
多層印刷回路基板で構成されるとよい。
2層以上の絶縁基板と、その間に導電配線網とを有する
多層印刷回路基板で構成されるとよい。
【0021】また、好ましくは、基板は、半導体チップ
が実装される基板表面に導電配線網を設けた基板である
とよい。
が実装される基板表面に導電配線網を設けた基板である
とよい。
【0022】この発明による半導体チップと配線基板の
接続方法は、半導体チップと配線基板を絶縁性接着板に
より固着し、チップ上の金属パッドと配線基板の配線用
導電膜を電気的に接続する方法であって、チップと基板
を固着したときに接続すべきパッドの位置に対応する位
置関係を有する複数の貫通孔を基板に形成する第1工程
と、接着板を基板のチップ固着面に接合する第2工程
と、接着板に基板の貫通孔と同じ位置に貫通ホールを形
成する第3工程との3つの工程を任意の順序で組合わせ
たA工程と、基板上に接合された接着板上にチップのパ
ッド形成面を対向させて接合する第4工程と、以上の工
程により形成される基板貫通孔内壁と接着板貫通ホール
内壁と貫通ホール部に露出するパッド面に連続した導電
膜を形成する第5工程と、導電膜により形成される凹部
に充填材を充填する第6工程と、基板貫通孔の外側に突
出した充填材および不要導電膜を除去する第7工程とを
備えている。
接続方法は、半導体チップと配線基板を絶縁性接着板に
より固着し、チップ上の金属パッドと配線基板の配線用
導電膜を電気的に接続する方法であって、チップと基板
を固着したときに接続すべきパッドの位置に対応する位
置関係を有する複数の貫通孔を基板に形成する第1工程
と、接着板を基板のチップ固着面に接合する第2工程
と、接着板に基板の貫通孔と同じ位置に貫通ホールを形
成する第3工程との3つの工程を任意の順序で組合わせ
たA工程と、基板上に接合された接着板上にチップのパ
ッド形成面を対向させて接合する第4工程と、以上の工
程により形成される基板貫通孔内壁と接着板貫通ホール
内壁と貫通ホール部に露出するパッド面に連続した導電
膜を形成する第5工程と、導電膜により形成される凹部
に充填材を充填する第6工程と、基板貫通孔の外側に突
出した充填材および不要導電膜を除去する第7工程とを
備えている。
【0023】
【実施例】以下、本発明の好ましい実施例を添付図面に
基づいて詳細に説明する。
基づいて詳細に説明する。
【0024】図2ないし図7は、本発明の半導体チップ
実装方法を説明する組立工程図である。
実装方法を説明する組立工程図である。
【0025】実装する前の半導体チップ6は、一側面に
図4に示すように、他の素子あるいは信号線と接続する
ための金属パッドPと、絶縁およびパターン保護のため
のポリイミド層7が形成されている。
図4に示すように、他の素子あるいは信号線と接続する
ための金属パッドPと、絶縁およびパターン保護のため
のポリイミド層7が形成されている。
【0026】一方、多層印刷回路基板11は、図2のよ
うに、第1層の絶縁基板11Aと第2層の絶縁基板11
Bあるいはそれ以上の層を含み、層と層との間には、図
3に示すようにパターニングされた導電性配線網10が
形成される。この実施例は、2つの層の基板層とその間
に形成する配線網とを有する多層基板を例としている。
さらに、この多層基板は貫通孔9を含んでいて、この貫
通孔9を通じて相互に分離配置形成した層間導電パター
ンや回路素子が連結される。
うに、第1層の絶縁基板11Aと第2層の絶縁基板11
Bあるいはそれ以上の層を含み、層と層との間には、図
3に示すようにパターニングされた導電性配線網10が
形成される。この実施例は、2つの層の基板層とその間
に形成する配線網とを有する多層基板を例としている。
さらに、この多層基板は貫通孔9を含んでいて、この貫
通孔9を通じて相互に分離配置形成した層間導電パター
ンや回路素子が連結される。
【0027】特に、図2において、配線網10のパター
ンのうち、貫通孔9の周りのみを部分拡大した部分拡大
断面図を図3に示す。第1層の絶縁基板11Aと、この
基板に開けられている円形状の貫通孔9、そして貫通孔
9の周りおよび他の延長部分に形成する導電配線網10
を形成していることを示している。多層印刷回路基板
は、周知の方式通りに予め設計されているので、導電配
線網を有し予め用意される。
ンのうち、貫通孔9の周りのみを部分拡大した部分拡大
断面図を図3に示す。第1層の絶縁基板11Aと、この
基板に開けられている円形状の貫通孔9、そして貫通孔
9の周りおよび他の延長部分に形成する導電配線網10
を形成していることを示している。多層印刷回路基板
は、周知の方式通りに予め設計されているので、導電配
線網を有し予め用意される。
【0028】このように、チップ6と多層印刷回路基板
11を用意した後、本発明の工程に伴い次のようにして
ボンディングされる。
11を用意した後、本発明の工程に伴い次のようにして
ボンディングされる。
【0029】半導体チップ6のパッドPと多層印刷回路
基板11の貫通孔を、予め位置が相互対応して一致する
よう形成し、図2に示すように整列しながらチップ6と
多層印刷回路基板11との間に接着層8としてB−ステ
ージフィルムを間に載置する。このフィルムはやや硬い
状態のシートであり、チップのパッドPと対応する位置
でその大きさ通りホールHが開けられているものであっ
て、あたかもマスクのようなものである。フィルムタイ
プの接着層8を媒介にして、多層印刷回路基板11とチ
ップ6とがお互いに堅固に取付けられる。このとき、注
意するところは、パッドPの周りに接着剤が付着しない
ようフィルム接着剤を加工することである。したがっ
て、図4に示すように結合するので、貫通孔9の底面は
チップのパッドP表面になる。
基板11の貫通孔を、予め位置が相互対応して一致する
よう形成し、図2に示すように整列しながらチップ6と
多層印刷回路基板11との間に接着層8としてB−ステ
ージフィルムを間に載置する。このフィルムはやや硬い
状態のシートであり、チップのパッドPと対応する位置
でその大きさ通りホールHが開けられているものであっ
て、あたかもマスクのようなものである。フィルムタイ
プの接着層8を媒介にして、多層印刷回路基板11とチ
ップ6とがお互いに堅固に取付けられる。このとき、注
意するところは、パッドPの周りに接着剤が付着しない
ようフィルム接着剤を加工することである。したがっ
て、図4に示すように結合するので、貫通孔9の底面は
チップのパッドP表面になる。
【0030】その後、貫通孔9の開口部より挿入塗布し
た導電層により、パッドPと層間配線網10が、互いに
電気的に連結される。図5は連結状態を示し、図4とは
上下反対になっている。
た導電層により、パッドPと層間配線網10が、互いに
電気的に連結される。図5は連結状態を示し、図4とは
上下反対になっている。
【0031】図4において、基板の後面11Cと貫通孔
の内壁および貫通孔の底になる金属パッドP上に形成す
る導電層12は、図5に示すように、たとえばスパッタ
リングやスクリーン法、電気めっきないし蒸着などの方
法を用いてAuやNiなどの導電物質を塗布することに
より形成する。したがって、多層印刷回路基板11の層
間に挿入形成されている導電配線網10およびチップの
金属パッドPは、導電層12により連結される。
の内壁および貫通孔の底になる金属パッドP上に形成す
る導電層12は、図5に示すように、たとえばスパッタ
リングやスクリーン法、電気めっきないし蒸着などの方
法を用いてAuやNiなどの導電物質を塗布することに
より形成する。したがって、多層印刷回路基板11の層
間に挿入形成されている導電配線網10およびチップの
金属パッドPは、導電層12により連結される。
【0032】次に、図6に示すように、エポキシやポリ
イミドなどの絶縁物質を用いて、基板後面の全面にわた
って貫通孔9に塗布された導電層の凹部を埋込むよう塗
布して、絶縁層14を形成する。埋込まれた絶縁物質を
硬化して安定化した後に、研磨などの方法で基板後面の
表面が現れるよう貫通孔9以外の絶縁層14および導電
層12を除去する。
イミドなどの絶縁物質を用いて、基板後面の全面にわた
って貫通孔9に塗布された導電層の凹部を埋込むよう塗
布して、絶縁層14を形成する。埋込まれた絶縁物質を
硬化して安定化した後に、研磨などの方法で基板後面の
表面が現れるよう貫通孔9以外の絶縁層14および導電
層12を除去する。
【0033】したがって、図7に示すように、本発明に
従う改善されたフリップチップ方式のチップ実装結合体
を得られるものである。
従う改善されたフリップチップ方式のチップ実装結合体
を得られるものである。
【0034】図2に示すような多層印刷回路基板11の
代わりに、基板表面に導電性パターンがある場合、本発
明の工程を適用する他の実施例を以下に説明する。
代わりに、基板表面に導電性パターンがある場合、本発
明の工程を適用する他の実施例を以下に説明する。
【0035】これは、チップを取付けるところに導電性
パターンが形成された場合であり、貫通孔9上部の絶縁
基板11A上に導電性パターンが図3の配線網10のよ
うに形成されている。この場合、前記チップパッドPに
対応する位置にホールHを形成しているフィルムタイプ
の絶縁接着層8をチップ6と基板11との間に介在し
て、チップのパッドP、フィルムのホールHおよび基板
の貫通孔9をお互いに一致するように整列させてチップ
と基板とを取付ける。その後、チップを取付けた基板上
面の反対側の後面で、貫通孔9の一方を塞いでいるチッ
プの金属パッドPと絶縁基板11Aの導電性パターン、
すなわち貫通孔9の周りの配線網10と基板の後面を塗
布するよう、導電層12を形成してチップのパッドPの
基板の導電配線網を相互に連結させる。次いで、貫通孔
9を絶縁物質で埋込み、硬化した後基板後面の絶縁物質
および導電層12を研磨して除去すると本発明が完成さ
れる。
パターンが形成された場合であり、貫通孔9上部の絶縁
基板11A上に導電性パターンが図3の配線網10のよ
うに形成されている。この場合、前記チップパッドPに
対応する位置にホールHを形成しているフィルムタイプ
の絶縁接着層8をチップ6と基板11との間に介在し
て、チップのパッドP、フィルムのホールHおよび基板
の貫通孔9をお互いに一致するように整列させてチップ
と基板とを取付ける。その後、チップを取付けた基板上
面の反対側の後面で、貫通孔9の一方を塞いでいるチッ
プの金属パッドPと絶縁基板11Aの導電性パターン、
すなわち貫通孔9の周りの配線網10と基板の後面を塗
布するよう、導電層12を形成してチップのパッドPの
基板の導電配線網を相互に連結させる。次いで、貫通孔
9を絶縁物質で埋込み、硬化した後基板後面の絶縁物質
および導電層12を研磨して除去すると本発明が完成さ
れる。
【0036】
【発明の効果】前記のように、従来にはフリップチップ
方式の一般的な短所であるバンプを溶かすためチップ上
に加熱および圧力を加えなければならないという問題が
あった。しかしながら、本発明においては、このような
工程を用いないので、このための工程装備が不要とな
る。そのため、コストが節減し、信頼性が向上するなど
の利点が生じる。
方式の一般的な短所であるバンプを溶かすためチップ上
に加熱および圧力を加えなければならないという問題が
あった。しかしながら、本発明においては、このような
工程を用いないので、このための工程装備が不要とな
る。そのため、コストが節減し、信頼性が向上するなど
の利点が生じる。
【0037】さらに、簡単にチップを取付けられ導電層
の形成が容易に行なえるので、製作が容易であるという
長所を有する。また、薄型構造が可能であり、領域間の
連結方式でも有利である。
の形成が容易に行なえるので、製作が容易であるという
長所を有する。また、薄型構造が可能であり、領域間の
連結方式でも有利である。
【図1】従来のフリップチップ方式による半導体チップ
実装方式を説明する組立断面図である。
実装方式を説明する組立断面図である。
【図2】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
【図3】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
【図4】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
【図5】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
【図6】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
【図7】本発明に従う半導体チップ実装方式を説明する
組立工程図である。
組立工程図である。
6 半導体チップ 7 ポリイミド層 8 接着層 9 貫通孔 10 配線網 11 多層印刷回路基板 11A 第1層の絶縁基板 12 導電層 H ホール P パッド なお、各図中、同一符号は同一または相当部分を示す。
Claims (14)
- 【請求項1】 連結パッドが形成された半導体チップ
と、前記連結パッドと対応する位置に貫通孔がありこの
貫通孔に連結された導電配線網がある基板を相互連結す
る半導体チップ実装方法であって、 前記チップパッドと対応する位置に貫通ホールが形成さ
れているフィルムタイプの絶縁性接着層をチップと基板
との間に介在させた状態で、前記チップのパッド、フィ
ルムの貫通ホールおよび基板の貫通孔が相互に一致する
よう整列させてチップと基板とを取付ける段階と、 チップが取付けられた基板上面とは反対側の後面から貫
通孔の一方を塞いでいるチップの金属パッドと貫通孔の
内壁および基板の後面を連続的に塗布するよう導電層を
形成して、チップのパッドと基板内部の導電配線網とを
相互連結する段階と、 前記塗布導電層により形成された導電性凹部の内部を絶
縁物質で埋込む段階とを備える、半導体チップ実装方
法。 - 【請求項2】 前記埋込まれた絶縁物質を硬化させる段
階をさらに含むことを特徴とする、請求項1記載の半導
体チップ実装方法。 - 【請求項3】 前記絶縁物質と前記導電層とを前記基板
が露出されるまでポリシングして除去する段階をさらに
含むことを特徴とする、請求項1記載の半導体チップ実
装方法。 - 【請求項4】 前記貫通孔がある基板は、少なくとも2
層以上の絶縁基板と、その間に導電配線網がある多層印
刷回路基板であることを特徴とする、請求項1記載の半
導体チップ実装方法。 - 【請求項5】 前記貫通孔がある基板は、基板表面に前
記貫通孔が連結された導電配線網がある基板であること
を特徴とする、請求項1記載の半導体チップ実装方法。 - 【請求項6】 前記導電層は、スパッタリング、電気め
っきスクリーンおよび蒸着方法のうちから選択された1
つの方法により形成されることを特徴とする、請求項1
記載の半導体チップ実装方法。 - 【請求項7】 前記導電層は、AuあるいはNiのうち
から選択された材料からなることを特徴とする、請求項
6記載の半導体チップ実装方法。 - 【請求項8】 前記貫通孔を埋込んでいる絶縁物質は、
エポキシあるいはポリイミドのうちから選択された1つ
からなることを特徴とする、請求項1記載の半導体チッ
プ実装方法。 - 【請求項9】 一表面に連結パッドを有する半導体チッ
プと、 前記パッドと同じ位置に形成された貫通孔およびこの貫
通孔の周りに延長形成された導電性配線網とを含む基板
と、 前記チップのパッドと基板との間に挿入された前記チッ
プと基板とを相互に接着するための接着層とを備え、 この接着層は前記基板に形成された貫通孔と対応する貫
通ホールを含み、 前記基板の貫通内壁およびチップのパッド表面に形成さ
れ、前記基板面上の導電配線網に半導体チップのパッド
を連結するための導電層と、 前記導電層内に埋込まれた絶縁層とをさらに備える、半
導体チップが結合された基板構造体。 - 【請求項10】 前記貫通孔内の導電層は、Auあるい
はNiのうちから選択された1つからなることを特徴と
する、請求項9記載の半導体チップが結合された基板構
造体。 - 【請求項11】 前記貫通孔を埋込んでいる絶縁物質
は、エポキシあるいはポリイミドのうちから選択された
1つであることを特徴とする、請求項9記載の半導体チ
ップが結合された基板構造体。 - 【請求項12】 前記基板は、少なくとも2層以上の絶
縁基板と、その間に導電配線網とを有する多層印刷回路
基板で構成されることを特徴とする、請求項9記載の半
導体チップが結合された基板構造体。 - 【請求項13】 前記基板は、半導体チップが実装され
る基板表面に前記導電配線網を設けた基板であることを
特徴とする、請求項9記載の半導体チップが結合された
基板構造体。 - 【請求項14】 半導体チップと配線基板を絶縁性接着
板により固着し、前記チップ上の金属パッドと前記配線
基板の配線用導電膜を電気的に接続する方法であって、 前記チップと前記基板を固着したときに接続すべきパッ
ドの位置に対応する位置関係を有する複数の貫通孔を前
記基板に形成する第1工程と、 接着板を前記基板のチップ固着面に接合する第2工程
と、 前記接着板に前記基板の貫通孔と同じ位置に貫通ホール
を形成する第3工程との3つの工程を任意の順序で組合
わせたA工程と、 前記基板上に接合された前記接着板上に前記チップのパ
ッド形成面を対向させて接合する第4工程と、 以上の工程により形成される基板貫通孔内壁と接着板貫
通ホール内壁と貫通ホール部に露出するパッド面に連続
した導電膜を形成する第5工程と、 前記導電膜により形成される凹部に充填材を充填する第
6工程と、 基板貫通孔の外側に突出した前記充填材および不要導電
膜を除去する第7工程とを備える、半導体チップと配線
基板の接続方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920013308A KR950012658B1 (ko) | 1992-07-24 | 1992-07-24 | 반도체 칩 실장방법 및 기판 구조체 |
KR92P13308 | 1992-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06168980A true JPH06168980A (ja) | 1994-06-14 |
JP2592038B2 JP2592038B2 (ja) | 1997-03-19 |
Family
ID=19336962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5180088A Expired - Fee Related JP2592038B2 (ja) | 1992-07-24 | 1993-07-21 | 半導体チップ実装方法および基板構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5407864A (ja) |
JP (1) | JP2592038B2 (ja) |
KR (1) | KR950012658B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101602318B1 (ko) * | 2015-09-24 | 2016-03-10 | 주식회사 플렉스컴 | 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법 |
KR101602725B1 (ko) * | 2015-03-23 | 2016-03-11 | 주식회사 플렉스컴 | 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법 |
Families Citing this family (102)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0644587B1 (en) * | 1993-09-01 | 2002-07-24 | Kabushiki Kaisha Toshiba | Semiconductor package and fabrication method |
JPH0864938A (ja) * | 1994-08-25 | 1996-03-08 | Sharp Corp | チップ型電子部品の接続方法 |
KR0137826B1 (ko) * | 1994-11-15 | 1998-04-28 | 문정환 | 반도체 디바이스 패키지 방법 및 디바이스 패키지 |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
US5766975A (en) * | 1995-01-09 | 1998-06-16 | Integrated Device Technology, Inc. | Packaged integrated circuit having thermal enhancement and reduced footprint size |
JP2763020B2 (ja) * | 1995-04-27 | 1998-06-11 | 日本電気株式会社 | 半導体パッケージ及び半導体装置 |
US5696466A (en) * | 1995-12-08 | 1997-12-09 | The Whitaker Corporation | Heterolithic microwave integrated impedance matching circuitry and method of manufacture |
US5880530A (en) * | 1996-03-29 | 1999-03-09 | Intel Corporation | Multiregion solder interconnection structure |
US5936847A (en) * | 1996-05-02 | 1999-08-10 | Hei, Inc. | Low profile electronic circuit modules |
KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
JP3610999B2 (ja) | 1996-06-07 | 2005-01-19 | 松下電器産業株式会社 | 半導体素子の実装方法 |
WO1998004000A1 (en) * | 1996-07-22 | 1998-01-29 | Honda Giken Kogyo Kabushiki Kaisha | Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method |
US5909011A (en) * | 1996-08-01 | 1999-06-01 | International Business Machines Corporation | Method and apparatus for modifying circuit having ball grid array interconnections |
US5910687A (en) | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
US5904496A (en) * | 1997-01-24 | 1999-05-18 | Chipscale, Inc. | Wafer fabrication of inside-wrapped contacts for electronic devices |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
US5981311A (en) * | 1998-06-25 | 1999-11-09 | Lsi Logic Corporation | Process for using a removeable plating bus layer for high density substrates |
JP3201353B2 (ja) * | 1998-08-04 | 2001-08-20 | 日本電気株式会社 | 半導体装置とその製造方法 |
US6239485B1 (en) | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
SG82590A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
US6926796B1 (en) * | 1999-01-29 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Electronic parts mounting method and device therefor |
DE19909505C2 (de) * | 1999-03-04 | 2001-11-15 | Daimler Chrysler Ag | Verfahren zur Herstellung von Schaltungsanordnungen |
US6675469B1 (en) | 1999-08-11 | 2004-01-13 | Tessera, Inc. | Vapor phase connection techniques |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
US6294425B1 (en) | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
US6388335B1 (en) * | 1999-12-14 | 2002-05-14 | Atmel Corporation | Integrated circuit package formed at a wafer level |
US6198170B1 (en) * | 1999-12-16 | 2001-03-06 | Conexant Systems, Inc. | Bonding pad and support structure and method for their fabrication |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6537851B1 (en) * | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6580165B1 (en) * | 2000-11-16 | 2003-06-17 | Fairchild Semiconductor Corporation | Flip chip with solder pre-plated leadframe including locating holes |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
DE10101359A1 (de) * | 2001-01-13 | 2002-07-25 | Conti Temic Microelectronic | Verfahren zur Herstellung einer elektronischen Baugruppe |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
JP3888854B2 (ja) * | 2001-02-16 | 2007-03-07 | シャープ株式会社 | 半導体集積回路の製造方法 |
TWI292836B (ja) * | 2001-10-31 | 2008-01-21 | Chi Mei Optoelectronics Corp | |
TWI290365B (en) * | 2002-10-15 | 2007-11-21 | United Test Ct Inc | Stacked flip-chip package |
US6815266B2 (en) * | 2002-12-30 | 2004-11-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for manufacturing sidewall contacts for a chalcogenide memory device |
FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US7632747B2 (en) * | 2004-08-19 | 2009-12-15 | Micron Technology, Inc. | Conductive structures for microfeature devices and methods for fabricating microfeature devices |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
FI119714B (fi) * | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
WO2006134220A1 (en) * | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
KR100782483B1 (ko) | 2006-01-19 | 2007-12-05 | 삼성전자주식회사 | 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지 |
DE102006042774A1 (de) * | 2006-09-12 | 2008-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Ankontaktierung |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US9538262B2 (en) | 2009-08-21 | 2017-01-03 | Commscope, Inc. Of North Carolina | Systems, equipment and methods for automatically tracking cable connections and for identifying work area devices and related methods of operating communications networks |
US8994547B2 (en) * | 2009-08-21 | 2015-03-31 | Commscope, Inc. Of North Carolina | Systems for automatically tracking patching connections to network devices using a separate control channel and related patching equipment and methods |
DE112010002548A5 (de) | 2009-12-17 | 2012-08-23 | Conti Temic Microelectronic Gmbh | Leiterplatte mit mehreren übereinander angeordneten leiterplattenlagen mit einer bare-die-montage für den einsatz als getriebesteuerung |
KR101510625B1 (ko) * | 2013-10-24 | 2015-04-10 | 주식회사 플렉스컴 | 임베디드 연성회로기판의 제조방법 |
US9999136B2 (en) | 2014-12-15 | 2018-06-12 | Ge Embedded Electronics Oy | Method for fabrication of an electronic module and electronic module |
WO2018098648A1 (zh) * | 2016-11-30 | 2018-06-07 | 深圳修远电子科技有限公司 | 集成电路封装方法以及集成封装电路 |
US10867959B2 (en) | 2016-11-30 | 2020-12-15 | Shenzhen Xiuyuan Electronic Technology Co., Ltd | Integrated circuit packaging method and integrated packaged circuit |
AT520301B1 (de) * | 2017-10-12 | 2019-03-15 | Zkw Group Gmbh | Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754371A (en) * | 1984-04-27 | 1988-06-28 | Nec Corporation | Large scale integrated circuit package |
US4918811A (en) * | 1986-09-26 | 1990-04-24 | General Electric Company | Multichip integrated circuit packaging method |
JPS6393124A (ja) * | 1986-10-07 | 1988-04-23 | Sharp Corp | Lsiチツプの接続方式 |
US4879258A (en) * | 1988-08-31 | 1989-11-07 | Texas Instruments Incorporated | Integrated circuit planarization by mechanical polishing |
JP2805245B2 (ja) * | 1989-08-28 | 1998-09-30 | エルエスアイ ロジック コーポレーション | フリップチップ構造 |
US5157589A (en) * | 1990-07-02 | 1992-10-20 | General Electric Company | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's |
US5171712A (en) * | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
-
1992
- 1992-07-24 KR KR1019920013308A patent/KR950012658B1/ko not_active IP Right Cessation
-
1993
- 1993-07-21 JP JP5180088A patent/JP2592038B2/ja not_active Expired - Fee Related
- 1993-07-23 US US08/095,375 patent/US5407864A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101602725B1 (ko) * | 2015-03-23 | 2016-03-11 | 주식회사 플렉스컴 | 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법 |
KR101602318B1 (ko) * | 2015-09-24 | 2016-03-10 | 주식회사 플렉스컴 | 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR940002980A (ko) | 1994-02-19 |
US5407864A (en) | 1995-04-18 |
JP2592038B2 (ja) | 1997-03-19 |
KR950012658B1 (ko) | 1995-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
US5994771A (en) | Semiconductor package with multilayer circuit, and semiconductor device | |
US5744758A (en) | Multilayer circuit board and process of production thereof | |
JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
KR100447313B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6794739B2 (en) | Semiconductor device, process for production thereof, and electronic equipment | |
US7250355B2 (en) | Multilayered circuit substrate, semiconductor device and method of producing same | |
JP2001506057A (ja) | 集積回路パッケージ用チップスケールボールグリッドアレイ | |
JP2002190551A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
JP2002184934A (ja) | 半導体装置及びその製造方法 | |
JP2003197856A (ja) | 半導体装置 | |
JP2001015650A (ja) | ボールグリッドアレイパッケージとその製造方法 | |
JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
JP2002043464A (ja) | 半導体装置及びその製造方法 | |
JP2751913B2 (ja) | 半導体装置用パッケージ | |
JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JP3373084B2 (ja) | 半導体パッケージ | |
KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
JP2003142634A (ja) | 半導体装置、その製造方法及び電子機器 | |
JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 | |
JP2001339001A (ja) | 半導体チップ搭載用基板及びそれを備えた半導体装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960903 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |