JP3201353B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3201353B2
JP3201353B2 JP22033598A JP22033598A JP3201353B2 JP 3201353 B2 JP3201353 B2 JP 3201353B2 JP 22033598 A JP22033598 A JP 22033598A JP 22033598 A JP22033598 A JP 22033598A JP 3201353 B2 JP3201353 B2 JP 3201353B2
Authority
JP
Japan
Prior art keywords
bump
substrate
semiconductor device
semiconductor chip
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22033598A
Other languages
English (en)
Other versions
JP2000058594A (ja
Inventor
雄大 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16749544&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3201353(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22033598A priority Critical patent/JP3201353B2/ja
Priority to TW088113341A priority patent/TW417232B/zh
Priority to US09/366,539 priority patent/US6288445B1/en
Priority to KR1019990031914A priority patent/KR20000017055A/ko
Publication of JP2000058594A publication Critical patent/JP2000058594A/ja
Priority to US09/879,087 priority patent/US20010035566A1/en
Application granted granted Critical
Publication of JP3201353B2 publication Critical patent/JP3201353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを有
する半導体装置に関し、特に基板に裏面から接続するた
めのバンプが形成されるバンプ用基板またはそのバンプ
用基板と半導体チップとを接着する接着剤に溝がある構
造を有する半導体装置とその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置は、高集積化にともな
い外部端子の数が多くなっている。このような高集積化
した半導体装置には、半導体チップを直接に基板に実装
するのではなく、はんだバンプが形成されるテープ等の
バンプ用基板を介して基板に実装するものがあり、図１
１（Ａ）、（Ｂ）のような半導体装置が知られている。
【０００３】図１１（Ａ）、（Ｂ）において、半導体チ
ップ７００とバンプ用基板であるテープ４００とが接着
剤６００を介して互いに固定されている。テープ４００
の外部端子側には電極３００ａが、半導体チップ側には
電極３００ｂが形成され、それぞれ電極３００ａと３０
０ｂとがテープの内部配線回路で互いに接続される。電
極３００ｂは、半導体チップの電極３００ｃとバンプ５
００を介して接続されており、接着剤６００は、そのバ
ンプ５００による接続後に半導体チップ７００とテープ
４００との間に注入されたものである。
【０００４】テープ４００の電極３００ａには、はんだ
ボール２００が形成され、半導体装置は図示しない基板
にこのはんだボール２００を介して実装される。
【０００５】図１１（Ａ）、（Ｂ）の半導体装置におい
て、外部端子数（はんだバンプ数）を増やすと、はんだ
ボールの実装面積が大きくなり、半導体装置を基板に実
装後、温度変化により発生する応力を受けたはんだボー
ル２００が、破壊されオープン不良となるという問題点
があった。
【０００６】その応力は、半導体装置を実装した基板と
半導体装置の熱膨張係数の違いにより生じる。半導体装
置の動作状態により温度変化が発生し、温度上昇時には
それぞれが膨張し、下降すれば収縮する。この際、基板
と半導体装置の熱膨張係数が違う場合、伸縮の度合いが
異なり（一般に基板の方が半導体装置よりも大きく伸縮
する）、何回も繰り返されると構造上主にはんだボール
２００の接合部に応力が集中するため、はんだボール２
００が徐々に破壊されオープン不良となる。
【０００７】このような問題を少しでも解決する考え方
が、特開平８−５５８７５号公報に記載されている。特
開平８−５５８７５号公報に記載の半導体装置では、図
１２及び図１３に示すように半導体チップ７１０を実装
したバンプ用基板であるパッケージ基板４１０が４分割
されている。なお、図１２は半導体チップ７１０を実装
したパッケージ基板４１０をモジュール基板８００に実
装した状態の断面図で、図１３は半導体チップ７１０と
パッケージ基板４１０との実装構造を示す平面図であ
る。
【０００８】半導体チップ７１０はパッケージ基板４１
０を介してモジュール基板８００に実装されている。半
導体チップ７１０はバンプ電極５１０を含めて全体がモ
ールドレジン６１０によってモールド固定されており、
４つのパッケージ基板４１０とモジュール基板８００と
がバンプ電極２１０によって接続される。
【０００９】
【発明が解決しようとする課題】特開平８−５５８７５
号公報によれば、半導体チップ７１０を実装したパッケ
ージ基板４１０が４分割されていることにより、図１３
に示すように最大バンプ間距離Ｌ１を分割しないときの
最大バンプ間距離Ｌ０の１／２以下にすることができ、
これにより温度変化によってバンプ電極５１０に加わる
歪を低減することが記載されている。
【００１０】しかし、パッケージ基板４１０を４分割し
ても各パッケージ基板の間はモールドレジン６１０によ
って埋まり一体となっている。このため、４つのパッケ
ージ基板の間を埋めるモールドレジンによって温度変化
による応力が伝わり、バンプ電極５１０に加わる歪を低
減することが困難な構造となっている。
【００１１】また、パッケージ基板４１０とモジュール
基板８００との間の温度変化による応力の低減について
は、全く考慮されていない。
【００１２】また、４つに分割されたパッケージ基板４
１０に半導体チップ７１０を実装する場合、４つパッケ
ージ基板４１０を所定の間隔で互いに位置決めする工
程、それぞれのパッケージ基板の間隔を保ち固定した状
態で半導体パッケージ７１０を搭載する工程、その搭載
後、モールドレジン６１０によってモールドする工程が
必要であり、分離した各パッケージ基板の位置合わせが
困難で、しかも工程数が増えるので実装に時間がかかる
という欠点がある。
【００１３】本発明の目的は、半導体チップ及びバンプ
用基板を有する半導体装置とそれを実装する基板との間
の熱膨張係数差による応力を容易に分散できる半導体装
置を提供することにある。
【００１４】本発明の他の目的は、基板に実装するため
のバンプを形成するテープなどのバンプ用基板を分割せ
ずに、導体チップ及びバンプ用基板を含む半導体装置と
それを実装する基板との間の熱膨張係数差による応力を
分散できる半導体装置の製造方法を提供することにあ
る。
【００１５】
【課題を解決するための手段】本発明による半導体装置
は、基板実装用の複数のバンプを有するバンプ用基板上
に半導体チップを接着剤を介して搭載した構造を有する
半導体装置において、バンプ用基板の前記バンプを形成
した表面から溝を設けたものである。
【００１６】本発明の半導体装置の構造は、基板に実装
した後の温度変化によるはんだボール接合部に加わる応
力を緩和し、信頼性を向上させるものである。溝を設け
たことにより、半導体装置を基板に実装した後の温度変
化によりバンプ用基板のバンプに集中的に発生する応力
を緩和することができる。
【００１７】本発明において、溝は、バンプ用基板の表
面を複数に分割するよう形成されてもよい。この場合、
分割する割合が多いほど、応力をより効果的に緩和す
る。
【００１８】本発明において、溝は、バンプ用基板の表
面から前記バンプ用基板の配線回路を切断しない複数の
位置に形成されてもよい。この場合、溝の形状は、丸
溝、細長い溝など様々な形状を選択できる。
【００１９】本発明において、溝の深さは、バンプ用基
板の表面から前記接着剤表面まで達する深さ、バンプ用
基板の表面から前記接着剤の層の途中まで達する深さ、
あるいは、バンプ用基板の表面から前記接着剤の層を貫
く深さのいずれかでよい。
【００２０】さらに、本発明によれば、半導体チップの
電極に第１のバンプを形成する工程と、バンプ用電極と
半導体チップ接続用電極を有するバンプ用基板の前記半
導体チップ接続用電極側に接着剤を形成する工程と、前
記バンプ用基板の内側で前記バンプ用基板と前記接着剤
とを打ち抜くことによって溝を形成する工程と、前記半
導体チップと前記溝を形成した前記バンプ用基板とを前
記接着剤によって接合しながら半導体チップ接続用電極
と前記第１のバンプを接続する工程と、前記バンプ用基
板のバンプ用電極にバンプを形成する工程と、前記バン
プ用基板の縁の不要部分を除去する工程とを含む半導体
装置の製造方法が得られる。
【００２１】本発明の半導体装置の製造方法において、
溝を形成する工程では、打ち抜き工程の代わりにバンプ
用基板を削る工程でも良い。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００２３】図１（Ａ）、（Ｂ）は本発明の半導体装置
の第１の実施の形態を示し、（Ａ）は平面図、（Ｂ）は
（Ａ）のＡ−Ａ断面図である。
【００２４】図１（Ａ）、（Ｂ）において、半導体チッ
プ７とバンプ用基板であるテープ（フレキシブルテープ
基板）４とが接着剤６を介して互いに固定されている。
テープ４とその下の接着剤６とは溝１によって４分割さ
れている。テープ４の外部端子側には複数の電極３ａ
が、また半導体チップ側には複数の電極３ｂが形成さ
れ、それぞれ電極３ａと３ｂとがテープ４の内部配線回
路（図示略）で互いに接続される。
【００２５】テープ４の電極３ａには、はんだボール２
が形成され、図示しない基板にこのはんだボール２を介
して実装される。一方、テープ４の電極３ｂは、半導体
チップ７の電極３ｃにＡｕ（金）バンプ５を介して接続
されている。
【００２６】接着剤６は、テープ貼り付け型などの注入
硬化型でないタイプの接着剤で、バンプ５による半導体
チップ７の電極３ｃとテープ４の電極３ｂとの接続前
に、テープ４に貼り付けられたものである。接着剤６の
厚さは、Ａｕバンプ５によって電極３ｂ、電極３ｃ同士
を接続終了したときの高さより少し高めに設定してい
る。
【００２７】本実施の形態において、特徴的な構成は、
接着剤６およびテープ４を４分割する溝１である。溝１
は、接着剤６の層とテープ４とを貫き、はんだバンプ側
からの平面でみると十字型に形成され、またテープ４の
配線回路を切断しない位置およびＡｕバンプ５に重なら
ない位置に形成される。
【００２８】溝１の幅は１０μｍ以上で、半導体チップ
７の大きさや外部端子であるはんだボール２のピッチ、
更にはＡｕバンプ５の位置やテープ４の配線パターン等
により左右されるが、１００μｍから５００μｍが特に
望ましい。溝１の深さは、テープ４の厚みと電極３ｂ，
３ｃの厚みとＡｕバンプ５ａの厚みにより異なるが、望
ましくは３０〜２０００μｍくらいであり今回は１００
μｍとした。
【００２９】このように半導体装置はテープ４及び接着
剤６に溝１を設けたので、図示しない基板に実装した後
の温度変化により発生する応力を緩和することができ
る。この応力は、図示しない基板と半導体装置の熱膨張
係数の違いにより生じる。半導体装置の動作状態により
温度変化が発生し、温度上昇時にはそれぞれが膨張し、
下降すれば収縮する。この際、図示しない基板と半導体
装置の熱膨張係数が違う場合、伸縮の度合いが異なり
（一般に基板の方が半導体装置よりも大きく伸縮す
る）、何回も繰り返されると構造上、主にはんだボール
２の図示しない基板との接合部に応力が集中する。応力
の大きさは、材料の熱膨張係数と、図示しない基板と半
導体装置とがはんだボールで固定されている距離により
決定される。
【００３０】しかし、図１（Ａ）、（Ｂ）の半導体装置
の場合、はんだボール２の実装距離であるＣ−Ｄ間の距
離が、溝１がない従来の半導体装置の場合の実装距離で
あるＣ’−Ｄ’間（図４参照）の距離の１／２以下とな
り、はんだボール２に加わる応力もそれだけ減少する。
従って本発明の実施の形態による半導体装置は、温度変
化に対する応力を低減することが可能であり、その結果
接続の信頼性が向上する。
【００３１】次に図２から図６を参照して図１（Ａ）、
（Ｂ）の半導体装置の製造方法について説明する。
【００３２】図２において、最初、半導体チップ７の電
極３ｃ上にボールバンプ法によりＡｕバンプ５ｂが形成
される。Ａｕバンプ５ｂは、先端が電極３ｃ側よりも細
くあるいは尖った形状を有する。
【００３３】次に、図３（Ａ）に示すように、電極３
ａ、電極３ｂおよび各電極間の内部配線（図示略）が形
成されたテープ４の電極３ｂ側の表面に接着剤６を貼り
付ける。この状態では、接着剤６はまだ半固形状であ
る。
【００３４】テープ４に接着剤６を貼り付けた後、テー
プ４の内側で十字型の金型により打ち抜き、溝１を形成
する。この場合、溝１はテープ４の配線回路を切断しな
い位置および電極３ａ、３ｂに重ならない位置に形成さ
れる。図３（Ｂ）に示すように、打ち抜かれた溝１はテ
ープ４を完全に分離するものではなく、テープ４は溝１
の端でつながっている。
【００３５】次に図４に示すように、図２の半導体チッ
プ７をテープ４の接着剤側にフェースダウンし、Ａｕバ
ンプ５ｂとテープ４の電極３ｂの位置を合わせる。
【００３６】次に半固形状の接着剤６をＡｕバンプ５で
突き破り、図５に示すようにテープ４の電極３ｂにＡｕ
バンプ５の形状となるまで押し当て、さらに加熱を行
う。このとき加圧力は、電極当たり１〜２００ｇ程度が
良く、１５〜１２５ｇが特に望ましい。加熱温度は接着
剤６の材質により異なるが７０〜４００℃が良く、１５
０〜３００℃が特に望ましい。また加熱時間は１〜１８
０秒特に３〜３０秒が望ましい。図７は経過時間に対す
る加熱温度と加圧力の加え方を示す図である。図７に示
すように、最初に加熱し、後から加圧力を付加する。
【００３７】最後に、図６に示すようにテープ４の電極
３ａにはんだボール２を形成し、余分なテープ４の端を
切り落として半導体装置が完成する。
【００３８】以上説明した製造方法によれば、溝１を形
成するときに図３（Ｂ）に示すようにテープ４の内側に
形成されるので、半導体チップ７と接合する工程前にテ
ープ４が分離されず、従来のように４つに分離した基板
を互いに位置決めして半導体チップと接合する必要がな
い。すなわち、図４の接合工程において、テープ４と半
導体チップ７との位置合わせが１回で済み、製造工程が
減り、安価に製造可能である。
【００３９】本発明の第１の実施の形態の半導体装置の
製造方法において、溝１は、十字型の金型で打ち抜かな
くても、カッターやバイトなどにより十字型に切断（切
削）して形成しても、レーザ光によって形成しても良
い。また、溝１の形状は、４分割するために十字型にし
ているが、２分割以上に分割する溝であっても良い。
【００４０】また、はじめにテープ４に接着剤６を貼り
付け金型で溝１を形成する方法を採用したが、まず半導
体チップ７とテープ４を圧着し後から接着材のかわりと
なる封止樹脂を流し込み、その後切削等により溝を形成
する方法でもよい。
【００４１】また図１（Ｂ）のように溝１はテープ４と
接着剤６を完全に貫いているが、接着剤６の途中まで達
していてもよい。また溝１の数は１本でも複数でもよ
い。
【００４２】またＡｕバンプ５の形成方法は、ボールボ
ンディング法だけではなく、蒸着やメッキでもよい。
【００４３】さらに、本発明の第１の実施の形態の半導
体装置において、バンプ用基板としてフレキシブルなテ
ープ４の代わりに、有機基板（ＦＲ−４やＦＲ−５を用
いたビルドアップ基板，片面板，両面板，多層基板）や
セラミック基板（アルミナ，ガラスセラミック等）を用
いても良く、バンプ用基板の材質を制限するものではな
い。
【００４４】図８（Ａ）、（Ｂ）は、本発明の半導体装
置の第２の実施の形態を示す平面図、Ｂ−Ｂ断面図であ
る。第２の実施の形態は、図１の第１の実施の形態と比
較すると、溝の深さが異なる。溝２１は、テープ４の部
分にのみ形成され、接着剤６には溝がない。これによ
り、半導体チップ７の溝２１の部分がテープ４により保
護される。溝２１は、テープ４のはんだバンプ側からカ
ッター等の切削装置によってテープ４を削ることによっ
て形成されたものである。
【００４５】図９（Ａ）、（Ｂ）は、本発明の半導体装
置の第３の実施の形態を示す平面図、Ｃ−Ｃ断面図であ
る。第３の実施の形態は、図１の第１の実施の形態と比
較すると、溝１以外に細い溝１０ａ、１０ｂ、１０ｃ、
１０ｄがはんだボール２の間の隙間に形成されている。
細い溝１０ａ、１０ｂ、１０ｃ、１０ｄはテープ４の配
線回路を切断しない位置および電極３ａ、３ｂに重なら
ない位置に、接着剤６の層からテープ４の途中まで形成
される。このように、溝が増えることにより、熱による
応力の影響を一層低減することができる。
【００４６】図１０（Ａ）、（Ｂ）は、本発明の半導体
装置の第４の実施の形態を示す平面図、Ｄ−Ｄ断面図で
ある。第３の実施の形態は、図１の第１の実施の形態と
比較すると、１０字型の溝１が無く、複数の丸溝１１が
はんだボール２の間の隙間に形成されている。丸溝１１
は、接着剤６の層およびテープ４の途中まで達してい
る。複数の丸溝１１はテープ４の配線回路を切断しない
位置および電極３ａ、３ｂに重ならない位置に形成され
る。この実施の形態の場合、各はんだボール２の図示し
ない基板との接合部に加わる応力が、各はんだボール２
の周りの複数の丸溝１１によって分散される。丸溝１１
は、数が多い方が良い。
【００４７】なお、丸溝１１の形成方法は、針状の型を
押しつける方法があるが、レーザ光による穴開け方法を
使っても良い。本発明は、以上説明した発明の実施の形
態に限定されず、たとえば、図９及び図１０において、
細い溝１０ａ〜１０ｄおよび複数の丸溝１１は、テープ
４の部分にのみ形成されても良い。また、溝の形状は直
線状や丸型に限らず、星型でもよい。また、接着剤６
は、貼り付け型の素材を使用したが、代わりに流し込み
型樹脂を使用してもよい。この場合、流し込み型樹脂
は、半導体チップ７をテープ４に接合する段階で半導体
チップとテープとのあいだに流し込まれる。
【００４８】
【発明の効果】以上説明したように、本発明による半導
体装置が溝を有することにより、基板に実装した後の温
度変化により、バンプ用基板上のはんだボールに発生す
る応力を緩和することができ、接続寿命を向上させるこ
とができる。
【００４９】特に、本発明では、半導体装置のテープお
よび接着剤に十字型の溝を設けることにより、温度変化
による応力がはんだボール間の距離は分割しない場合と
比較し１／２以下となり、接続信頼性が向上する。
【００５０】また、溝は、十字型でなくても、はんだボ
ールを搭載したバンプ用基板に達する溝であれば、温度
変化による応力を低減することができる。
【００５１】また、本発明による半導体装置の製造方法
では、溝を形成するときにバンプ用基板の内側に形成さ
れるので、半導体チップと接合する工程前にバンプ用基
板が分離されず、従来のように４つに分離した基板を互
いに位置決めして半導体チップと接合する必要がない。
すなわち、バンプ用基板と半導体チップとの接合時にお
ける位置合わせが１回で済み、製造工程が減り、安価に
製造可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置装置の第１の実施の形態を
示し、（Ａ）は平面図、（Ｂ）はＡ−Ａ断面図である。
【図２】半導体チップにＡｕバンプを形成した状態の断
面図である。
【図３】テープに接着剤を形成した状態を示し、（Ａ）
は（Ｂ）のＢ−Ｂ断面図、（Ｂ）は平面図である。
【図４】半導体チップをテープに搭載する状態を示す断
面図である。
【図５】図４の状態をさらに加圧および加熱した後の状
態を示す断面図である。
【図６】完成した半導体チップを示す断面図である。
【図７】経過時間に対する加熱温度と加圧力との関係を
示す図である。
【図８】本発明の半導体装置装置の第２の実施の形態を
示し、（Ａ）は平面図、（Ｂ）はＢ−Ｂ断面図である。
【図９】本発明の半導体装置装置の第３の実施の形態を
示し、（Ａ）は平面図、（Ｂ）はＣ−Ｃ断面図である。
【図１０】本発明の半導体装置装置の第４の実施の形態
を示し、（Ａ）は平面図、（Ｂ）はＤ−Ｄ断面図であ
る。
【図１１】従来の半導体装置装置を示し、（Ａ）は平面
図、（Ｂ）はＥ−Ｅ断面図である。
【図１２】従来の他の半導体装置装置を示す断面図であ
る。
【図１３】図１２に示す従来の他の半導体装置における
半導体チップとパッケージ基板との実装構造を示す平面
図である。
【符号の説明】
１ 溝 ２ はんだボール ３ａ 電極 ３ｂ 電極 ３ｃ 電極 ４ テープ ５ Ａｕバンプ ６ 接着剤 ７ 半導体チップ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板実装用の複数のバンプを有するバン
    プ用基板上に半導体チップを接着剤を介して搭載した構
    造を有する半導体装置において、 前記バンプ用基板の前記バンプを形成した表面から前記
    接着剤表面まで達する溝を設けたことを特徴とする半導
    体装置。
  2. 【請求項２】 基板実装用の複数のバンプを有するバン
    プ用基板上に半導体チップを接着剤を介して搭載した構
    造を有する半導体装置において、 前記バンプ用基板の前記バンプを形成した表面から前記
    接着剤の層の途中まで達する溝を設けたことを特徴とす
    る半導体装置。
  3. 【請求項３】 基板実装用の複数のバンプを有するバン
    プ用基板上に半導体チップを接着剤を介して搭載した構
    造を有する半導体装置において、 前記バンプ用基板の前記バンプを形成した表面から前記
    接着剤の層を貫く深さに達する溝を設けたことを特徴と
    する半導体装置。
  4. 【請求項４】 前記溝は、前記バンプ用基板の表面を複
    数に分割するよう形成されたことを特徴とする請求項
    １、２および３のいずれかに記載された半導体装置。
  5. 【請求項５】 前記溝は、前記バンプ用基板の表面から
    前記バンプ用基板の配線回路を切断しない複数の位置に
    形成されたことを特徴とする請求項１、２および３のい
    ずれかに記載された半導体装置。
  6. 【請求項６】 前記半導体チップの電極と前記バンプ用
    基板の電極とは、前記接着剤の層の内部でバンプによっ
    て互いに接続されたことを特徴とする請求項１、２、
    ３、４および５のいずれかに記載された半導体装置。
  7. 【請求項７】 半導体装置の製造方法において、 半導体チップの電極に第１のバンプを形成する工程と、 バンプ用電極と半導体チップ接続用電極を有するバンプ
    用基板の前記半導体チップ接続用電極側に接着剤を形成
    する工程と、 前記バンプ用基板の内側で前記バンプ用基板と前記接着
    剤とを打ち抜くことによって溝を形成する工程と、 前記半導体チップと前記溝を形成した前記バンプ用基板
    とを前記接着剤によって接合しながら半導体チップ接続
    用電極と前記第１のバンプを接続する工程と、 前記バンプ用基板のバンプ用電極にバンプを形成する工
    程と、 前記バンプ用基板の縁の不要部分を除去する工程とを含
    む半導体装置の製造方法。
  8. 【請求項８】 半導体装置の製造方法において、 半導体チップの電極に第１のバンプを形成する工程と、 バンプ用電極と半導体チップ接続用電極を有するバンプ
    用基板の前記半導体チップ接続用電極側に接着剤を形成
    する工程と、 前記バンプ用基板の内側で前記バンプ用基板を削ること
    によって溝を形成する工程と、 前記半導体チップと前記溝を形成した前記バンプ用基板
    とを前記接着剤によって接合しながら半導体チップ接続
    用電極と前記第１のバンプを接続する工程と、 前記バンプ用基板のバンプ用電極にバンプを形成する工
    程と、 前記バンプ用基板の縁の不要部分を除去する工程とを含
    む半導体装置の製造方法。
JP22033598A 1998-08-04 1998-08-04 半導体装置とその製造方法 Expired - Fee Related JP3201353B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22033598A JP3201353B2 (ja) 1998-08-04 1998-08-04 半導体装置とその製造方法
TW088113341A TW417232B (en) 1998-08-04 1999-08-03 Semiconductor device and process for producing the same
US09/366,539 US6288445B1 (en) 1998-08-04 1999-08-04 Semiconductor device
KR1019990031914A KR20000017055A (ko) 1998-08-04 1999-08-04 반도체 장치 및 그 제조 방법
US09/879,087 US20010035566A1 (en) 1998-08-04 2001-06-13 Semiconductor device and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22033598A JP3201353B2 (ja) 1998-08-04 1998-08-04 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2000058594A JP2000058594A (ja) 2000-02-25
JP3201353B2 true JP3201353B2 (ja) 2001-08-20

Family

ID=16749544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22033598A Expired - Fee Related JP3201353B2 (ja) 1998-08-04 1998-08-04 半導体装置とその製造方法

Country Status (4)

Country Link
US (2) US6288445B1 (ja)
JP (1) JP3201353B2 (ja)
KR (1) KR20000017055A (ja)
TW (1) TW417232B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394479B2 (ja) * 1999-10-19 2003-04-07 九州日本電気株式会社 半導体装置
DE10059176C2 (de) 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
JPWO2003012863A1 (ja) 2001-07-31 2004-12-09 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
DE102005035393B4 (de) * 2005-07-28 2007-05-24 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
US20070090527A1 (en) * 2005-09-30 2007-04-26 Jochen Thomas Integrated chip device in a package
JP2007242890A (ja) * 2006-03-08 2007-09-20 Nec Electronics Corp テープ状配線基板及び半導体装置
JP2008066655A (ja) 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
JP2009049499A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method
JP5134899B2 (ja) * 2007-09-26 2013-01-30 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP5031611B2 (ja) * 2008-02-18 2012-09-19 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び天井断熱体
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP1686546S (ja) * 2020-05-13 2021-05-31

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270239A (ja) 1988-04-21 1989-10-27 Fujitsu Ltd 電子部品の実装構造
JP3352705B2 (ja) 1991-06-07 2002-12-03 日東電工株式会社 異方導電性接着フィルムを用いた実装構造
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH0855875A (ja) 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置
US5912507A (en) * 1998-02-04 1999-06-15 Motorola, Inc. Solderable pad with integral series termination resistor

Also Published As

Publication number Publication date
TW417232B (en) 2001-01-01
US6288445B1 (en) 2001-09-11
JP2000058594A (ja) 2000-02-25
KR20000017055A (ko) 2000-03-25
US20010035566A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
JP3201353B2 (ja) 半導体装置とその製造方法
US5999413A (en) Resin sealing type semiconductor device
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
US6297553B1 (en) Semiconductor device and process for producing the same
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
CN107039387B (zh) 引线框架、半导体装置及引线框架的制造方法
JP4492233B2 (ja) 半導体チップの実装構造および半導体チップの実装方法
US5843810A (en) Film circuit and method of manufacturing the same
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP4403821B2 (ja) パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
KR20010011310A (ko) 적층 패키지의 제조 방법
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
US7045394B2 (en) Method of manufacturing semiconductor device and system of manufacturing semiconductor device
JP3373445B2 (ja) 半導体装置、半導体チップ用基板、半導体装置の製造方法
JP2877122B2 (ja) 半導体装置及びリードフレーム
JPH0677285A (ja) Ｉｃ素子の実装方法
JP2000299399A (ja) 半導体装置
KR0173931B1 (ko) 센터 본딩패드를 갖는 적층칩 패키지용 기판
JP2001267351A (ja) ワイヤボンディング構造
JP2762705B2 (ja) 半導体装置実装用回路基板の構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010522

LAPS Cancellation because of no payment of annual fees