KR0173931B1 - 센터 본딩패드를 갖는 적층칩 패키지용 기판 - Google Patents

센터 본딩패드를 갖는 적층칩 패키지용 기판 Download PDF

Info

Publication number
KR0173931B1
KR0173931B1 KR1019950033123A KR19950033123A KR0173931B1 KR 0173931 B1 KR0173931 B1 KR 0173931B1 KR 1019950033123 A KR1019950033123 A KR 1019950033123A KR 19950033123 A KR19950033123 A KR 19950033123A KR 0173931 B1 KR0173931 B1 KR 0173931B1
Authority
KR
South Korea
Prior art keywords
substrate
chip
bonding pad
chip package
window
Prior art date
Application number
KR1019950033123A
Other languages
English (en)
Other versions
KR970018437A (ko
Inventor
권영도
송영희
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033123A priority Critical patent/KR0173931B1/ko
Publication of KR970018437A publication Critical patent/KR970018437A/ko
Application granted granted Critical
Publication of KR0173931B1 publication Critical patent/KR0173931B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층집 패키지용 기판에 관한 것으로, 미소 영역에 높은 기관 실장 면적을 갖는 동시에 안정된 공정 진행 및 동일칩을 적층하더라도 핀명의 자유도가 원활하게 할 수 있도록, 적어도 2개 이상의 칩을 양면 실장되도록 적어도 2개 이상의 윈도우와; 그 윈도우를 가로질러 형성된 금속 패턴 라인을 갖는 기관을 제공하는 것을 특징으로 한다.

Description

센터 본딩패드를 갖는 적층칩 패키지용 기관
제1도는 종래 기술의 실시예에 의한 대칭칩을 적용한 적층칩 패키지를 나타내는 단면도.
제2도는 종래 기술의 다른 실시예에 의한 센터 본딩패드를 갖는 대칭칩을 적용한 적층칩 패키지의 단면도.
제3도는 본 발명의 실시예에 의한 와이어 본딩법에 의한 센터 본딩패드를 갖는 적층 칩 패키지를 나타내는 단면도.
제4a도 내지 4d도는 본 발명에 의한 센터 본딩패드를 갖는 적층칩 패키지용 기판을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 10A : 칩 11' : 본딩패드
20 : 기판 21,22 : 윈도우
23A, 23B : 금속 패턴 리드(pattern line)
24 : MLB(middle lead bonding) 단자
25 : 접속패드 26 : 관통홀
71 : 금(Au) 71 : 니켈(Ni)
73 : 구리(Cu) 74 : 폴리이미드(polyimide)
50 : 리드 90 : 폴리이미드 테이프
본 발명은 적층칩 패키지용 기판에 관한 것으로, 더욱 상세하게는 동일칩을 적층하더라도 외부리드의 핀명을 사용자가 원하는 대로 자유롭게 적용할 수 있는 센터 본딩패드를 갖는 적층칩 패키지용 기판에 관한 것이다.
최근 고집적을 위한 메모리 장치가 실장된 적층칩 패키지의 개발이 진행되고 있다. 한편, 노운 굿 다이(known good die)의 확보가 현재 진행중이지만, 이레 대한 기술적인 상품화의 미흡으로 인하여 단위 패키지를 적층한 3차원 패키지가 개발되고 있다.
여기서, 기판 실장시에 데이터 입력/출력 핀이 다르게 접속되어야 칩 선택이 되기 때문에, 불필요한 패키지의 외부리드들이 추가되어야 하며, 그에 따른 기판의 실장 면적이 커지게 되어 결과적으로 패키지의 크기도 커지게 되는 문제점을 안고 있다. 또한, 통상적으로 동일한 핀끼리 연결되어야 하므로, 동일칩의 동일 패키지의 외부리드 핀명에 대한 자유도가 떨어지게 되어 그의 응용범위가 떨어지는 문제점을 안고 있다.
이와 같은 적층집 패키지 형태의 3차원 패키지의 단점을 해소하기 위해 최근 여러 패키지가 대두되고 있다.
전술한 적층칩 패키지의 실시예로써 미국 특허 제4,862,322호(등록일 : 1989. 8. 29. 발명의 명칭 : double electronic device structure having beam leads solderlessly bonded between contact locations on device and projection outwardly from their between.)에 개시되어 있다. 제1도를 참조하면, 종래기술에 따른 상호 대칭구조를 갖는 적층칩의 제1실시에로써, 상부칩(10) 및 하부칩(10A)이 서로 마주보며 적층되어 있고, 그 본딩패드들에 대응되는 좌우 연결단자(22),(24)와 범프(3)에 의해 전기적 연결되어 있으며, 그 연결단자들(22),(24)은 그들에 공통 연결되는 리드(11)가 들어가 전기적 연결되어 있으며, 상기 구조는 성형수지(70)에 의해 봉지된 구조를 갖는다.
또 다른 적층칩 패키지의 실시예로써 미국 특허 제4,763,188호(등록일 : 1988. 8. 9. 발명의 명칭 : packaging system for mutiple semicodutor devices)에 개시되어 있다. 제2도를 참조하면, 상부칩(20)의 센터 본딩패드들은 그들에 대응되는 연결단자들(21)과 범프(3)에 의해 전기적 연결되어 있으며, 같은 방법으로 하부칩(10A)의 센터 본딩패드들이 그들에 대응되는 연결단자들(23)과 범프(3)에 의해 전기적 연결되어 있으며, 각각의 연결단자들(21),(23)은 공통 리드(11)와 전기적 연결되어 있으며, 상기의 구조는 성형수지(70)에 의해 봉지된 구조를 갖는다.
그런, 제1도에 및 제2도 도시된 적층칩 패키지(110),(200)가 공통 리드(11)를 사용하기 위해서는, 상부칩(10)과 하부칩(10A)은 대칭칩(mirror chip)이 되어야 하므로, 칩의 제조단계에서 본딩패드들이 대칭관계에 있는 두 개의 칩 즉, 상부칩(10), 하부칩(10A)의 개발이 필요하다. 하지만, 동일칩으로 적층칩을 구현할 수 있다면 전술된 바와 같은 대칭칩 관계에 있는 상부칩, 하부칩의 개발은 필요 없을 것이다.
따라서 본 발명의 목적은 미소 영역에 높은 기판 실장면적을 갖는 동시에 안정된 공정진행 및 동일칩을 적층하더라도 핀명의 자유도를 원활하게 할 수 있는 센터 본딩패드를 갖는 적층칩 패키지용 기판을 제공하는데 있다.
상기 목적을 달성하기 위하여, 적층칩 패키지용 기판에 있어서, 적어도 2개 이상의 칩을 양면 실장하도록 적어도 2개 이상의 윈도우와; 그 윈도우를 가로질러 형성된 금속패턴 라인을 갖는 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판을 제공한다.
본 발명에 따른 일면상에 외부리드와 접속될 수 있도록 한 단자를 형성하는 것이 바람직하다.
그리고, 본 발명에 따른 기판에 실장될 칩의 안정화를 위하여 기판의 적어도 일면에 부착된 접착 테이프로서, 폴리이미드 계열의 필름에 열경화성 및 열가소성 접착제중의 어느 하나를 테이프 형태 및 쉬트(sheet) 형태의 어느 한 형태로 형성하는 것이 바람직하다.
또한, 본 발명에 따른 기판에 실장될 칩의 안정화를 위하여 기판의 적어도 일면에 부착된 접착제로서, 열경화성 및 열가소성 접착제 중의 어느 하나를 테이프 형태 및 쉬트(sheet) 형태의 어느 한 형태로 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제3도는 본 발명의 실시예에 의한 와이어 본딩법에 의한 센터 본딩패드를 갖는 적층칩 패키지를 나타내는 단면도이다.
본 발명에 의한 적층칩 패키지(300)는 상부칩(10)의 센터 본딩패드들(11')은 하부칩(10A)과 공통 접착된 중앙기판(20A)의 접속패드들에 대응하여 와이어 (60)에 의해 전기적 연결되어 있으며, 그 다른 본딩패드들(11')은 상기 상부칩(10)의 예지면이 접착된 에지기판(20B)의 접속패드들에 대응하여 각기 와이어(60)에 의해 전기적 연결된다. 같은 방법으로 하부칩(10A)은 그의 상부면상에 형성된 센터 본딩패드들(11')이 상기 상부칩(10)과 공통으로 일부면이 접착된 공통기판(20A)에 각기 와이어(60)에 의해 전기적 연결되어 있으며, 또한 그 다른 본딩패드들(11')은 상비 하부칩(10A)의 예지면이 접착된 에지기판(20C)의 접속패드들에 대응하여 와이어(60)에 의해 전기적으로 연결된 구조를 갖는다. 와이어(60) 본딩된 부분은 반성형(half molding)된 윈도우부들(50),(55)로 봉합되어 외부로부터 보호한다. 그리고, 각 에지기판들(20B), (20C)은 리드들(80)과 각기 전도성 물질에 의해 전기적 연결되며, 상기한 내부구조는 성형수지(70)에 의해 보호되어 있는 구조를 갖는다.
본 발명은 동일칩을 적층하기 위한 것으로 동일칩을 적용하더라도 실제 외부리드의 핀명을 사용자가 원하는 대로 자유롭게 적용할 수 있도록 한 것을 목적으로 개발하였으며, 실제 패키지 내에 있게 되는 기판이므로 내열성이 우수한 폴리이미드 계열을 적용하였다.
제4a도 내지 제4c도는 본 발명에 의한 센터 본딩패드를 갖는 적층칩 패키지용 기판을 나타내는 도면으로서, 제4a도는 기판의 상부면을 나타내고, 제4b도는 기판의 하부면을 나타내며, 제4c도는 기판의 단편을 나타내며, 제4d도는 기판에 폴리이미드 계열의 접착 테이프가 부착된 상태를 나타내는 도면이다.
제4a도 내지 제4c도를 참조하면, 본 발명에 의한 기판(20)은 폴리이미드(74) 계열의 기판으로 박형 패키지에 적용시 테이프 형태의 얇은 쉬트(sheet)로 제작이 가능한 장점을 충분히 고려하였다. 한편, 본 발명에 의한 기판(20)은 폴리이미드(74)의 양면에 소정의 두께로 구리(73), 니켈(72), 금(71)을 차례로 도금하여 금속층을 형성하고, 그 금속층을 패터닝하여 금속 패턴 라인(23A), (23B)을 형성한다.
본 발명에 의한 기판(20)은, 양측에 소정의 간격을 두고 길게 윈도우(21), (22)가 형성되며, 윈도우(21), (22)를 중심으로 양측에 복수개의 접속패드들(25)이 형성되며, 윈도우(21), (22)를 가로질러 복수개의 금속 패턴 라인들(23A),(23B)이 나열 형성된 구조를 갖는다. 기판(20)의 하부면의 양측의 가장자리를 따라서 MLB 단자(24)가 복수개 형성된다. 그리고, 폴리이미드(74)로 형성된 기판(20)의 상하부면에 형성된 금속 패턴라인(23A),(23B)은 관통홀(26)에 의해 전기적 연결되어 있으며, 기판(20)의 다층 구조를 하기한 도면 1을 참조하기로 한다.
기판(20)의 상부면에 형성된 접속패드들(25) 사이의 윈도우를 상부 윈도우(22)라고, 기판(20)의 하부면에 형성된 접속패드들(25) 사이의 윈도우를 하부 윈도우(21)라한다. 제4a도 및 제4b도에 도시된 기판(20)의 접속패드들(25)은 기판(20)의 상부면과 하부면에 형성되는데, 기판(20)의 상부면에는 상부 윈도우(22)를 따라서 형성되며, 기판(20)의 하부면에는 하부 윈도우(21)를 따라서만 형성된 상태를 도시하고 있다.
금속 패턴 라인(23A),(23B)은 상부 윈도우(22)와 하부 윈도우(21)를 가로질러 형성되며, 상부 윈도우(22)에 형성된 금속 패턴 라인을 상부 금속 패턴 라인(23A)이라 하고, 하부 윈도우(21)에 형성된 금속 패턴 라인을 하부 금속 패턴 라인(23B)이라고 하면, 기판(20)의 상부면의 상부 금속 패턴 라인(23A)은 상부 윈도우(22) 내에 형성되며, 하부 금속 패턴 라인(23B)은 하부 윈도우(21)를 가로질러 기판(20)의 상부면상에 형성된다. 그리고, 기판(20)의 하부면의 상부 금속 패턴 라인(23A)은 상부 윈도우(22)를 가로질러 기판(20)의 하부면상에 형성되며, 하부 금속 패턴 라인(23B)은 하부 윈도우(21) 내에 형성된다.
대부분의 폴리이미드(74)는 카프톤(kapton)과 유필텍스(upilex)를 적용할 수 있다.
또한 이 기판(20)의 두께는 최소 3mil 수준으로 할 수 있는데, 이것은 박형 패키지를 겨냥한 것이다.
기판(20)의 구조를 살펴보면 도면 1과 같다.
기판(20)의 구조는 상기와 같으며 관통홀(26)의 금속층은 식각으로, 폴리이미드(74)는 레이져 드릴링 또는 펀치를 이용하여 적용하였고, 본딩되는 칩의 중심부분은 기판(20)상에서 칩과 접하는 금속층만 남겨두고 모두 오픈 시켰으며, 이렇게 함으로써 센터 본딩패드를 갖는 칩이 적층칩 패키지에 적용될 수 있다.
지금까지 기술된 내용은 패키지 제조 과정중 칩 상의 본딩패드와 기판 상에 형성된 접속패드를 연결하는 방법을 와이어 본딩으로 할 경우이고 플립칩으로 범프를 이용한 경우는 센터 본딩패드 영역에 맞게 범프와 연결할 수 있는 접속패드를 기판상에 형성하면 된다.
또한 칩의 안정된 접착을 위하여 제4d도에 도시된 바와 같이, 기판(20)상에 리드 온칩용 리드프레임에 적용하는 접착 테이프(90)를 부착하던가 접착제만 접착할 수도 있다. 즉, 접착 테이프 (90)는 폴리이미드 계열의 필름에 열경화성 및 열가소성 접착제중의 어느 하나를 테이프 형태 및 쉬트(sheet) 형태의 어느 한 형태로 형성할 수 있으며, 접착제는 폴리이미드 계열의 필름이 없이 열경화성 및 열가소성 접착제 중의 어느 하나를 테이프 형태 및 쉬트 형태의 어느 한 형태로 형성할 수 있다.
본 발명과 같이 진행되면 칩에 무관하게 칩과 본딩패드 레이-아웃에 무관하게 동일한 외부리드 핀명을 갖게 할 수 있고, 신뢰도 역시 어느 정도 유지할 수 있다. 그리고 리드프레임과의 상호접속시 정확한 접착을 위하여 상호접속 방법에 따라 위치 홀 및 인덱스 홀을 표시하여 더욱더 안정된 패키지 제조를 위해 적용하였다.
특히 칩상의 본딩패드가 칩의 센터에 위치할 경우를 위하여 기판에 윈도우를 형성하고 그 윈도우 사이의 공간에는 상하층이 관통홀로 연결될 수 있도록 하였으며, 가장 큰 특징은 윈도우 내에 금속 패턴 라인이 지나가도록 하여 기판의 면적을 효육적으로 처리하였다.

Claims (6)

  1. 적층칩 패키지용 기판에 있어서, 적어도 2개 이상의 칩을 양면 실장되도록 적어도 2개 이상의 윈도우와; 그 윈도우를 가로질러 형성된 금속 패턴 라인을 갖는 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
  2. 제1항에 있어서, 상기 기판의 일면상에 외부리드와 접속될 수 있도록 한 단자가 형성된 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
  3. 제1항에 있어서, 상기 실장될 칩의 본딩패드와 접속할 수 있는 단자가 기판의 양면에 형성된 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
  4. 제1항에 있어서, 상기 실장될 칩의 안정화를 위하여 상기 기판의 적어도 일면에 부착된 접착 테이프로서, 폴리이미드 계열의 필름에 열경화성 및 열가소성 접착제중의 어느 하나를 테이프 형태 및 쉬트(sheet) 형태의 어느 한 형태로 형성한 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
  5. 제1항에 있어서, 상기 실장될 칩의 안정화를 위하여 상기 기판의 적어도 일면에 부착된 접착제로서, 열경화성 및 열가소성 접착제 중의 어느 하나를 테이프 형태 및 쉬트(sheet) 형태의 어느 한 형태로 형성한 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
  6. 제1항에 있어서, 상기 실장될 칩의 본딩패드와 접속될 수 있는 단자가 형성된 폴리이미드 기판 반대면에 더미 단자가 형성된 것을 특징으로 하는 센터 본딩패드를 갖는 칩이 실장되는 적층칩 패키지용 기판.
KR1019950033123A 1995-09-29 1995-09-29 센터 본딩패드를 갖는 적층칩 패키지용 기판 KR0173931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033123A KR0173931B1 (ko) 1995-09-29 1995-09-29 센터 본딩패드를 갖는 적층칩 패키지용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033123A KR0173931B1 (ko) 1995-09-29 1995-09-29 센터 본딩패드를 갖는 적층칩 패키지용 기판

Publications (2)

Publication Number Publication Date
KR970018437A KR970018437A (ko) 1997-04-30
KR0173931B1 true KR0173931B1 (ko) 1999-02-01

Family

ID=19428685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033123A KR0173931B1 (ko) 1995-09-29 1995-09-29 센터 본딩패드를 갖는 적층칩 패키지용 기판

Country Status (1)

Country Link
KR (1) KR0173931B1 (ko)

Also Published As

Publication number Publication date
KR970018437A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US4941033A (en) Semiconductor integrated circuit device
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US5061990A (en) Semiconductor device and the manufacture thereof
US6552416B1 (en) Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR0173931B1 (ko) 센터 본딩패드를 갖는 적층칩 패키지용 기판
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH02343A (ja) 電子部品搭載用基板
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS58178544A (ja) リ−ドフレ−ム
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100401019B1 (ko) 반도체패키지 및 그 제조방법
KR0152576B1 (ko) 센터 패드를 갖는 적층칩 패키지
JP2002043507A (ja) 半導体装置およびその製造方法
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JP3855627B2 (ja) 半導体装置及び電子装置ならびにその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
KR950002210B1 (ko) 반도체 칩 실장 방법
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법
JP4835892B2 (ja) 小型両面回路の形成方法
KR100501878B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee