JP2751913B2 - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JP2751913B2
JP2751913B2 JP7485096A JP7485096A JP2751913B2 JP 2751913 B2 JP2751913 B2 JP 2751913B2 JP 7485096 A JP7485096 A JP 7485096A JP 7485096 A JP7485096 A JP 7485096A JP 2751913 B2 JP2751913 B2 JP 2751913B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
metal substrate
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7485096A
Other languages
English (en)
Other versions
JPH09266231A (ja
Inventor
勝彦 鈴木
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP7485096A priority Critical patent/JP2751913B2/ja
Publication of JPH09266231A publication Critical patent/JPH09266231A/ja
Application granted granted Critical
Publication of JP2751913B2 publication Critical patent/JP2751913B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は半導体装置用パッケ
ージに関し、特にメタルボールグリッドアレイパッケー
ジ(以下、MBGAPと記す)に関する。

【0002】

【従来の技術】従来のMBGAPを図10の一部切欠き
斜視図、図11の裏面斜視図と図12の部分断面図を参
照しながら説明する。

【0003】0.2〜0.5mmの金属板に20〜50
μmの絶縁フィルムを介して厚さ35〜50μmの金属
薄膜が張られている3層導体基板を使用する。この3層
導体基板の材料構成は、両面の導体は原則的に同じ材料
を用い一般的には銅が用いられている。絶縁フィルムは
ポリイミドが一般的であるがエポキシ樹脂を用いること
もある。次に、金属と絶縁フィルムにフォトレジスト・
露光・エッチング技術を用いてパターン形成、ビア形成
しビアを埋めるためのめっき技術を用いてMBGAPを
形成する。そのパッケージ製造手順について説明する。

【0004】まず、銅材料とポリイミドからなる3層構
造体基板の金属薄膜側に70μmのビア1を形成するた
めのパターンニングとエッチングをする。次に、銅薄膜
をマスクとしてビア1部分のポリイミド8を強アルカリ
で除去する。続いて、銅配線2を上記方法でつくる。配
線と繋がるランド3の中にビア1が形成され、この後メ
タル基板4をめっき電極としてビア1を銅めっきをして
埋め込み各配線パターンとメタル基板4を接続する。次
に、メタル基板4に電極5形成するために同様の方法で
環状溝6を形成する。この後に無電解のニッケル3〜5
μm、金0.5μmのめっきをして従来のメタルベース
のMBGAPの基板が完成する。

【0005】このMBGAPのメタル基板4に半導体素
子9を銀ペースト10によって接着し金属細線11で素
子電極(図示せず)と銅配線2とを接続する。その後半
導体素子9ポリイミド8上のビア1をエポキシ樹脂によ
る樹脂封止12又は金属キャップによるキャップ封止1
3を行うことによって従来のMBGAPが完成する。こ
のMBGAPは、上述したようにメタル基板4を環状に
エッチングすることによって外部転電極の形成とグラン
ドライン(例えば50Ωのインピーダンス整合可)兼放
熱板兼平坦性を確保することができることが特徴であ
る。

【0006】

【発明が解決しようとする課題】しかしながらこの従来
のMBGAPは、片側はベース基板と外部電極形成面で
あり、反対面は銅配線層が一層だけであるので高密度配
線ができず多ピン化が難かしいという欠点があった。こ
の一層配線では、外部電極との結線は平面的に配線が交
差することは許されないのでプラスチックボールグリッ
ドアレイパッケージ(以下、PBGAPと記す)とピン
外部電極の互換のものが設計も製造もできないという欠
点があった。

【0007】本発明の目的は、PBGAPとピン外部電
極の互換のものが設計も製造も可能な半導体装置用パッ
ケージを提供することにある。

【0008】

【課題を解決するための手段】本発明は、ベース基板と
なるメタル基板と、絶縁層のフィルム配線基板とを有す
るメタルボールグリッドアレイ半導体装置用パッケージ
において、前記フィルム配線基板の両面に形成された配
線パターンをビアによって相互接続し、前記フィルム配
線基板の一主面に半田バンプを形成し、前記フィルム配
線基板に前記半田バンプを露出させる半田バンプ穴を有
し、放熱用半田ボール接着部を残して全面に封止樹脂が
被覆された前記メタル基板とを接着したことを特徴とす
る。

【0009】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。

【0010】図1は本発明の第1の実施の形態のMBG
APの一部切欠き斜視図、図2は図1の底面図、図3は
図1の断面図である。本発明の第1の実施の形態のMB
GAPは、図1〜図3に示すように、接着したメタル基
板4のポリイミド8の中央上に銀ペースト10で半導体
素子9が接着され、金属細線11で素子電極(図示せ
ず)とボンディングステッチ14間が接続されている。
このメタル基板4上のポリイミド8上の半導体素子9は
周囲全体を樹脂封止12または金属キャップ封止13で
覆われている。裏面の半田バンプ穴15の中の半田バン
プ接続用電極5にペースト半田を塗布後リフローして半
田ボール7が形成されている。メタル基板4の半田バン
プ穴15は、メタル基板4の周囲に設けられており、3
層銅箔ポリイミドフィルム配線基板17の半田バンプ接
続用電極5に対応して半田ボール7が接続されている。
また、半導体素子9の下には放熱用半田ボール16が取
り付けられている。この放熱用半田ボール16は、メタ
ル基板4に直接接続されている。メタル基板4上の3層
銅箔ポリイミドフィルム配線基板17は、表面と裏面の
両面を配線に使用しビア1で両面の接続を行っているの
で、ボンディングステッチ14からビア1を介して表面
と裏面が交差する配線でも配線が可能になるという特徴
がある。

【0011】図4は図3の3層銅箔ポリイミドフィルム
配線基板の斜視図、図5は図3のメタル基板の斜視図、
図6は3層銅箔ポリイミドフィルム配線基板とメタル基
板の接着状態を示す斜視図である。本発明の第1の実施
の形態のMBGAPの製造方法は、まず、図4に示すよ
うに、20〜50μm厚のポリイミドフィルムの両面に
35〜50μm厚の銅箔を積層した3層銅箔ポリイミド
フィルム配線基板17を形成する。この3層銅箔ポリイ
ミドフィルム配線基板17の表面側(上側)にボンディ
ングステッチ14,ランド3,ビア1と銅配線2を、裏
面側(下側)に半田バンプ接続用電極(図示せず)を設
ける。その方法として、まず、銅箔とポリイミドからな
る3層銅箔ポリイミドフィルム配線基板17の銅薄膜に
直径70μmのビア1を形成するためのパターンニング
とエッチングをする。次に、銅薄膜をマスクとしてビア
1の部分のポリイミド8を強アルカリで除去する。次
に、表面と裏面の銅配線をフォトレジスト・露光・エッ
チング技術を用いてパターン形成をする。このパターン
には外周にめっき電極用の連結部(図示せず)を設けこ
の連結部を銅めっき電極としてビア1を銅で埋め込み表
裏の銅配線を接続する。この方法によって、ボンディン
グステッチ14と半田バンプ接続用電極5が平面的には
交差するものが両面を使用するためにその交差を回避す
ることができる効果がある。

【0012】次の工程は、図5に示すメタル基板4の製
作であるがこれは、0.2〜0.5mm厚の銅板に前記
加工した3層銅ポリイミドフィルム17の裏面の半田バ
ンプ接続用電極5の位置に対応する半田バンプ穴15を
パターンニングしエッチングした状態である。この銅基
板の表裏面と半田バンプ穴15の全表面に液状エポキシ
樹脂20を薄く塗布し図4で製作した3層銅箔ポリイミ
ドフィルム17を張り合わせ加熱硬化して接着剤18で
接着する。この様にして本発明のMBGAPが完成す
る。

【0013】図7は本発明の第2の実施の形態のMBG
APの一部切欠き斜視図、図8は図7の底面図、図9は
図7の断面図である。本発明の第2の実施の形態のMB
GAPの第1の実施の形態のMBGAPとの相違は、3
層銅箔ポリイミドフィルム配線基板17の半田バンプ接
続用電極5が半導体素子9の真下にまで存在し、メタル
基板4の半田バンプ穴15が同様に半導体素子9の真下
にも存在するように構成されていることである。このよ
うに構成することにより、多ピン化が可能となる。

【0014】

【発明の効果】以上のように3層銅箔ポリイミドフィル
ム配線基板の両面をビア介をして接続して配線領域とし
ているので1層平面配線である場合のボンディングステ
ッチと電極が交差する場合も回避でき、従来のMBGA
Pと同等の性能で多ピン化が容易に実現可能となる特徴
を有している。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態のMBGAPの一部
切欠き斜視図である。

【図2】図1の底面図である。

【図3】図1の断面図である。

【図4】図3の3層銅箔ポリイミドフィルム配線基板の
斜視図である。

【図5】図3のメタル基板の斜視図である。

【図6】3層銅箔ポリイミドフィルム配線基板とメタル
基板の接着状態を示す斜視図である。

【図7】本発明の第2の実施の形態のMBGAPの一部
切欠き斜視図である。

【図8】図7の底面図である。

【図9】図7の断面図である。

【図10】従来のMBGAPの一部切欠き斜視図であ
る。

【図11】図10の底面図である。

【図12】図10の断面図である。

【符号の説明】

1 ビア 2 銅配線 3 ランド 4 メタル基板 5 半田バンプ接続用電極 6 環状溝 7 半田ボール 8 ポリイミド 9 半導体素子 10 銀ペースト 11 金属細線 12 樹脂封止 13 キャップ封止 14 ボンディングステッチ 15 半田バンプ穴 16 放熱用半田ボール 17 3層銅箔ポリイミドフィルム配線基板 18 接着剤 19 放熱用半田ボール接続部 20 エポキシ樹脂

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ベース基板となるメタル基板と、絶縁層
    のフィルム配線基板とを有するメタルボールグリッドア
    レイ半導体装置用パッケージにおいて、前記フィルム配
    線基板の両面に形成された配線パターンをビアによって
    相互接続し、前記フィルム配線基板の一主面に半田バン
    プを形成し、前記フィルム配線基板に前記半田バンプを
    露出させる半田バンプ穴を有する前記メタル基板とを接
    着したことを特徴とする半導体装置用パッケージ。
  2. 【請求項2】 前記メタル基板が、放熱用半田ボール接
    着部を残して全面に封止樹脂が被覆されていることを特
    徴とする請求項1記載の半導体装置用パッケージ。
JP7485096A 1996-03-28 1996-03-28 半導体装置用パッケージ Expired - Fee Related JP2751913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7485096A JP2751913B2 (ja) 1996-03-28 1996-03-28 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7485096A JP2751913B2 (ja) 1996-03-28 1996-03-28 半導体装置用パッケージ

Publications (2)

Publication Number Publication Date
JPH09266231A JPH09266231A (ja) 1997-10-07
JP2751913B2 true JP2751913B2 (ja) 1998-05-18

Family

ID=13559215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7485096A Expired - Fee Related JP2751913B2 (ja) 1996-03-28 1996-03-28 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JP2751913B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
WO2012169162A1 (ja) * 2011-06-06 2012-12-13 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
WO2013065287A1 (ja) * 2011-11-01 2013-05-10 住友ベークライト株式会社 半導体パッケージの製造方法
JP6032070B2 (ja) * 2013-03-13 2016-11-24 ソニー株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
JPH09266231A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US7211900B2 (en) Thin semiconductor package including stacked dies
US6876074B2 (en) Stack package using flexible double wiring substrate
JP3752949B2 (ja) 配線基板及び半導体装置
US6413798B2 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
JP3034180B2 (ja) 半導体装置及びその製造方法及び基板
US6016013A (en) Semiconductor device mounting structure
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US6331451B1 (en) Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
JP2975979B2 (ja) ボールグリッドアレイ半導体パッケージ用可撓性回路基板
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1683198B1 (en) Semiconductor device and manufacturing method thereof
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
US6709897B2 (en) Method of forming IC package having upward-facing chip cavity
US7691681B2 (en) Chip scale package having flip chip interconnect on die paddle
KR100407472B1 (ko) 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
JP3400877B2 (ja) 半導体装置及びその製造方法
US6740964B2 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
EP0786808B1 (en) Printed circuit board or semiconductor device comprising anisotropic conductive sheets
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
CN100483697C (zh) 制造无引线的多管芯承载体用的结构和方法
JP3288840B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127

LAPS Cancellation because of no payment of annual fees