JP2001506057A - 集積回路パッケージ用チップスケールボールグリッドアレイ - Google Patents

Abstract

(57)【要約】 半導体ダイ（５２）と基材（７６）との間に配置された非重合層（５０）または支持構造体を有する集積回路パッケージング用のチップスケールボールグリッドアレイ。非重合支持構造体は、熱応力効果を低減すること、および/または集積回路パッケージ内のボイドの形成を低減または排除することによって回路信頼性を増すように作用する。非重合支持構造体は、チップスケールパッケージをストリップ形式で加工できるほど十分な剛性を有する銅フォイルなどの材料であっても良い。

Description

【発明の詳細な説明】 集積回路パッケージ用チップスケールボールグリッドアレイ背景技術 １．技術分野 本発明は、一般に集積回路パッケージングに、厳密には、ボールグリッドアレ イに関する。特に、本発明は、非重合支持構造体を有するフレキシブルテープを 採用するチップスケールボールグリッドアレイ設計に関する。 ２．従来技術 サイズの低減および電子構成部品の精緻さを増す要求が、産業界により小さく 、より複雑な集積回路（IC）を製造させることとなった。これら同様の傾向が、 ICパッケージを、より小さなフットプリント、より高いリードカウント、および より優れた電気的および熱的性能を持たせることとなった。同時に、これらのIC パッケージは、一般に是認された信頼性基準に準拠することも求められる。 デバイスサイズが低減し、それに対応して回路の複雑化が増すと共に、集積回 路は、より小さなフットプリント、より高いリードカウント、およびより高い電 気的および熱的性能を有することが求められる。同時に、集積回路は、一般に是 認された信頼性基準に準拠することも求められる。 ボールグリッドアレイ(BGA)パッケージは、より高いリードカウントおよびよ り小さなフットプリントを有する集積回路パッケージに対する要求に合致するよ うに開発された。BGAパッケージは、典型的に、パッケージの底部から突出する 、通常ははんだボールのアレイ形式の端子を備えた四角形パッケージである。こ れらの端子は、プリント回路基板（PCB）または他の適当な基材の表面上に位置 する複数のボンディングパッド上に搭載されるように設計される。 最近、BGAパッケージは、典型的に薄いポリイミド基材上の銅トレースから成 るテープ自動化ボンディング(TAB)プロセスおよびフレキシブル回路構成(しばし ばTABテープと呼ばれる)を使用して製造されている。導電性リードは、TABテ ープの片面または両面にラミネートされても良い。このBGA設計は、一般にテー プBGA（TBGA）と呼ばれる。TBGA設計では、テープ上の回路構成は、ワイヤーボ ンディング、熱圧着式ボンディング、またはフリップチップボンディングなどの 任意の従来方法を用いて半導体ダイに接続されるリードを有する。この回路構成 がテープの両面にある場合、導電性バイアが回路構成の一方の層から他方へとテ ープを貫通して延在しても良い。 携帯型電子構成部品などの幾つかの用途（セルラーフォン、ディスクドライブ 、ページャーなど）に対しては、BGAパッケージでも大きすぎる場合がある。故 に、はんだバンプが、しばしばICそれ自体の表面上に直接付着され、PCBへの取 り付けのために使用される(一般に、直接チップ接合またはフリップチップと呼 ばれる)。但し、この方法に関する多数の問題がある。第１に、はんだボールの 付着には費用がかかる多数の処理ステップが必要である。さらに、PCBへのフリ ップチップ接合で是認できる信頼性を達成するためにダイの下に重合体アンダー フィル(underfill)を付着させることが典型的に必要である。このアンダーフィ ルは、典型的により高いPCBの熱膨張に対するダイの低熱膨張によって引き起こ される熱的応力を低減するために必要である(「熱的不均衡応力」)。このアンダー フィルを付着させると、構成部品の再加工ができなくなり、費用のかかる方法で ある。故に、何らかの欠陥が生じた場合、高価なPCBが廃棄されなければならな い。 フリップチップ接合法に関する課題に対処するために、他のクラスのBGAパッ ケージが開発されている。このクラスのBGAパッケージは、チップスケールボー ルグリッドアレイまたはチップスケールパッケージ（CSP）と呼ばれても良い。 チップスケールパッケージは、総パーケージサイズがICそれ自体のサイズと同じ またはそれよりもそれほど大きくないのでそのように呼ばれる。チップスケール パッケージでは、はんだボール端子は、典型的にパッケージサイズを低減するた めに半導体ダイの下に付着される。CSPの１例は、「MICRO BGA」と呼ばれるTESS ERAによって開発された製品である。この製品は、ダイと回路との間に軟質弾力 性エラストマ層（またはエラストマパッド）を備えたフレキシブル回路から成る 。このゴム弾性部材は、シリコーンなどの重合材料から成り、典型的に約１２５ μm〜１７５ｕm(５〜７ミル）の厚さである。このエラストマの一つの目的は、 高価 なアンダーフィル材料を用いる必要もなくダイとPCBとの間の熱的不均衡応力を 最小限に抑えることによって適切な信頼性を得ることである。 現在のチップスケールパッケージ設計は、改善された広い空間利用性や表面実 装組立の容易性を提供するが、これらの製品には多数の欠点がある。第１に、低 水分吸収性、低ガス放出性、および通常工業界で使用される洗浄溶剤に対する耐 性能力についての工業的条件に合致する適切なエラストマ材料を見つけることが しばしば困難であることである。例えば、シリコーンは、幾つかの典型的な洗浄 溶剤で破壊することが知られており、一般に重合材料は水分を吸収および放出す る傾向がある。水分吸収性が高すぎる場合、リフロー温度においてこの水分が急 速に放出されると、構成部品界面にボイドを形成させ、パッケージの破裂さえ起 こす。例えば、水分は、テープ内の重合材料から放出され、ダイ取り付け接着剤 の中に閉じ込められた状態となる恐れがある。ボイドは、この閉じ込められた水 分が、基板アッセンブリ加熱工程中に膨張するときに形成される恐れがあり、典 型的に亀裂やパッケージ不良を引き起こす。そのようなボイドの形成は、PCBへ のリフロー実装中に特に激しい。 チップスケールパッケージ設計での他の重要な目標は、エラストマをフレキシ ブルテープに取り付ける方法である。通常採用されている１つの方法は、エラス トマパッドをつまみ上げて個々の部位に配置することであるが、他の方法は液体 重合体をスクリーン印刷し、続いて硬化させることを含む。いずれの場合も、CS P用途に要求される厳しい公差に合致させることは困難である。他のさらなる課 題はパッケージ平坦度である。典型的なCSP設計では、全てのはんだボールがリ フロー時にPCBに確実に接触させるためにパッケージ平坦度（コプラナリティ） が約２５μm（１ミル）未満であることが重要である。このレベルの平坦度また はコプラナリティは、通常に使用されている軟質重合体およびエラストマ材料で 達成することは難しい。最後に、ダイがパッケージの他の部分から十分に隔離さ れていない場合、はんだボールジョイントの初期故障が、組み立てられたダイと 、回路基板などの基材との間で発生した熱的応力のために起こる恐れがある。 ストリップ形式の構成を扱うための多くの設備が既存しているので、この構成 のICパッケージを扱うことがしばしば望まれる。例えば、クワッドフラットパッ ケージ用のリードフレームは、典型的に４〜８ユニットのストリップで加工され ている。プラスチックBGAパッケージおよび若干数のTBGAパッケージも、組立工 程を通じて取り扱い性が容易という理由でストリップ形式で製造されている。こ のようなストリップは、ダイ取り付け、ワイヤーボンディング、オーバーモール ド/封止、はんだボール取り付け、および他の加工ステップを行うための組立設 備に送るために使用されるマガジン内に装填される。ある組立業者はリールツー リール方式でこれらの工程を進めたがるかもしれないが、多くは、従来のストリ ップ形式のほうを好むと思われる。但し、エラストマパッドを採用する従来のCS P設計は、何の追加的な剛性源もない従来のストリップ形式での加工には剛性が 不十分である。例えば、TESSERA「MICRO BGA」設計は、ストリップ式加工ができ るように部品のストリップの外縁に接着された金属フレームを採用する。そのよ うなフレームを使用すると、加工中にフレームを脱着するための追加ステップが 必要となるだけでなく、テープ加工設計の複雑さや構成部品の点数が増すので不 便となり、且つ製品の最終的なコストも増大する。故に、ストリップ式加工法は 、典型的に集積回路パッケージングには使用されているが、従来のストリップ式 チップスケールパッケージ設計は現在全く存在しない。 他のCSP設計では、エラストマパッドは、接着層内でのボイド形成を排除する ために接着剤の層を用いないで回路構成および半導体ダイに直接ラミネートされ ている。但し、これらの設計は、尚も熱的応力の問題が残り、ストリップ式加工 に対して十分な剛性を持たない。 TEXAS INSTRUMENTS「MICRO STAR BGA」など、他のCSP設計では、ICは、重合体 またはエラストマパッドを用いないでフレキシブル回路の表面に直接的に、接着 される。この構造は、PCBからダイを切り離さない、故に、はんだジョイントに おける所望の信頼性を達成するために高価なアンダーフィル材料が必要となる。 さらに、この設計で採用された重合材料からの水分がダイ取り付け接着剤の硬化 中に放出し、接着剤内にボイドが発生することが分かっている。 故に、十分なコプラナリティを有し、水分および熱的応力に関する問題を欠点 として持たない低コストで且つ耐溶剤性のチップスケールパッケージへの要請が ある。発明の開示 開示された方法および装置は、集積回路パッケージングのためのチップスケー ルボールグリッドアレイに関する。これらの製品は、信頼性がより改善され、加 工も容易となる低コストのチップスケールパッケージを提供するために使用され ても良い。 開示された態様では、非重合層または支持構造体が、半導体ダイと付随の回路 構成との間に使用される。支持構造体として採用される場合、非重合層は、プリ ント回路基板（PCB）など、基材からダイを分離または切り離すためにだけでは なく、実質的に硬質で且つ平坦な表面を提供するために使用されても良い。典型 的な態様では、接着材料は、取り付けのため、およびダイと基材とをさらに分離 するために非重合支持構造体とチップスケールパッケージアッセンブリの隣接構 成部品との間で採用されても良い。ダイと基材とを分離することによって、この 非重合支持構造体は熱的応力を低減する。この支持構造体は非重合性であるので 、支持構造体とダイとの間でのボイド生成が実質的に排除される。非重合支持構 造体は、ストリップの形態で集積回路の加工が可能となるほど十分な剛性も提供 する。支持構造体よりも薄く且つ剛性が低い層として採用される場合、非重合材 料は、他の中でも、ボイドの形成を実質的に排除するように作用する。 ある態様では、本発明は、電気的接続のアレイを有する中間回路と、第１およ び第２面を有する少なくとも１つの非重合層とを含む集積回路用パッケージであ る。非重合層の第１面は集積回路に構造的に結合され、非重合層の第２面は中間 回路に構造的に結合される。 他の態様では、本発明は、電気的接続のアレイを含む中間回路を提供するステ ップと、集積回路に構造的に結合するように適応された第１面を有する少なくと も１つの非重合層を提供するステップとを含む、集積回路用パッケージを形成す る方法である。この方法は、非重合層の第２面を中間回路に構造的に結合するス テップをも含む。 他の態様では、本発明は、パターン化された導電層と少なくとも１つのパター ン化された誘電体層とを有するフレキシブルテープを含む電子パッケージである 。 このパッケージは、第１および第２面を有する少なくとも１つの非重合支持構造 体をも含む。支持構造体の第１面は、フレキシブルテープの導電層の第２面に構 造的に結合される。 他の態様では、本発明は、第１および第２面と、外側部境界とを有するパター ン化された導電層を含む電子パッケージである。この導電層は、パターン化され て、半導体デバイスに電気的接続を行うための外側部境界の周囲に配置された周 辺導電性特徴を有する導電性領域を形成する。このパッケージは、第１および第 ２面と、パターン化された導電性層の周囲よりも小さな周囲の外側部境界とを有 するパターン化された誘電体層をも含む。この誘電体層は、パターン化されて、 誘電体層を通って延在するそれぞれがはんだボールを受けるように構成された複 数の開口部を形成する。導電層の第１面は、誘電体層の第２面に接合されるので 、誘電体層内の複数の開口部が導電層の導電性領域の少なくとも一部と一直線で 整列し、導電層の周辺導電性特徴が誘電性部材の外側部境界を越えて延在するこ とができる。第１および第２面を有し、約６．８９×１０⁶kPaよりも大きな弾性 率を有する実質的に硬質の非重合支持構造体も提供される。支持構造体の第１面 は、導電層の第２面に構造的に結合される。半導体デバイスの第１面は、非重合 支持構造体の第２面に構造的に結合される。この半導体デバイスは、複数の電気 的接触部位を含み、それらの少なくとも一方が導電層の周辺導電性特徴に電気的 に結合されている。それぞれが誘電体層の複数の開口部の１つに配置され、導電 層の導電性領域に電気的に接続された複数のはんだボールは、誘電体層の第１面 に配置される。図面の簡単な説明 第１図は、従来技術の従来型チップスケールパッケージ設計の断面図である。 第２図は、従来技術の他の従来型チップスケールパッケージ設計の断面図であ る。 第３図は、開示された方法および装置の一態様によるチップスケールパッケー ジの断面図である。 第３Ａ図は、開示された方法および装置の一態様による他のチップスケールパ ッケージ設計の断面図である。 第３Ｂ図は、開示された方法および装置の一態様による他のチップスケールパ ッケージ設計の断面図である。 第３Ｃ図は、開示された方法および装置の一態様による他のチップスケールパ ッケージ設計の断面図である。 第３Ｄ図は、開示された方法および装置の一態様による他のチップスケールパ ッケージ設計の断面図である。 第４図は、開示された方法および装置の一態様による薄膜非重合材料への接着 層のラミネーションを示す断面図である。 第５図は、開示された方法および装置の一態様による接着層でラミネートされ 、打ち抜かれた非重合材料のシートの平面図である。 第６図は、開示された方法および装置の一態様によるラミネートされたフレキ シブル回路構成を備えた第５図の非重合シートの平面図。 第６Ａ図は、開示された方法および装置の一態様による取り付けられたワイヤ ボンディング済みダイを備えた第５図の非重合シートの平面図である。 第７図は、開示された方法および装置の一態様によるボンディング用ジグ内に 配置されたチップスケールパッケージストリップの断面図である。 第８図は、開示された方法および装置の一態様によるオーバーモールド中にジ グ内に配置されたチップスケールパッケージストリップの断面図である。 第９図は、開示された方法および装置の一態様による封止用ジグ上にダイ側を 上にして配置されたチップスケールパッケージストリップの断面図である。 第１０図は、開示された方法および装置の一態様による完成したチップスケー ルパッケージの断面図である。発明を実施するための最良の形態 第１図は、半導体ダイ１２とツーピースフレキシブル回路テープ１８との間に 配置されたエラストマパッド１０を有する従来型チップスケールパッケージ集積 回路パッケージ設計を示す。このエラストマパッド１０は、しばしばテープの一 部として適用され、各面に配置された接着層１６と接着層２４とを有しても良い 。 ツーピーステープが、しばしば採用されるが、３層以上のテープが使用されても 良い。ある方法では、ツーピースフレキシブル回路テープ１８は、接着層１６に よってエラストマパッド１０に取り付けられ、パターン化された誘電体（典型的 にはポリイミド）層２０とパターン化された導電層２１とを含む。代わりに、接 着層１６および/または２４がなくて、エラストマパッド１０が、スクリーン印 刷によるなどして、テープ１８上に適用されても良い。ツーピースフレキシブル テープ１８は、例えば、誘電体層２０上に直接的に導電性金属層２１をメッキま たはスパッタリングを施すことによって形成されても良い。導電層２１は、選択 メッキまたはメッキおよびエッチング法によってパターン化されても良い。導電 層２１は、例えば、誘電体層２０上に直接的に導電性金属をスパッタリングする ことによって形成される。誘電体層２０は、はんだボール（またはバンプ）１４ を受容するための開口部（またはバイア）でパターン化されるので、はんだボー ル１４はパターン化された導電層２１と電気的接触が可能となる。 第１図に示されるように、接着層１６は、パターン化された導電性材料の層２ １とエラストマパッド１０との間で変形（または圧縮される）しても良いが、同 時に、パターン化された導電性材料が存在しない部分ではエラストマパッド１０ と誘電体層１０との間の空間をも満たす。例えば、接着層１６は、パターン化さ れた導電層２１とエラストマパッド１０との間で約１２．５μm（０．５ミル） 〜約３７．５μm（１．５ミル）の厚さまで変形または圧縮される前には約５０ μm（２ミル）の厚さであっても良い。半導体ダイ１２は、接着層２４によって エラストマパッド１０に取り付けられる。第１図に示されたチップスケールパッ ケージ設計では、インナーリードボンディングが回路リード４２とダイパッド４ ４との間に提供される。インナーリードボンディング部分を含む、半導体ダイ１ ２の縁は、封止材ダム４８内に包含される封止材４６で封止される。 第１図の従来型チップスケールパッケージ設計では、エラストマパッド１０は 、典型的に、はんだ接合部への応力を低減し、熱サイクル期間を通じて回路信頼 性を増大しようとしてPCBまたは他の基材に施されたはんだ接合部から集積回路 を分離または「引き離す」ために採用される比較的低弾性率のエラストマである 。但し、第１図に示されるような従来型チップスケールパッケージ設計では、適 切 なエラストマの選択はしばしば困難である。これは、集積回路パッケージングの 厳しい条件に見合うエラストマ材料を見つけることが難しいからである。さらに 、エラストマパッドを他の回路構成部品に取り付けるための工程は、典型的に、 精密な位置決め配置を達成すること、またはスクリーン印刷や硬化についての典 型的な煩わしい問題を扱うことなど、難題に富んでいる。利用される典型的なエ ラストマ材料は、シリコーンをベースにした材料や低弾性率のエポキシ樹脂を含 む。 第２図は、三層フレキシブル回路テープおよび「打ち抜き」バイアを使用する 他の従来型チップスケールパッケージ集積回路設計を示す。第２図では、比較的 厚みのある誘電体層２２０は、接着層２１７を用いてパターン化された導電性回 路層２１６に接着されて三層テープを形成する。比較的厚みのある重合保護被覆 層２１１は、三層テープ２１８上に直付けされ、接着層２２４で半導体ダイ２１ ２に取り付けられる。保護被覆層２１１は、典型的に、薄い断面（約２５μm） であるが、第１図のエラストマパッド１０よりも高いモジュラスを有する重合材 料である。典型的に、被覆層２１１は、エポキシをベースにした材料である。こ の従来用途では、この三層テープ/フレキシブル回路構成の組合せは、典型的に「 ストリップ」として構成され、かなり硬質であるのでこのストリップが、移動ス テップ中にボンドワイヤー２４０を曲げることなく取り出され、ダイのオーバー モールド用ジグに配置される。 第２図を参照して、ボイドは、ダイ取り付け接着剤２２４の硬化（典型的に約 １５０℃で行われる）時の誘電体層２２０（典型的にはポリイミド）や保護被覆 層２１１などの、重合層から放出した水分のために接着層２２４内に形成される 恐れがある。さらなるボイドの発生は、典型的に、PCB基板２３６などの基材へ のはんだボールのはんだリフロー取付中に起こる。他に発生する恐れがあるもの としては、はんだボール２１４に形成される熱的亀裂の形成である。熱的亀裂は 、典型的にダイ２１２と取り付けられた基材２３６との間に生成された熱的応力 が原因で起こる。そのような熱的亀裂は、はんだボール接合部２３８の初期故障 の原因となる恐れがある。 非重合支持構造体を備えたチップスケールパッケージアッセンブリ 開示された方法および装置の実施例では、非重合支持構造体（またはパッド） は、半導体デバイスまたは集積回路（半導体ダイなどの）と、付随の回路構成と の間に使用されて、実質的に硬質且つ平坦な表面を提供し、ダイを、PCBなどの 基材から分離または引き離す。典型的な実施例では、接着材料は、取り付けのた め、およびダイと基材とをさらに引き離すために非重合支持構造体とチップスケ ールパッケージアッセンブリの隣接構成部品との間にも採用される。典型的に、 基材の熱膨張率(CTE)に近いCTEを有する非重合支持構造体が採用されてはんだ接 合部への熱的応力の影響を最小限に抑える。 第３図は、半導体ダイ５２と、二層フレキシブル回路テープ（またはフレキシ ブル回路またはTABテープ）５８を含む中間回路との間に配置された非重合支持 構造体５０を有する開示された方法および装置の一実施例によるチップスケール パッケージ設計の断面図を示す。この実施例では、非重合支持構造体５０は、接 着層６４によってダイ５２に構造的に結合される。ここで使用される場合、「構 造的に結合される」は、２つの構成部品が、任意の適当な手段（接着剤、または 他の接合方式などでの、付着による）を用いて直接的に結合されるか、または間 接的に（例えば、間に配置された層または他の構成部品で）結合されることを意 味する。第３図に示されるように、半導体ダイ５２は、典型的にダイ接合パッド または接触部８４を有する。第２接着層５６は非重合パッド５０をフレキシブル テープ５８に取り付ける。第３図は、二層フレキシブル回路テープを採用するチ ップスケールパッケージ設計の実施例を示すが、他のタイプの中間回路構成、例 えば、非フレキシブル回路ストリップまたは三層以上のフレキシブル回路テープ を採用する実施例も可能であることは本開示から理解されよう。例えば、三層テ ープ１９およびワイヤボンディングを採用する一実施例が第３Ｃ図で示される。 この実施例では、三層テープ１９は、誘電体層６０、導電層５９、および第２誘 電体層（典型的にはポリイミド）６０ａを含む。接着層６０ｂは、層５９、６０ ａ間に採用される。 中間回路構成は、典型的に、PCBなど、基材への電気的接続を行うための接続 のアレイを含む。第３図に示された実施例では、二層フレキシブル回路テープ５ ８は、典型的に、パターン化された誘電体層６０と、個別の導電性ボンディング パッド５９ａを有するパターン化されたプレーナ導電層５９とを含む。はんだボ ール導電性パッド５９ａは、典型的に直径が約２００ミクロン〜約６００ミクロ ンであり、約３００ミクロン〜約１，２５０ミクロンのピッチを有する。パター ン化された導電層５９は、これらに限定されるものではないが、シリコンまたは ポリシリコン、タングステン、チタン、アルミニウム、アルミニウムをベースに した金属（アルミニウム合金など）、銅、および合金およびそれらの組合せ（本 開示の目的で、用語「金属」は、金属、耐熱金属、２種以上の金属から成る合金 、および同等のものまたはそれらの組合せを包含するように定義される）などの 金属または導体を含む、実質的にプレーナ回路構成を形成するのに適した任意の パターン化可能な導電性材料から構成されても良い。最も代表的なパターン化さ れた導電層５９は銅である。パターン化された誘電体層６０は、これらに限定さ れるものではないが、ポリイミドまたはポリエステルを含む、導電層５９を絶縁 するのに適した任意のパターン化可能な誘電体材料から構成されても良い。最も 代表的な誘電体層６０は、「DUPONT KAPTON」または「UBE UPILEX」などのポリ イミドである。パターン化された導電層５９は、典型的に約０．５ミル〜約１． ５ミルの厚さを有する。 ボールグリッドアレイ５７を形成するために、導電性はんだボール（またはバ ンプ）５４は、フレキシブルテープ58に取り付けられ、誘電体層にパターン状に 形成された開口部（またはバイア）６２を通して個々のパッド５９ａと電気的に 接触する。開口部６２は導電性パッド５９ａを補足するようにパターン化される ので各開口部６０はそれぞれの導電性パッド５９ａの上に重なる。はんだボール ５４は、開口部６２を通してボンディングパッド５９ａと接続するのに適した任 意の形状寸法であれば良い。典型的に、はんだボール５４は形状が実質的に球状 であり、約２５０ミクロン〜約７５０ミクロン、最も典型的には約３００ミクロ ン〜約６００ミクロンの直径を有する。はんだボールは、典型的に、IR、対流、 または気相などの従来型の炉を用いてリフロー取り付けが行われる。開口部６２ は、ボンディングパッド５９ａとの電気的接触が行われるようにはんだボール５ ４を受容するようなサイズおよび形状に造られる。典型的に、開口部６２は、円 形であり、約２５０ミクロン〜約６００ミクロン、より典型的には約３００ミク ロン〜約５００ミクロンの直径を有する。導電性はんだボールは、これらに限定 されるものではないが、金、はんだ、または銅を含む任意の導電性材料から構成 されても良い。 第３図の実施例では、パターン化された導電層５９は、典型的に、それぞれが 導電性パッド５９ａに電気的に結合される複数のボンディングリード８２を有す る。典型的に、ボンディングリード８２は、幅が約２５ミクロン〜約１００ミク ロンである。ボンディングリード８２は、ダイパッド８４において半導体ダイ５ ２への電気的接続を、例えば、インナーリードボンディングによって、行うため のものであるので、ダイパッド８４と同じピッチで、且つリード８２とパッド８ ４とを合わせるのに十分な長さで構成される。但し、リード８２は、第３Ａ図に 示されるようにワイヤーボンド８２ａを用いて半導体ダイ５２にワイヤボンディ ングするためのパッド８３を有するように形成されても良い。いずれの場合でも 、各ボンディングパッド８４がそれぞれのダイパッド８４に電気的に接続される と回路が各はんだボール５４と対応ダイパッド８４との間で完成する。ボールグ リッドアレイを形成するためにそのように構成される場合、各はんだボール５４ は、個々のダイパッド８４を基材７６上の対応基材ボンディングパッド７５に電 気的に接続するために個々の「ピン」として使用されるように設計される。第６ 図に示されるようなボールグリッドアレイ５７について、および対応基材ボンデ ィングダイパッドについてのピッチは、典型的に、約３００ミクロン〜約１，２ ５０ミクロンである。典型的に、基材はプリント回路基板（「PCB」）であるが、 フレキシブル回路構成、シリコン、ウエハ等に限定されるものではないが、これ らを含む任意の他の回路構成であっても良い。 第３図に示されるように、ダイ５２の縁およびインナーリード接続部分は、典 型的に、封止ダム８８によって包含される封止材８６によって封止される。封止 材８６は、エポキシ樹脂やシリコーンに限定されるものではないが、これらを含 む当業者に周知の任意の適当な封止材であっても良い。封止ダム８８は、例えば 、エポキシ、接着テープなど、を含む任意の適当な封止材閉じ込め構造体であっ ても良い。第３図に示された実施例は、１つのパターン化された導電層５９を採 用するチップスケールパッケージ設計を示すが、２つ以上のパターン化された（ ま たはパターン化されていない）導電層を有する実施例も可能であることは本開示 から理解されよう。 第３図の実施例では、非重合パッド５０は、加工を容易にするのに適度な硬さ 、および/またははんだ接合部上の応力を最小限に抑えるために基材の熱膨張率 に近い膨張率を有する任意の材料であっても良い。そのような非重合パッド構成 を使用することによって、ダイ取り付け接着剤６４内のボイドの形成が、低減さ れる、または実質的に排除されても良い。これは、接着剤６４で、非重合パッド ６０に直付けされるからであり、故に重合材料からの水分も存在せず、これら２ っの構成部品間の界面に入り込むことができない。 熱的応力およびボイド形成の低減に加えて、開示された方法および装置の非重 合パッド構成には、他の重要な利点がある。例えば、非重合支持構造体１０を含 むチップスケールパッケージストリップは、従来のエラストマパッドと比べて改 善された平坦度または表面均一度を有する表面を提供する。グリッドアレイ支持 構造体表面の平面度は、全てのはんだボール５４が基材７６上のパッド７５と接 触することを確実にする重要な要素である。望ましくは、チップスケールパッケ ージ支持構造体は、約２ミル以下、最も望ましくは約１ミル以下のコプラナリテ ィを有する。このようなコプラナリティは、従来型軟質エラストマパッドを用い て達成することは難しい。非重合支持構造体は、はんだボール取り付けるための より平坦な表面を提供するので、半導体ダイと基材との間で、より信頼性のある 接続が可能となる。 上述の利益に加えて、熱伝導性非重合体（金属シートまたはフォイルなど）が 、非重合支持構造体５０として使用されて、第３図の半導体ダイ５２の面から（ または第３Ａ図の半導体ダイ５２の裏面から）の熱を放散させるための有効な熱 伝導路を提供しても良い。このような熱伝導性非重合支持構造体５０は、熱を効 率的にはんだボール５４にも伝導させる。 典型的に採用されている熱伝導性非重合体の１つのタイプは、金属シートまた はフォイルであり、特に銅がこの目的に最適な金属である。熱伝導性に加えて、 金属シートは、導電層５９についての改善された電気的遮蔽をも提供し、クロス トークを最小限に抑え易くする。さらに、金属シートは、接地面として使用する のに適した表面を提供する。故に、金属シートは、第３Ｂ図に示されるように金 属シート５３へのはんだボール５４ａの直接電気的接続によってなど、便宜接地 面（または必要ならば電力面）を提供するために使用されても良い。これは、例 えば、導電性パッド５９ｂおよび基底接着層５６内のバイア５５を通して行われ ても良いので、選択された接地接続用はんだボール５４ａは金属シート５３に電 気的に接続する。次に、ダイ上の接地パッドは、第３Ｂ図に示されるようにイン ナーリードを介して、またはワイヤーボンド８２ｂによって接地はんだボール５ ４ａに接続されても良い。都合良く、銅フォイルなどの金属シートが採用される 場合、これらの利点が、比較的最小限のコストで達成され得る。適切な金属シー トは、銅、ステンレススチール、アロイ４２、タングステン、チタン、アルミニ ウム、アルミニウムをベースにした金属(アルミニウム合金など)、および合金、 およびそれらの組合せなどから形成された金属フォイルに限定されるものではな いが、これらを含む十分な剛性および/または熱膨張特性を供給する任意のパタ ーン化された金属フォイルを含む。銅フォイルは、優れたはんだ接合性、低コス ト、および/または低減された酸化を提供するためにボンディング用の薄膜メッ キで被覆されても良い。適切な被膜例は、これらに限定されるものではないが、 ニッケルメッキ、ニッケル/ホウ素、黒色酸化銅、スズ/鉛(約３７％鉛を超える 高鉛含有スズ/鉛合金など)、または銀または金など、貴金属の表面被膜を含む。 最も典型的には、非重合支持構造体は、約４ミル〜約１０ミル、より典型的には 約５ミル〜約７ミルの厚さを有するパターン化された銅フォイルである。典型的 にリードフレーム用に使用される、１９４などの銅合金は、この用途に最適であ る。 都合良く、適切な剛性の非重合パッドが採用される場合、チップスケールパッ ケージストリップは、通常リードフレーム用に使用される典型的なマガジン供給 装置で扱われても良い。「適切な剛性」が意味することは、約１Mpsi（１平方イ ンチ当たり１×１０⁶ポンド）よりも大きなモジュラスである。最適な剛性を有 する非重合材料の例は、セラミック、および上述の金属フォイルを含む。但し、 開示された方法および装置の利益は、約１Mpsi未満のモジュラスを有する非重合 材料を使用することでも認識され得ることは理解されよう。そのような利益は、 ここ以外の他に記載されたものを含む。 第３図を参照して、接着層５６、６４は、非重合パッド５０をフレキシブルテ ープ５８および半導体ダイ５２に固定するのに適した任意の接着剤であっても良 い。典型的に、接着層５６、６４は、基材（またはPCB）からダイ５２を分離ま たは「引き離す」ように非重合パッド５０と共に働く誘電体材料から選択される、 故にはんだ接合部に加わる応力をさらに緩和し、より改善された信頼性を提供す る。そのような接着剤は、ソケットに差し込むための僅かなＺ軸コンプライアン スを提供するようにも作用する。適切な接着剤の例は、これらに限定されないが 、アクリレートPSA、熱可塑性ポリイミド(DuPont「KJ」材料など)、ポリオレフ ィン、DuPont「PYRALUX」、エポキシ樹脂、およびそれらの混合物を含む。最も典 型的には、熱可塑性ポリイミドが、接着層５６、６４として採用される。 接着剤は、エラストマパッドと、ダイまたは回路トレースなどの隣接表面との 間の接合を形成するのに適した任意の厚さで非重合パッドに適用されても良い。 典型的に、接着層５６、６４は、約１ミル〜約３ミル、より典型的には約１ミル 〜約２ミルの厚さを有する。 示された実施例は１つの非重合支持構造体を採用するが、１つ以上の非重合支 持構造体が、ラミネートされたチップスケールパッケージテープアッセンブリ内 に採用されても良いことは本開示から理解されよう。例えば、２つ以上の電気的 に隔離された金属支持構造体が採用され、個別回路経路（接地面と電力面の両方 など）を形成するために使用されても良く、またはエポキシプリント回路基板材 料など、金属と非金属非重合支持構造体の組合せも可能である。 第３Ｄ図に示された代わりとなるべき実施例では、実装層３５１は、付着され た非重合材料の層でパターン化され、半導体ダイ３５２と付属の回路構成との間 に採用されても良い。例えば、実装層３５１は、接着層３５６で二層フレキシブ ル回路テープ３１８または他の中間回路構成に、さらに接着層３６４で半導体ダ イ３５２に接着されても良い。先に記述された非重合支持構造体実施例の代わり に採用された場合、非重合層３５０の実施例は、実質的に水分がダイ取り付け接 着剤３６４に逃げ込むのを妨げることによってボイド形成を低減または実質的に 排除するように作用する。都合良く、非重合材料でパターン化された実装層は、 これに限定されるものではないが、独立テープ構成部品として、またはTABテー プに取り付けられるもの、を含むあらゆる方法で製造されても良い。ある場合で は、非重合材料でパターン化された実装層を使用すると、先に記述された非重合 支持構造体の実施例よりも安価となり得る。 第３Ｄ図をさらに参照して、非重合層３５０は、非重合支持構造体として使用 するためにリストアップされた材料を含む、接着層３６４内への水分の移動を防 ぐのに適した任意の非重合材料から構成されても良い。実装層３５１は、パター ン化可能な誘電体材料として使用するためにリストアップされた誘電体材料を含 む、非重合層３５０のパターン化または付着に適した任意の材料であっても良い 。同様に、接着層３５６、３６４は、非重合支持構造体で使用するためにリスト アップされたものを含む、任意の適切な接着剤または取り付け手段であっても良 い。典型的に、非重合層３５０は約１μm〜約２０μmの厚さを有する銅層であり 、実装層３５１は約１ミル〜約３ミルの厚さを有するポリイミド層である。最も 典型的には、非重合層３５０は約５μm〜約１０μmの厚さを有する銅層であり、 実装層３５１は約２ミルの厚さを有するポリイミド層である。 第３Ｄ図は、非重合支持構造体のための第３図で示された用途と同様に非重合 層３５０でパターン化された実装層３５１の使用を示す。非重合支持構造体の実 施例と同じように、様々な変形が、第３Ｄ図に示された構成に対して可能である 。例えば、導電性非重合層３５０は、接地面、電力面として、または非重合支持 構造体のための第３Ｂ図に示されたものと同じ方法で、他のタイプの回路経路を 完成させるために使用されても良い。実装層３５１および非重合層３５０は、非 重合支持構造体のための第３Ｃ図に示された実施例と同様に、３つ以上の層を有 する中間回路構成と共に採用されても良い。さらに、１つ以上の非重合層３５０ が採用されても良い。 チップスケールパッケージ構成部品の製造および組立 非重合支持構造体（または「パッド」）を有する開示された方法および装置のチ ップスケールパッケージデバイスは、多数の方法で、多数の異なる用途での使用 のために形成されても良い。例えば、非重合パッドを有するチップスケールパッ ケージテープを造る１つの方法は、接着剤を重合材料（金属フォイルなど）の ロール上にラミネートし、所望の形状に重合材料を打ち抜くまたは圧断し、曲が った回路構成（または回路トレース）を揃え、非重合材料に接着してチップスケ ールパッケージテープ（ストリップ状に）を形成するステップを含む。代わりに なるべきものでは、チップスケールパッケージテープは、所望の形状に非重合材 料（金属フォイルなど）を打ち抜き、接着剤フィルムを同形状に打ち抜き、両方 のフィルムおよびフォイルを回路構成トレースと位置合わせをし、構造体をラミ ネートすることによって形成されても良い。いずれの場合も、非重合支持構造体 に回路トレースを位置合わせさせるのが正確であり、しかも比較的安価である。 様々な異なるステップが、チップスケールパッケージデバイスを形成するために 直前に記載されたチップスケールパッケージストリップまたはテープを用いて実 行されても良い。これらのステップは、ダイ取り付け、ワイヤーおよび/または インナーリードボンディング、オーバーモールドおよび/またははんだボール取 り付けステップを含む。都合良く、これらの方法によるチップスケールパッケー ジデバイスの組立は、比較的効率的で簡単、さらに費用効果的である。 第４図は、銅シート（またはフォイル）５０の薄膜ロールの両面への接着層５ ６、６４のラミネーションを示す。典型的に、カバーシート（または剥離ライナ ）を有する接着ラミネートが採用され、その剥離ライナは、銅フォイル５０から 遠い方に面している接着層５６、５４の面に残される。剥離ライナを組み入れて いる適切な接着ラミネートは、アクリレートPSAタイプの接着剤である。第４図 に示されるように、接着層５６、６４を形成するために使用されるラミネート接 着剤は、典型的にロールラミネート１００を用いて適用される。但し、先に記述 されたものなど、接着剤は、これらの限定されるものではないが、スクリーン印 刷やスプレー付着を含む任意の適切な方法を用いて適用されても良いことは本開 示から理解されよう。 第５図は、接着層５６、６４でラミネートされた非重合シート５０の平面図を 示す。第５図では、非重合シート５０は、打ち抜かれるまたは圧断されて、接続 スロット領域１１０で囲まれたダイ四辺形５１を有するパターンを形成する。ダ イ四辺形５１は、半導体ダイ５２を補足する形状を有するように構成され、接続 スロット領域１１０内のダイパッド８４にリード８２（またはワイヤーボンド） を接続するためのクリアランスを与えるために面積がより小さい。接続スロット １１０は、インナーリードボンディング、ワイヤーボンディング、または他の適 切な接続方法を用いてダイパッド８４に接続するためのスペースとなる。ダイ四 辺形５１と接続スロット１１０との寸法形状をみんな合わせて、半導体ダイ５２ の個別のプラットフォームを提供する。 開示された方法における打ち抜きまたは圧断工程は、集積回路パッケージング に適した任意の打ち抜きまたは圧断法を用いて行われても良いことは本開示から 理解されよう。非重合シートは、化学エッチング、打抜型の使用、または化学蝕 刻型の使用によってパターン化されることもある。パイロットホール１１２は、 回路構成の精密な位置決めを支援するためにシート５０にも打ち抜かれる。 次に、第６図に示されるように、はんだボールを受容するためのバイア６２を 有するフレキシブルテープ５８は、パイロットホール１１２を使用して配列され 、銅シート５０の片面にラミネートされる。回路構成のラミネーションは、ロー ルツーロール方式（スプロケット穴を使用するロールツーロール方式など）で、 またはプレスで行う方法を含む多数の方法で達成されても良い。この実施例では 、ラミネーションの前に、剥離ライナは、典型的に、接着層５６から引き剥がさ れ、回路のパネルまたはストリップは、位置合わせ用のパイロットホール１１２ を用いてシート５０にラミネートされる。但し、先に記述されたものなど、他の 接着剤やラミネートの方法が採用されても良い。 この時点で、集積回路ダイの取り付けおよびボンディングは、中断せずに継続 するか、または非重合シート５０および取り付けられたフレキシブルテープ５８ が、さらなる組立のために他の場所に出荷されても良い。後者の場合、非重合シ ート５０および取り付けられたフレキシブルテープ５８は、典型的に、出荷前に ストリップ状に切断される。ストリップ方式では、１つのチップスケールパッケ ージストリップは、典型的に多数の個別ダイ四辺形５１を有する。いずれの場合 も、さらなる組立は、典型的に非重合シート５０上にダイを実装する準備を行う のに接着層６４からの第２剥離ライナの除去を含む。ストリップ方式での処理の 場合、非重合シートおよび取り付けられた回路構成のストリップは、加工用マガ ジンに装填される。次に、ダイは、典型的に非重合ストリップの粘着面（回路構 成を備えた面の反対面）上に配置され、必要な場合には硬化される。但し、ダイ は摘み上げられ、非重合シートのロール上に配置されても良く(ストリップとは 対照的に)、半導体ダイは、その回路構成レベルが非重合シートに近接して、ま たは反対側になるように配置されても良いことは本開示から理解されよう。非重 合ストリップのダイ面は、接着剤がないままにされても良く、ダイに取り付けら れた接着剤（典型的にはエポキシをベースにした材料）がダイを取り付けるため に使用される。 次に、ストリップ（回路構成および１つ以上のダイを含む）は、典型的に、裏 返され、例えば、ワイヤーボンディング機械または熱圧接機械内に装填される標 準マガジン内に配置される。第７図に示されるように、テープからの各リード１ ２０は、例えば、ボンディングツール１２４を使用してダイパッド１２２に接合 される。取り付けジグ１２６がテープ（ダイを含む）を支持するために使用され るのでリード１２０を接合工程中に脆い部分（またはノッチ）１２６において折 れ曲がることができる。第８図に示されるように、次に、ストリップは、封止材 １３２でスロット１１０内を満たすことによってオーバーモールドされても良い 。典型的に、この封止材は、ダム特徴１３０でせき止められ、例えば、UVまたは 熱的方法などの適切な硬化方法を用いて硬化される。代わりに、第９図に示され るように、これらのストリップは、取り付けジグ表面１４０上で裏返され、スロ ット１１０が封止ダム特徴を用いることなくストリップのダイ面から封止材１３ ２で満たされても良い。第３Ａ図、３Ｂ図に示されるように、ダイ５２は、例え ば、半導体ダイの回路層およびダイパッドが支持構造体から遠い方向に向けられ るように半導体ダイが「裏返される」場合など、ワイヤーボンド８２ａを使用し て回路トレース層５９に接続されても良い。そのような実施例の平面図が第６Ａ 図に示される。 第１０図に示されるように、はんだボール（またはバンプ）５４は、次に、例 えば、ポリイミド層６０内に開口部をエッチングすることによって形成された開 口部（またはバイア）６２内に実装されても良い。はんだボール５４は、例えば 、IR、対流、または気相などの任意の従来炉手段を用いる加熱およびリフローを 含む、ボール５４と導電性ボンディングパッド５９ａとの間に確実な電気的接続 を 形成するのに適した任意の方法を用いてストリップに取り付けられても良い。図 示されないが、バイア６２は、メッキスルーホール(PTH)として加工される、お よび/またははんだボール取り付け前に別の導電性充填材料で満たされても良い 。 この時点で、ストリップまたはロールは、１つまたは複数のダイチップスケー ルパッケージを形成するために切断されても良い(１つのダイパッケージ１５０ は第１０図に示される)。これは、例えば、打ち抜き、切断、または他の同様の 方法など任意の適切な切除方法を用いて達成されても良い。 １つ以上の半導体ダイを有するパッケージを含む他のチップスケールパッケー ジ構成も、この方法を用いて製造されることは本開示から理解されよう。さらに 、従来型BGAパッケージなど、ノンチップスケールパッケージ構成は、開示され た方法および装置の概念を用いて製造されても良い。今記述され、説明された方 法は、ストリップ形式を使用する集積回路を製造するためのものであるが、これ らの方法の恩恵が、これらに限定されるものではないが、ロールツーロール(ま たはリールツーリール)方式を用いて形成された集積回路を含む他の方法や方式 を用いて集積回路を製造するために使用される場合に得られても良いことは理解 されよう。このようにして、開示された方法および装置の恩恵は、既存の産業的 基礎構造と両立できる方式、および現在採用または開発されているより新規の方 式で、実現されても良い。上述のパッケージング方法は、ダイが尚もウエハ状で ある間に行われても良いことも理解されよう。例えば、非重合シートは、配列さ れ、ウエハに直に接着され、チップボンディングが行われても良い。前述のよう に、次に、スロットが封止材で満たされ、はんだボールが取り付けられ、個別の パッケージ片が打ち抜かれるまたは切り離されても良い。 本発明は様々な修正および代わりとなるべき形に適応できるが、特定の実施例 が、実例によって示され、ここで説明されている。但し、本発明は、開示された 特定の形に限定されるものではないことは理解されるべきであり、むしろ本発明 は、付属のクレイムによって定義されるように本発明の趣旨および範囲を逸脱し ない限り全ての修正、等価物、および代わりとなるものを含むものである。 なお、本出願は、１９９６年１２月２日にファイルされた、出願番号第08/759 ,253号の一部継続出願である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，Ｇ Ｂ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ， ＵＺ，ＶＮ，ＹＵ

Claims (1)

1. 【特許請求の範囲】 １．集積回路用パッケージであって、 電気的接続部のアレイを含む中間回路と、 第１および第２面を有する少なくとも１つの非重合層と、を含み、前記層の前 記第１面が前記集積回路に構造的に結合され、前記層の前記第２面が前記中間回 路に構造的に結合される、パッケージ。 ２．前記集積回路が複数の電気的接触部位を有し、前記接触部位が前記中間回 路の前記電気的接続部に電気的に結合される、請求の範囲第１項に記載のパッケ ージ。 ３．前記集積回路の前記電気的接触部位が前記中間回路の前記電気的接続部に ワイヤー接合される、請求の範囲第２項に記載のパッケージ。 ４．前記集積回路の前記電気的接触部位が前記中間回路の前記電気的接続部に 熱圧着接合される、請求の範囲第２項に記載のパッケージ。 ５．前記非重合層が導電性であり、前記非重合層が前記集積回路に電気的接続 されて電力面または接地面を形成する、請求の範囲第１項に記載のパッケージ。 ６．前記非重合層が、約１Mpsiよりも大きなモジュラスを有する非重合支持構 造体である、請求の範囲第１項に記載のパッケージ。 ７．前記非重合層が、約４ミル〜約１０ミルの厚さを有する金属フォイルから 構成された非重合支持構造体である、請求の範囲第１項に記載のパッケージ。 ８．前記非重合層が、銅フォイルから構成された非重合支持構造体である、請 求の範囲第１項に記載のパッケージ。 ９．第１および第２面を有する実装層をさらに含み、前記実装層の前記第１面 が前記非重合層の前記第２面に構造的に結合され、前記実装層の前記第２面が前 記中間回路に構造的に結合される、請求の範囲第１項に記載のパッケージ。 １０．前記実装層が、約１ミル〜約３ミルの厚さを有するポリイミド層であり 、前記非重合層が、約１μm〜約２０μｍの厚さを有する銅層である、請求の範 囲第９項に記載のパッケージ。 １１．前記中間回路がフレキシブル回路である、請求の範囲第１項に記載のパ ッケージ。 １２．前記中間回路が第１および第２面を有し、前記中間回路の前記第１面が 前記非重合層の前記第２面に構造的に接続され、 前記中間回路に電気的に結合された複数のはんだボールまたはバンプをさらに 含み、前記複数のはんだボールまたはバンプが前記中間回路の前記第２面に構造 的に結合される、請求の範囲第１項に記載のパッケージ。 １３．集積回路用のパッケージを形成する方法であって、 電気的接続部のアレイを含む中間回路を準備するステップと、 第１面および第２面を有し、前記第１面が前記集積回路に構造的に結合するよ うにした少なくとも１つの非重合層を準備するステップと、 前記非重合層の前記第２面を前記中間回路に構造的に結合するステップと、を 含む方法。 １４．前記集積回路を前記非重合層の前記第１面に構造的に結合するステップ をさらに含む、請求の範囲第１３項に記載の方法。 １５．前記集積回路が複数の電気的接触部位を有し、前記接触部位を前記中間 回路の前記電気的接続部に電気的に結合するステップをさらに含む、請求の範囲 第１４項に記載の方法。 １６．前記接触部位を前記電気的接続部に電気的に結合するステップが、前記 集積回路の前記電気的接触部位を前記中間回路の前記電気的接続部にワイヤー接 合または熱圧着接合するステップを含む、請求の範囲第１４項に記載の方法。 １７．前記非重合層が導電性であり、前記非重合支持構造体を前記集積回路に 電気的に結合して電力面または接地面を形成するステップをさらに含む、請求の 範囲第１４項に記載の方法。 １８．前記非重合層が、約１Mpsiよりも大きなモジュラスを有する非重合支持 構造体である、請求の範囲第１３項に記載の方法。 １９．前記非重合層が、約４ミル〜約１０ミルの厚さを有する金属フォイルか ら構成される非重合支持構造体である、請求の範囲第１３項に記載の方法。 ２０．前記非重合層が銅フォイルから構成される非重合支持構造体である、請 求の範囲第１３項に記載の方法。 ２１．前記非重合層が、約１μm〜約２０μmの厚さを有する銅層である、請求 の範囲第１３項に記載の方法。 ２２．前記中間回路がフレキシブル回路である、請求の範囲第１３項に記載の 方法。 ２３．前記中間回路が第１および第２面を有し、前記中間回路を前記非重合層 に構造的に結合するステップが、前記中間回路の前記第１面を前記非重合層の前 記第２面に構造的に接続するステップを含み、前記中間回路の前記第２面に構造 的に結合されている複数のはんだボールまたはバンプを前記中間回路に構造的且 つ電気的に結合するステップをさらに含む、請求の範囲第１３項に記載の方法。 ２４．電子パッケージであって、 パターン化された導電層および少なくとも１つのパターン化された誘電体層を 含むフレキシブルテープと、 第１および第２面を有し、前記第１面が前記フレキシブルテープの前記導電層 の前記第２面に構造的に結合されている非重合支持構造体と、を含む電子パッケ ージ。 ２５．前記導電層が第１および第２面を有し、パターン化されて導電性領域を 形成し、前記誘電体層が第１および第２面を有し、パターン化されて前記誘電体 層を通って延在するそれぞれがはんだボールを受けるように構成された複数の開 口部を形成し、前記誘電体層内の前記複数の開口部が前記導電層の前記導電性領 域の少なくとも一部と一直線で揃うように前記導電層の前記第１面が前記誘電体 層の前記第２面に接合される、請求の範囲第２４項に記載のパッケージ。 ２６．前記非重合支持構造体の前記第２面に構造的に結合された第１面を有す る半導体デバイスをさらに含み、前記半導体デバイスが複数の電気的接触部位を 含み、前記接触部位が前記フレキシブルテープの前記導電層に電気的に結合され る、請求の範囲第２５項に記載のパッケージ。 ２７．前記フレキシブルテープの前記誘電体層の前記第１面上に配置された複 数のはんだボールまたはバンプをさらに含み、前記はんだボールまたはバンプの それぞれが前記誘電体層内の前記複数開口部の１つに配置され、前記フレキシブ ルテープの前記導電層の前記導電性領域に電気的に接続される、請求の範囲第２ ６項に記戟のパッケージ。 ２８．前記非重合支持構造体が約１Mpsiよりも大きなモジュラスを有する、請 求の範囲第２７項に記載のパッケージ。 ２９．前記非重合支持構造体が、約４ミル〜約１０ミルの厚さを有する銅フォ イルである、請求の範囲第２７項に記載のパッケージ。 ３０．電子パッケージであって、 第１および第２面、および外側部境界を有するパターン化された導電層であっ て、パターン化されて、半導体デバイスへの電気的接続のための前記外側部境界 の周囲に配置された周辺導電性特徴を有する導電性領域を形成する、パターン化 された導電層と、 第１および第２面、および前記パターン化された導電層の前記周囲よりも小さ い周囲の外側部境界を有するパターン化された誘電体層であって、パターン化さ れて、前記誘電体層を通って延在するそれぞれがはんだボールを受けるように構 成された複数の開口部を形成し、前記誘電体層内の前記複数開口部が前記導電層 の前記導電性領域の少なくとも一部と一直線で揃い、且つ前記導電層の前記周辺 導電性特徴が前記誘電体部材の外部境界を越えて延在するように前記導電層の前 記第１面が前記誘電体層の前記第２面に接合される、パターン化された誘電体層 と、 第１および第２面を有する非重合支持構造体であって、実質的に硬質であり、 約１Mpsiよりも大きな弾性率を有し、前記支持構造体の前記第１面が前記導電層 の前記第２面に構造的に結合される、非重合支持構造体と、 前記非重合支持構造体の前記第２面に構造的に結合された第１面を有する半導 体デバイスであって、複数の電気的接触部位を含み、前記接触部位の少なくとも １つが前記導電層の前記周辺導電性特徴に電気的に結合される、半導体デバイス と、 前記誘電体層の前記第１面に配置された複数のはんだボールであって、前記は んだボールのそれぞれが前記誘電体層内の前記複数開口部の１つに配置され、前 記導電層の前記導電性領域に電気的に接続される、複数のはんだボールと、を含 む電子パッケージ。 ３１．前記半導体デバイスの前記電気的接触部位が、ワイヤー接合、インナー リード接合、またはそれらを混合したものによって前記導電層の前記周辺導電性 特徴に電気的に結合される、請求の範囲第３０項に記載の電子パッケージ。 ３２．前記非重合支持構造体が導電性であり、前記非重合支持構造体が前記半 導体デバイスの前記電気的接触部位の少なくとも１つと前記導電層との間で電気 的に結合されるので、前記非重合支持構造体が前記半導体デバイスと前記導電層 との間に電気回路を形成する、請求の範囲第３０項に記載の電子パッケージ。