JPS6143438A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6143438A JPS6143438A JP59164973A JP16497384A JPS6143438A JP S6143438 A JPS6143438 A JP S6143438A JP 59164973 A JP59164973 A JP 59164973A JP 16497384 A JP16497384 A JP 16497384A JP S6143438 A JPS6143438 A JP S6143438A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- electrode
- semiconductor device
- bump electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、ペレットの電気的接続に関し、半導体装置の
信頼性向上に適用して有効な技術に関するものである。
信頼性向上に適用して有効な技術に関するものである。
パッケージ等の基板に形成されている電極とペレットと
の電気的接続の方法に、いわゆるフリップテップ方式が
ある。これはワイヤレスポンディングの１つであって、
通常ペレットの表面に内部配線と導通する状態で形成さ
れているバンプ電極を、直接該電極を爆着するか、また
は他の平田等の接合材を用いるかして、前記基板の電極
に取り付けることにより、電気的接続とペレット取付と
を同時に達成するものである。
の電気的接続の方法に、いわゆるフリップテップ方式が
ある。これはワイヤレスポンディングの１つであって、
通常ペレットの表面に内部配線と導通する状態で形成さ
れているバンプ電極を、直接該電極を爆着するか、また
は他の平田等の接合材を用いるかして、前記基板の電極
に取り付けることにより、電気的接続とペレット取付と
を同時に達成するものである。
前記の如（取り付けられたペレットは、バンプ電極を介
して、基板の電極と直結されているため自由度が極めて
小さく、それ故に半導体装置製造時等で温度サイクルを
受けた場合でも電極部に剥れや割れを発生させないため
に、ベレット取付用基板をペレットとほぼ同一の熱膨張
率の材料で形成しなければならないという問題がある。
して、基板の電極と直結されているため自由度が極めて
小さく、それ故に半導体装置製造時等で温度サイクルを
受けた場合でも電極部に剥れや割れを発生させないため
に、ベレット取付用基板をペレットとほぼ同一の熱膨張
率の材料で形成しなければならないという問題がある。
また、通常バンプ電極は、ペレットのファイナルパッシ
ベーション膜の一部にアルミニウムカラなる内部配線の
一部を露出させた穿孔部を形成し、露出配線上には下地
金属層を形成し、該下地金属層上にめっき等の方法で金
または半田等を被着することにより形成される。したが
って工程が複雑であるため製造コストが高くなるという
問題がある。
ベーション膜の一部にアルミニウムカラなる内部配線の
一部を露出させた穿孔部を形成し、露出配線上には下地
金属層を形成し、該下地金属層上にめっき等の方法で金
または半田等を被着することにより形成される。したが
って工程が複雑であるため製造コストが高くなるという
問題がある。
さらに、前記配線露出部に、単に金等を熱圧着するだけ
では、該露出部を完全に覆うことができないので内部配
線等に腐食が発生し易く、半導体装置の信頼性の上で問
題があることが本発明者により見い出された。
では、該露出部を完全に覆うことができないので内部配
線等に腐食が発生し易く、半導体装置の信頼性の上で問
題があることが本発明者により見い出された。
なお、７リツプチツプ方式に関し又は、１９８０年１月
１５日、工業調査会発行のｌ’−ＩＣ化実装技術」 （
日本マイクロエレクトロニクス協会ｍ）ｐ８１に説明さ
れている。
１５日、工業調査会発行のｌ’−ＩＣ化実装技術」 （
日本マイクロエレクトロニクス協会ｍ）ｐ８１に説明さ
れている。
本発明の目的は、ペレットの電気的接続に関し、半導体
装置の信頼性向上に適用して有効な技術を提供すること
にある。
装置の信頼性向上に適用して有効な技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ペレットを、ほぼ亜鈴形状のバンプ電極で基
板上の電極に電気的に接続することにより、基板の熱膨
張率がペレットのそれと異なっている場合であっても、
温度サイクルに伴なう歪を前記電極のくびれ部が曲がる
ことで吸収することより、該電極とペレットまたは基板
の電極の接合面等に剥れや割れ等が発生することを防止
゛できる。
板上の電極に電気的に接続することにより、基板の熱膨
張率がペレットのそれと異なっている場合であっても、
温度サイクルに伴なう歪を前記電極のくびれ部が曲がる
ことで吸収することより、該電極とペレットまたは基板
の電極の接合面等に剥れや割れ等が発生することを防止
゛できる。
また、ペレットの前記バンプ電極形成面に該電極の一部
を埋設する程度の厚さで保護膜を被着することにより、
複着面の耐湿性を向上させることができることより、露
出配線上に直接熱圧着して形成する簡易な構造であって
も信頼性の高いノ（ンブ電極を形成することができる。
を埋設する程度の厚さで保護膜を被着することにより、
複着面の耐湿性を向上させることができることより、露
出配線上に直接熱圧着して形成する簡易な構造であって
も信頼性の高いノ（ンブ電極を形成することができる。
〔実施例１〕
第１図は、本発明による実施例１である半導体装置にお
けるペレットの接合状態を、その拡大部分断面図で示す
ものである。
けるペレットの接合状態を、その拡大部分断面図で示す
ものである。
第２図は、本実施例１０半導体装置の概略を、そのほぼ
中心を切る面における断面図で示したも、 のである
。
中心を切る面における断面図で示したも、 のである
。
前記半導体装置は、いわゆるリードレステップキャリア
（ＬＣＣ）型であって、基板１がアルミナ、又は、ガラ
スエポキシで形成され、該基板１上面にはタングステン
メタライズ又は銅からなる配線２が、裏面電極３と基板
１側面の配線を介し″′Ｃ電気的に接続された状態で形
成され、該配線２０所定位置にはペレット４がバンプ電
極５を介して取り付けられ、さらに該ペレット４と配線
２の一部とがシリコーン等の保護樹脂６で封止されてな
るものマある。
（ＬＣＣ）型であって、基板１がアルミナ、又は、ガラ
スエポキシで形成され、該基板１上面にはタングステン
メタライズ又は銅からなる配線２が、裏面電極３と基板
１側面の配線を介し″′Ｃ電気的に接続された状態で形
成され、該配線２０所定位置にはペレット４がバンプ電
極５を介して取り付けられ、さらに該ペレット４と配線
２の一部とがシリコーン等の保護樹脂６で封止されてな
るものマある。
本実施例１０半導体装置は、前記第１図に示す如く、ペ
レット４が該ペレットの金からなる亜鈴形状のバンプ電
極５を半田７で取り付けて電気的に接続されているとこ
ろにその特徴がある。本図忙おいてバンプ電極５はペレ
ット４のファイナルパッシベーション膜８の穿孔部１０
に露出されている内部配線９に、熱圧着されてなるもの
である。
レット４が該ペレットの金からなる亜鈴形状のバンプ電
極５を半田７で取り付けて電気的に接続されているとこ
ろにその特徴がある。本図忙おいてバンプ電極５はペレ
ット４のファイナルパッシベーション膜８の穿孔部１０
に露出されている内部配線９に、熱圧着されてなるもの
である。
前記の如き亜鈴形状のパンツ電極５は、そのくびれ部５
ａが構造上白がり易く、また材料が金であるため展延性
に優れており、割れ等を伴なうことなく容易に変形する
性質を有している。
ａが構造上白がり易く、また材料が金であるため展延性
に優れており、割れ等を伴なうことなく容易に変形する
性質を有している。
したがって、本実施例１の半導体装置は、基板１が搭載
されているシリコンからなるペレット４と熱膨張率が異
なるアルミナで形成されているが、温度サイクルに伴な
い熱膨張の差に起因する応力を前記バンプ電極５のくび
れ部５ａで完全に吸収せしめることができるので、バン
プ電極５とペレット４の接合面または該バンプ電極５０
基板１上の配線２への取付部（半田７と配９２との界面
等）に剥れや割れ等が発生することを有効に防止できる
ものである。
されているシリコンからなるペレット４と熱膨張率が異
なるアルミナで形成されているが、温度サイクルに伴な
い熱膨張の差に起因する応力を前記バンプ電極５のくび
れ部５ａで完全に吸収せしめることができるので、バン
プ電極５とペレット４の接合面または該バンプ電極５０
基板１上の配線２への取付部（半田７と配９２との界面
等）に剥れや割れ等が発生することを有効に防止できる
ものである。
なお、前記バンプ電極５は、第３図１ａｌおよびｔｂｌ
に、その概略を断面図で示すように通常用いられるワイ
ヤボンディング技術を利用することにより容易に形成す
ることができるものである。
に、その概略を断面図で示すように通常用いられるワイ
ヤボンディング技術を利用することにより容易に形成す
ることができるものである。
すなわち、ワイヤボンダ（図示せず。）のキャピラリ１
１に挿通され工いる金ワイヤ１２の下端部に電気トーチ
１３で熔融形成されてなるボール１４を、穿孔部１０Ｋ
ｊｌ？！出されているアルミニウムからなる内部配線９
上に熱圧着した後、第３図１ａｌに示す如くキャピラリ
１１を上方に移動せしめ、ワイヤ１２０所定位置を電気
トーチ１３で熔融切断することにより、同図１ｂｌＫ示
すような、はぼ亜鈴形状のバンプ電極５が容易に形成す
ることができるものである。また、同時にワイヤ１２下
端部には他の熔融ボール１４ａが形成されるため、他の
バンプ電極の形成が連続的に行なうことができる。
１に挿通され工いる金ワイヤ１２の下端部に電気トーチ
１３で熔融形成されてなるボール１４を、穿孔部１０Ｋ
ｊｌ？！出されているアルミニウムからなる内部配線９
上に熱圧着した後、第３図１ａｌに示す如くキャピラリ
１１を上方に移動せしめ、ワイヤ１２０所定位置を電気
トーチ１３で熔融切断することにより、同図１ｂｌＫ示
すような、はぼ亜鈴形状のバンプ電極５が容易に形成す
ることができるものである。また、同時にワイヤ１２下
端部には他の熔融ボール１４ａが形成されるため、他の
バンプ電極の形成が連続的に行なうことができる。
〔実施例２〕
第４図は、本発明罠よる実施例２である半導体装置の特
徴を、その概略部分断面図で示すものである。
徴を、その概略部分断面図で示すものである。
本実施例２０半導体装ｆ！ｌは、概ね前記実施例１と同
一のものであるが、ペレット４の電極形成面にバンプ電
極５の一部を埋設する状態で、比較的厚い保護膜１５が
被着されている点で相違するものである。この保護膜１
５はポリイミド樹脂で形成されて、いる。
一のものであるが、ペレット４の電極形成面にバンプ電
極５の一部を埋設する状態で、比較的厚い保護膜１５が
被着されている点で相違するものである。この保護膜１
５はポリイミド樹脂で形成されて、いる。
前記の如く保護膜１５を形成することにより。
バンプ電極５が配線９上面に熱圧着されてなる簡単な構
造で、かつ穿孔部１０のバヴペーシヲン膜８の端部とバ
ンプ電極５の間に隙間がある状態で形成されているもの
であっても、該バンプ電極５の接合面周囲を外部から完
全に遮断することができるので、耐食性の高い電極５を
形成することができる。
造で、かつ穿孔部１０のバヴペーシヲン膜８の端部とバ
ンプ電極５の間に隙間がある状態で形成されているもの
であっても、該バンプ電極５の接合面周囲を外部から完
全に遮断することができるので、耐食性の高い電極５を
形成することができる。
したがって、本実施例２０半導体装置は、前記実施例１
と同様の効果に加えて、さらに耐食性が備わっているも
のである。
と同様の効果に加えて、さらに耐食性が備わっているも
のである。
なお、保護膜１５は前記実施例１と同様の方法でバンプ
電極５が形成されてなるペレットに、ボッティング等の
方法でポリイミド樹脂を所定厚さに被着することにより
容易に形成することができるものである。なお、バンプ
電極５の先端部のポールに前記樹脂が被着した場合は、
エツチング液で容易に除去することができる。
電極５が形成されてなるペレットに、ボッティング等の
方法でポリイミド樹脂を所定厚さに被着することにより
容易に形成することができるものである。なお、バンプ
電極５の先端部のポールに前記樹脂が被着した場合は、
エツチング液で容易に除去することができる。
さらに、前記保護膜１５は、特に厚く被着する場合は、
バンプ電極５の補強機としても機能する。
バンプ電極５の補強機としても機能する。
（１）ペレットを、ほぼ亜鈴形状のバンプ電極で基板上
の電極ｉｃ電気的に接続することにより、基板の熱膨張
率がペレットのそれと異なっている場合でありても、温
度サイクルに伴なう歪を前記電極のくびれ部に吸収させ
ることができるので、該電極とペレットまたは基板との
接合部等に剥れや割れが発生することを有効に防止する
ことができる。
の電極ｉｃ電気的に接続することにより、基板の熱膨張
率がペレットのそれと異なっている場合でありても、温
度サイクルに伴なう歪を前記電極のくびれ部に吸収させ
ることができるので、該電極とペレットまたは基板との
接合部等に剥れや割れが発生することを有効に防止する
ことができる。
１２）ペレットのバンプ電極形成面に、該電極の一部を
埋設する厚さで保護膜を被着形成することにより、パッ
シベーション膜の穿孔部の内部配線上面に熱圧着して形
成してなる簡易な構造のバンプ電極であって、かつ一部
配線が露出しているものであっても、バンプ電極の接合
部周囲を完全に覆うことができることより、前記バンプ
電極の耐湿性を向上させることができる。
埋設する厚さで保護膜を被着形成することにより、パッ
シベーション膜の穿孔部の内部配線上面に熱圧着して形
成してなる簡易な構造のバンプ電極であって、かつ一部
配線が露出しているものであっても、バンプ電極の接合
部周囲を完全に覆うことができることより、前記バンプ
電極の耐湿性を向上させることができる。
（３１前記（１）および１２１により、前記ペレットを
搭載してなる極めて信頼性の高い半導体装置を提供する
ことができる。
搭載してなる極めて信頼性の高い半導体装置を提供する
ことができる。
（４１前記（１１または１２１に記載するパンツ電極を
、ワイヤボンダを用いて形成することができ、かつ容易
に連続形成することができるので、前記バンプ電極を備
えたペレットを搭載してなる半導体装置を安価に提供す
ることができる。
、ワイヤボンダを用いて形成することができ、かつ容易
に連続形成することができるので、前記バンプ電極を備
えたペレットを搭載してなる半導体装置を安価に提供す
ることができる。
＋５１ バンプ電極を全で形成することにより、極め
て信頼性の高い半導体装置を容易に製造することができ
る。
て信頼性の高い半導体装置を容易に製造することができ
る。
以上本発明者によってなされた発明を実施例に基づき具
体的忙説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的忙説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、バンプ電極の材料は金に限るものでなく、銅
またはアルミニウム等の通常電極材料として使用され工
いるものであれば如何なるものであっても良い。また、
バンプ電極形成方法はワイヤポンダを用いるものに限る
ものでなく、他の方法を用いて形成するものでありても
良い。
またはアルミニウム等の通常電極材料として使用され工
いるものであれば如何なるものであっても良い。また、
バンプ電極形成方法はワイヤポンダを用いるものに限る
ものでなく、他の方法を用いて形成するものでありても
良い。
さらに、バンプ電極は内部配線に直接接合するものに限
るものでなく、たとえば配線の上面にクロム、その上に
銅を被着して形成してなる大地金属層上に接合するもの
であっても良いことは言うまでもない。
るものでなく、たとえば配線の上面にクロム、その上に
銅を被着して形成してなる大地金属層上に接合するもの
であっても良いことは言うまでもない。
前記実施例２に示した保護膜はポリイミド便脂に限るも
のでなく、同様の目的で使用できる樹脂材料であれば如
何なるものであっ又も良く、さらに有機材料に限るもの
でなく、無機材料で形成するものであっても良い。
のでなく、同様の目的で使用できる樹脂材料であれば如
何なるものであっ又も良く、さらに有機材料に限るもの
でなく、無機材料で形成するものであっても良い。
なお、実施例２では前記保護膜が、バンプ電極の（びれ
部がほとんど表面から出る厚さで形成されているが、こ
れに限るものでなく、くびれ部全部が埋まる程度の厚さ
で形成するものであっても良い。
部がほとんど表面から出る厚さで形成されているが、こ
れに限るものでなく、くびれ部全部が埋まる程度の厚さ
で形成するものであっても良い。
この場合のバンプ電極の形成方法としては、たとえば、
パッシベーション膜の穿孔部に金ポールを熱圧着した後
、第２のポールを形成せずにピッグティル状にワイヤを
残し、ビイグチイルの先端部が表面上に出る程度にポリ
イミド樹脂を所定厚に被着した後、該先端部に金または
銅等をめっきで被着して所定大のポールを形成すること
によっても形成できる。さらに、前記金または銅等の代
りに半田を用いてめっきすることも可能で、この場合は
熱処理のみで該半田からなるポールでペレット取り付け
が達成されるものである。
パッシベーション膜の穿孔部に金ポールを熱圧着した後
、第２のポールを形成せずにピッグティル状にワイヤを
残し、ビイグチイルの先端部が表面上に出る程度にポリ
イミド樹脂を所定厚に被着した後、該先端部に金または
銅等をめっきで被着して所定大のポールを形成すること
によっても形成できる。さらに、前記金または銅等の代
りに半田を用いてめっきすることも可能で、この場合は
熱処理のみで該半田からなるポールでペレット取り付け
が達成されるものである。
なお、前記の（びれ部のほとんどが保護膜で埋設されて
いるペレットの場合は、フリップチップ用の電極として
だけでなく、ワイヤボンディング用のポンチインクバン
ドとして利用しても有効な電極である。
いるペレットの場合は、フリップチップ用の電極として
だけでなく、ワイヤボンディング用のポンチインクバン
ドとして利用しても有効な電極である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるリードレステップキ
ャリア型半導体装置に適用した場合について説明したが
、それに限定されるものではなく、たとえば、パンダ電
極で電気的接続が達成されてなる半導体装置であれば、
たとえばテープキャリア等の種々のものに適用して有効
な技術である。
をその背景となった利用分野であるリードレステップキ
ャリア型半導体装置に適用した場合について説明したが
、それに限定されるものではなく、たとえば、パンダ電
極で電気的接続が達成されてなる半導体装置であれば、
たとえばテープキャリア等の種々のものに適用して有効
な技術である。
第１図は、本発明による実施例１である半導体装置の特
徴を示す拡大部分断面図、 第２図は１本実施例１０半導体装置を示す、概略断面図
、 第３図１ａｌｌｂ）は、不実施例ＩＫ適用されているバ
ンプ１α極の形成工程の概略を示す断面図、第４図は、
本発明による実施例２である半導体装置の特徴を示す拡
大部分断面図である。 １・・・基板、２・・・配線、３・・・裏面電極、４・
・・ペレット、５・・・バンプ電極、５ａ・・・くびれ
剖、６・・・保Ｍｌ ８４ 脂、７・・・半田、８・・
・パッシベーション膜、９・・・内部配線、１０・・・
穿孔部、１１・・・キャピラリ、１２・・・ワイヤ、１
３・・・電気的トーチ、１４゜１４ａ・・・ポール、１
５・・・保護膜。 代理人 弁理士 高 橋 明 夫（。 第 ２ 図 Ｊ 第 ３ 図 第 ４ 図
徴を示す拡大部分断面図、 第２図は１本実施例１０半導体装置を示す、概略断面図
、 第３図１ａｌｌｂ）は、不実施例ＩＫ適用されているバ
ンプ１α極の形成工程の概略を示す断面図、第４図は、
本発明による実施例２である半導体装置の特徴を示す拡
大部分断面図である。 １・・・基板、２・・・配線、３・・・裏面電極、４・
・・ペレット、５・・・バンプ電極、５ａ・・・くびれ
剖、６・・・保Ｍｌ ８４ 脂、７・・・半田、８・・
・パッシベーション膜、９・・・内部配線、１０・・・
穿孔部、１１・・・キャピラリ、１２・・・ワイヤ、１
３・・・電気的トーチ、１４゜１４ａ・・・ポール、１
５・・・保護膜。 代理人 弁理士 高 橋 明 夫（。 第 ２ 図 Ｊ 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、ペレットが、ほぼ亜鈴形状のバンプ電極で電気的に
接続されてなる半導体装置。 ２ バンプ電極が、金、銅またはアルミニウムで形成さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ３、バンプ電極が、ワイヤボンダを用いて形成されてい
ることを特徴とする特許請求の範囲第１項または第２項
記載の半導体装置。 ４、ペレットが、被着されている保護膜に一部が埋設さ
れているほぼ亜鈴形状のバンプ電極で電気的に接続され
てなる半導体装置。 ５、バンプ電極が、少なくとも一部が金、銅またはアル
ミニウムで形成されていることを特徴とする特許請求の
範囲第４項記載の半導体装置。 ６、保護膜がポリイミド樹脂で形成されていることを特
徴とする特許請求の範囲第４項記載の半導体装置。 ７、バンプ電極が、ワイヤボンダを用いて形成されてい
ることを特徴とする特許請求の範囲第４項または第５項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164973A JPS6143438A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164973A JPS6143438A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143438A true JPS6143438A (ja) | 1986-03-03 |
Family
ID=15803400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164973A Pending JPS6143438A (ja) | 1984-08-08 | 1984-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143438A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02501987A (ja) * | 1987-11-09 | 1990-07-05 | エイエムオー プエルトリコ．インコーポレーテッド | 制御された表面層の光学レンズと表面改質方法 |
| US5114557A (en) * | 1991-02-20 | 1992-05-19 | Tooltek Engineering Corp. | Selective plating apparatus with optical alignment sensor |
| US5384090A (en) * | 1987-01-30 | 1995-01-24 | Tanaka Denshi Kogyo Kabushiki Kaisha | Fine wire for forming bump electrodes using a wire bonder |
| EP1448033A1 (en) * | 1996-12-27 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on a circuit board |
| JP2007289383A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Works Ltd | 木板カウンター |
-
1984
- 1984-08-08 JP JP59164973A patent/JPS6143438A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384090A (en) * | 1987-01-30 | 1995-01-24 | Tanaka Denshi Kogyo Kabushiki Kaisha | Fine wire for forming bump electrodes using a wire bonder |
| US5514912A (en) * | 1987-01-30 | 1996-05-07 | Tanaka Denshi Kogyo Kabushiki Kaisha | Method for connecting semiconductor material and semiconductor device used in connecting method |
| US5514334A (en) * | 1987-01-30 | 1996-05-07 | Tanaka Denshi Kogyo Kabushiki Kaisha | Fine lead alloy wire for forming bump electrodes |
| JPH02501987A (ja) * | 1987-11-09 | 1990-07-05 | エイエムオー プエルトリコ．インコーポレーテッド | 制御された表面層の光学レンズと表面改質方法 |
| US5114557A (en) * | 1991-02-20 | 1992-05-19 | Tooltek Engineering Corp. | Selective plating apparatus with optical alignment sensor |
| EP1448033A1 (en) * | 1996-12-27 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd. | Method and device for mounting electronic component on a circuit board |
| JP2007289383A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Works Ltd | 木板カウンター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584469B2 (ja) | フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 | |
| US20110140253A1 (en) | Dap ground bond enhancement | |
| JPH0595015A (ja) | 半導体装置 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPS6143438A (ja) | 半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001110930A (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| KR100470144B1 (ko) | 테이프회로기판및이를사용한칩크기의반도체칩패키지 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| TWI283048B (en) | New package system for discrete devices | |
| JP3973309B2 (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3449097B2 (ja) | 半導体装置 |