JP3584469B2 - フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 - Google Patents
フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 Download PDFInfo
- Publication number
- JP3584469B2 JP3584469B2 JP51920098A JP51920098A JP3584469B2 JP 3584469 B2 JP3584469 B2 JP 3584469B2 JP 51920098 A JP51920098 A JP 51920098A JP 51920098 A JP51920098 A JP 51920098A JP 3584469 B2 JP3584469 B2 JP 3584469B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- manufacturing
- carrier tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 173
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 239000011347 resin Substances 0.000 claims description 97
- 229920005989 resin Polymers 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 41
- 238000007747 plating Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 9
- 238000004080 punching Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 2
- 244000309464 bull Species 0.000 claims 1
- 238000005304 joining Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
技術分野
本発明は、半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープに関し、特に、パッケージサイズがチップサイズに近いフィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板に関する。
背景技術
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップの状態では、品質の保証及び取り扱いが難しい。そこで、ベアチップをパッケージ化するもののパッケージサイズがチップサイズに近いパッケージとして、CSP（chip scale/size package）が開発されている。そして各種形態にて開発されているCSP型の半導体装置において、１つの形態として、半導体チップの能動面側にフレキシブル基板が設けられており、このフレキシブル基板上に複数の外部電極が形成されているものがある。この半導体装置では、外部電極が半導体チップのエリア内に設けられるので、例えばQFP（Quad Flat Package）やTCP（Tape Carrier Package）等、パッケージ本体の側面からリードが張りだしたいわゆる「アウタリード」を有していない。
また、フレキシブル基板を用いたCSP型の半導体装置において、例えば、国際公開WO95/08856号公報に記載されるように、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。
しかしながら、樹脂を注入するときには種々の困難があった。例えば、樹脂は、半導体チップとフレキシブル基板との間、すなわち他の部材間の狭い領域に注入されるので、空気（気泡）が残ったままとなりやすい。そうすると、高温多湿下で、空気（気泡）が膨張してクラックが生じる場合があった。あるいは、樹脂が、半導体チップとフレキシブル基板との間から流れ出すのを止めることも難しかった。
本発明は、上述したような課題を解決するものであり、その目的は、半導体チップとフレキシブル基板との間に良好な状態で樹脂を注入しやすいフィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板を提供することにある。
発明の開示
（１）本発明に係る半導体装置の製造方法は、複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、前記フレキシブル基板よりも小さい半導体チップの上方に配置する工程と、
前記複数の穴のうち前記半導体チップの電極の上方に形成されるボンディング穴を介して、前記接続リードと前記電極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前記半導体チップの能動面上に樹脂を注入する工程と、
前記複数の穴のうち前記半導体チップのほぼ中央に位置する中央穴から前記ギャップに樹脂を注入する工程と、
を含み、
前記中央穴からの前記樹脂の注入と、前記ボンディング穴からの前記樹脂の注入とは時間的にずれて行われる。
（２）本発明に係る半導体装置の製造方法は、複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、半導体チップの上方に配置する工程と、
前記複数の穴のうちの少なくとも一つから前記ギャップに樹脂を注入する工程と、
を含み、
前記複数の穴は、前記半導体チップのほぼ中央に位置する中央穴を含み、
前記中央穴から前記樹脂が注入され、
前記複数の穴は、前記半導体チップの端部の上方に形成される樹脂止め穴を含み、前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半導体チップの外周端よりも外側に位置し、前記一辺に対向する他の辺が前記半導体チップの前記外周端よりも内側に位置して、前記ギャップに注入された樹脂の拡がりを止める。
（３）この半導体装置の製造方法において、
前記樹脂止め穴は、前記半導体チップの電極の上方に形成され、該樹脂止め穴を介して前記接続リードと前記電極とが接合されてもよい。
（４）本発明に係る半導体装置の製造方法は、フィルムキャリアテープを形成する工程と、
前記フィルムキャリアテープの一部であって複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、半導体チップの上方に配置する工程と、
前記複数の穴のうちの少なくとも一つから前記ギャップに樹脂を注入する工程と、
前記樹脂の注入後に、前記フィルムキャリアテープから個片に切り離す工程と、
を含み、
前記フィルムキャリアテープを形成する工程は、
樹脂封止されるべき領域内に形成されて複数の接続部にて接続される前記接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含む。
（５）この半導体装置の製造方法において、
前記接続部及び前記交差部は一括して打ち抜かれてもよい。
（６）この半導体装置の製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれてもよい。
（７）この半導体装置の製造方法において、
前記複数の穴は、前記半導体チップのほぼ中央に位置する中央穴を含み、
前記中央穴から前記樹脂が注入されてもよい。
（８）この半導体装置の製造方法において、
前記フレキシブル基板は、前記半導体チップよりも大きく、
前記複数の穴は、前記半導体チップの電極の上方に形成されるボンディング穴を含み、
前記ボンディング穴を介して、前記接続リードと前記電極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前記半導体チップの能動面上に前記樹脂を注入する工程と、
を含んでもよい。
（９）この半導体装置の製造方法において、
前記中央穴からの前記樹脂の注入と、前記ボンディング穴からの前記樹脂の注入とは時間的にずれて行われてもよい。
（10）この半導体装置の製造方法において、
前記複数の穴は、前記半導体チップの端部の上方に形成される樹脂止め穴を含み、
前記樹脂止め穴は、前記ギャップに注入された樹脂の拡がりを止めてもよい。
（11）この半導体装置の製造方法において、
前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半導体チップの外周端よりも外側に位置し、前記一辺に対向する他の辺が前記半導体チップの前記外周端よりも内側に位置してもよい。
（12）この半導体装置の製造方法において、
前記樹脂止め穴は、前記半導体チップの電極の上方に形成され、該樹脂止め穴を介して前記接続リードと前記電極とが接合されてもよい。
（13）本発明に係るフィルムキャリアテープの製造方法は、樹脂封止されるべき領域内に形成されて複数の接続部にて接続される接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含む。
（14）このフィルムキャリアテープの製造方法において、
前記フィルムに、半導体チップのほぼ中央に位置する中央穴を形成する工程を含んでもよい。
（15）このフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの電極の上方に位置するボンディング穴を形成する工程を含んでもよい。
（16）このフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの端部の上方に位置する樹脂止め穴を形成する工程を含んでもよい。
（17）このフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、一括して打ち抜かれてもよい。
（18）このフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれてもよい。
（19）本発明に係る半導体装置は、複数の電極を有する半導体チップと、前記半導体チップ上において前記半導体チップと所定距離を隔てて且つ相重なるように位置するフレキシブル基板と、前記半導体チップと前記フレキシブル基板との間に位置し前記半導体チップの前記電極を有する面を封止する樹脂と、を有し、
前記フレキシブル基板は、
前記樹脂によって封止される領域内に形成された、外部電極を設けるためのパッド部と、
前記樹脂によって封止される領域内に配置され、各々の前記外部電極と前記半導体チップの各電極とを接続する複数の接続リードと、
前記樹脂によって封止される領域外に形成された少なくとも一つのメッキリードと、
前記メッキリードから前記樹脂によって封止される領域内に向けて形成される代表リードと、
を有するとともに、いずれかの前記接続リード同士の接続部と、前記代表リードといずれかの前記接続リードとの交差部と、が打ち抜かれて穴が形成されている。
（20）本発明に係る回路基板は、上記半導体装置が、該半導体装置の前記パッド部を介して電気的に接続されて搭載されたものである。
（21）本発明に係るフィルムキャリアテープは、樹脂封止型の半導体装置に用いられるフィルムキャリアテープにおいて、
樹脂封止されるべき領域内で外部電極が形成されたパッド部と、
樹脂封止されるべき領域内に配置され、各々の前記外部電極と半導体チップの各電極とを接続する複数の接続リードと、
樹脂封止の領域外に形成される少なくとも一つのメッキリードと、
前記メッキリードから前記樹脂封止されるべき領域内に向けて形成される代表リードと、
を有し、
いずれかの前記接続リード同士の接続部と、前記代表リードといずれかの前記接続リードとの交差部と、が打ち抜かれて穴が形成されている。
（22）このフィルムキャリアテープにおいて、
半導体チップのほぼ中央に対応する領域に形成される中央穴を有してもよい。
（23）このフィルムキャリアテープにおいて、
前記半導体チップの電極の上方に対応する領域に形成されるボンディング穴を有しても良い。
（24）このフィルムキャリアテープにおいて、
前記半導体チップの端部の上方に対応する領域に形成される樹脂止め穴を有してもよい。
【図面の簡単な説明】
図１は、本実施形態に係る半導体装置の製造方法を説明する図であり、図２は、本実施形態に係る半導体装置の製造方法を説明する図であり、図３は、本実施形態に係る半導体装置の製造方法を説明する図であり、図4A及び図4Bは、本実施形態に係る半導体装置の製造方法を説明する図であり、図5A及び図5Bは、本実施形態の変形例を示す図であり、図６は、本実施形態を適用して製造された半導体装置を実装した回路基板を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。
図１〜図4Bは、本実施形態に係る半導体装置の製造工程を示す図である。詳しくは、図１はフィルムに所定の導電パターンが形成された工程、図２は導電パターンの一部を打ち抜いて所望の回路、すなわち配線パターンが形成された工程、図３は半導体チップ上にフィルムが配置され樹脂封止が行われる工程を示す図である。そして、図4A及び図4Bは、樹脂封止後の状態を示す図である。なお、図１〜図３においては、１つの回路部（最終的に１つの配線パターンに相当する箇所）のみを取り上げて示しており、本来は長尺状のフィルムに同じ回路が連続して形成されている。
図１に示すように、フィルム10には、５箇所の矩形穴11〜15が形成され、導電パターン20が形成されている。ここで、フィルム10は例えばポリイミドやポリエステル、ガラスエポキシ、BTレジン等の樹脂からなるテープ材料が用いられる。このフィルム10は電気的に絶縁性を有するとともに、可撓性（フレキシブル性）を有する材料が用いられる。導電パターン20は、パッド部22、接続リード24及びメッキリード26を含む。なお、ここで導電パターン20は、パッド部22、接続リード24及びメッキリード26の全てが電気的に導通したものをいう。一方、詳細は後述するが、配線パターン34とは、導電パターン20の状態（電気的に全て導通の図られた状態）から所定の処理を行って回路が形成された状態をいい、導電パターン20とはその意味を区別している。ここで、導電パターン20は銅等からなる導体箔を例えばエッチング等によって形成したものである。パッド部22は、実装基板等の外部との接続に用いられる所であり、例えば接合部材としてハンダを球状にしたものがパッド部上に設けられる。接続リード24は、パッド部22と半導体チップ36の電極38（図３参照）とを電気的に接続するためのものであり、半導体チップ36と接続する前においては、その一端は自由端となっている。勿論、半導体チップ36の電極38との接続後には、自由端であった接続リード24は半導体チップ36の電極38に固定され自由端という意味合いからはずれる。また、接続リード24は、メッキリード26に接続されている。メッキリード26は、導電パターン20に電気メッキ処理を行うためのものであり、一つのメッキリード26と他のメッキリード26とが、接続リード24及びパッド部22を介して電気的に接続されている。本例では、複数の接続リード24が１箇所で電気的に接続されて収束した状態で１つのメッキリード26に接続されている。より詳しくいうと、複数の接続リード24を束ねて電気的に接続し、最終的に１つのメッキリード26には１つの代表リード25が接続されているのみである。従って、メッキリード26の総数は、それぞれ電気的に独立したときの接続リード24の総数よりも少ない。この本形態のようにメッキリード26に接続させるリードを１本の代表リード25のみにすれば、それぞれの接続リード24をそれぞれメッキリード26に接続させる場合に比べて、各信号線がそれぞれ半導体装置（半導体パッケージ）の外端に露出しない構造になるため、汚れやすい半導体パッケージ外端に起因するコンタミネーションを防止することができる。従って、半導体装置の耐湿信頼性低下を防ぐことができ、半導体パッケージの信頼性を向上できる、といった利点がある。また接続リード24を束ねる場合に、最も効率的な束ね方を考える必要がある。本例のようにパッド部22がマトリックス状に配置された場合には、接続リード24が束ねられた点（交差している点）となる接続部28は、できるだけパッド部22からみたときに等距離になるように位置させることが好ましい。理由は、隣接する信号間の距離（切断された接続部28と、隣のパッド部22との距離）を大きくすることができることから、耐湿信頼性を向上させることができるためである。
接続リード24及びパッド部22は、図３に示すように、樹脂封止の領域27内に位置するように形成され、メッキリード26は、樹脂封止の領域27外（更にいうと、半導体装置の領域外）に位置するように形成されている。なお、パッド部22上には、外部電極が形成される。外部電極には、例えば図4Bに示すハンダボール44を用いる。また、接続リード24は、矩形穴11、15の内側の開口領域にまで突出して形成されている。そしてその先端は、開口部内において自由端になっている。なお本例では接続リード24が自由端となっているが、必ずしも自由端にする必要はなく、そのまま伸びて矩形穴11、15を超えてフィルム10上にまで位置させることも可能である。
そして、メッキリード26に接続されるメッキ電極（図示せず）を介して、導電パターン20に金メッキを施す。なお、メッキ処理としては金メッキの他にスズやハンダ等によるメッキ処理を行っても良い。
この導電パターン20は、複数の接続リード24同士を接続する接続部（束ねた点、もしくは交差している点）28と、接続リード24とメッキリード26から引き廻された１本の代表リード25とを接続する交差部30と、を有する。１本の代表リード25に束ねる目的で設けられたものが交差部30で、交差部30に束ねられるようにまとめたのが各々の接続部28である。また、接続部28及び交差部30は、図３に示すように、樹脂封止の領域内に位置する。そして、図２に示すように、接続部28及び交差部30はメッキ処理が行われた後に、打ち抜かれて、配線パターン34を有するフィルムキャリアテープ32を得る。接続部28及び交差部30が打ち抜かれて形成された穴29、31の総数は、接続リード24の総数よりも少ない。これは、接続リード24を束ねたことによるものである。打ち抜き位置としては、この接続部28並びに交差部30を利用して、その部分を打ち抜けば一度に複数の接続リード24が形成され好ましい。
また、全てのパッド部22に対して各々電気的に機能するように形成するか、それとも図２に示す如く、特定の領域はダミーのパッド部23a、23bとして用いても良い。この場合、中央領域に近いパッド部23aは、その配線の引き回しの困難さからダミーにし易い。また、一方で、隅部に位置するパッド部23bは、積極的にダミーのパッドに利用すれば、最も応力のかかりやすい隅部をフリーにできるので、応力緩和を助ける構造となる。
次に、図３に示すように、半導体チップ36の上方において、半導体チップ36に重なるように且つ、所定のギャップをあけて、フィルムキャリアテープ32を配置する。本形態の場合に詳しくは、半導体チップ36の短手辺が矩形穴11、15の中に位置し、長手辺が矩形穴12、14よりも内側に隠れるように、フィルムキャリアテープ32を配置する。ここで矩形穴11、15は、半導体チップ36と接続リード24との接続用に用いられる穴であり、同穴内には半導体チップ36の電極38を位置させる。また、これらの穴を利用すれば、たとえ半導体チップ36がフィルムキャリアテープ32に覆い被されてしまっても半導体チップ36の位置決めを容易に行えるという利点がある。
また、半導体チップ36の能動面36aとフィルムキャリアテープ32との間において所定ギャップを維持するために、図4Bに示すように、半導体チップ36の能動面36aとフィルムキャリアテープ32との間に、ギャップ保持材40を介在させてもよい。
半導体チップ36の複数の電極38と、複数の接続リード24とは、一括または各々の電極38毎にボンディングすればよい。
さらに、図4A及び図4Bに示すように、半導体チップ36とフィルムキャリアテープ32との間のギャップに樹脂42を注入する。詳しくは、矩形穴11、15から樹脂42を注入して電極38の周囲を封止する。また、中央の矩形穴13からも樹脂42を注入して、半導体チップ36とフィルムキャリアテープ32との間に樹脂層を形成する。樹脂を注入する工程において、電極38の周囲からの注入と中央からの注入との時間制約（同時にするか、ずらして行うか等）に関しては、各種形態がとれる。同時に注入を行う場合には、注入時間の減少による製造時間の短縮が図られるという利点がある。一方、注入時間を部位によりずらして行う場合には、周囲を先に行う場合と、中央を先に行う場合とがある。特に、中央を先に行う場合には、半導体チップ36とフィルムキャリアテープ32との間において確実に樹脂が充填されてから周囲を充填することで、例えばフリップチップ実装において信頼性を確保する上で必要となるアンダーフィルを注入する工程を確実に行うことができるという利点がある。
この樹脂42にて形成された層は、半導体チップ36とフィルムキャリアテープ32との、熱膨張率の差による熱ストレスを吸収するためのもであると同時に、半導体チップ36の電極38を含む能動面36aの保護も兼ねている。
本実施形態においては、フィルムキャリアテープ32における樹脂42の充填領域に、複数の穴29、31が形成されているので、これらが空気抜きとなる。そして、樹脂42にて形成される樹脂層、つまり半導体チップ36の能動面36aとフィルムキャリアテープ32との間には、空気（気泡）が残りにくくなり、高温多湿下においても信頼性が得られる。また、複数の穴29、31は、空気抜き用の用途以外に、穴のうちのいくつかを前述の矩形穴と同様に樹脂42注入用の穴として用いることもできる。さらに、完成品としての半導体装置においては、プリント基板等の外部基板への実装時に行われるリフロー工程で高温にさらされたときに、穴29、31から水蒸気を抜くことができる。
また、矩形穴11、15内に露出する接続リード24も、樹脂42によって覆われるので、絶縁信頼性が得られる。また特に電極38と接続リード24とが接続された部分は、穴から露出した状態で樹脂42が注入されるため、樹脂層の形成状態を視認することもでき、信頼性を高めることができる。
さらに、矩形穴12、14は、樹脂42の拡がりを止める機能を果たす。つまり、矩形穴12、14の内側に半導体チップ36の長手辺の側端が位置し、その上方で、矩形穴12、14の内周端が位置する。そうすると、表面張力によって、樹脂42は、半導体チップ36の側端と矩形穴12、14の内周端とで拡がりが止められるようになる。
こうして、樹脂封止が終わると、所定の位置で最終的な打ち抜きが行われて半導体装置を得ることができる。
また、上記実施形態の変形例として、以下の形態が与えられる。上記の形態において電極38の位置する側の矩形穴11、15は、半導体チップ36と接続リード24とのボンディングを考慮して半導体チップ36の電極38を含むように、即ち電極38を跨ぐように設けられている。しかし、樹脂の拡がり止めを果たす目的のみであれば、半導体チップ36の電極38の外側（半導体チップ36の外周側）に矩形穴があればよい。またその場合に、半導体チップ36領域内に矩形穴の両辺を完全に位置させる（すなわち、矩形穴の相対向する両辺が完全に半導体チップ36領域の内側に位置する）か、させない（すなわち、矩形穴の相対向する２辺のうちの１辺は半導体チップ36領域内に、他の１辺が半導体チップ36外周の更に外側に位置する）かは問わない。但し、樹脂の流れ拡がり防止の効果を最大限得るとすれば、矩形穴の一方の辺（外側の辺）は半導体チップ36領域よりも更に外側に位置させておいた方がより好ましい。なお、矩形穴がボンディングの用途として使われない構造であるため、その状態においてボンディングが可能な接合（ボンディング）方法、例えば異方性導電接着剤を用いて接合する等の方法を行う必要がある。
また、半導体チップ36の長手辺側（電極38の存在しない側）において、半導体チップ36の外周辺が矩形穴12、14よりも内側に位置するように配置したが、同じく必ずしもそうしなければならないわけではない。すなわち、半導体チップ36の領域内に矩形穴12、14を設けても良い。特に、この方向においてはボンディングを考慮する必要はないため、その設定においてはより自由度がある。いずれにしても、樹脂はその粘性及び張力によりフィルムキャリアテープ32からみたときにフィレット状に形成されているので、フィルムキャリアテープ32と樹脂42との密着性は得られる。
次に、図5A及び図5Bは、上記実施形態の変形例を示す図であり、それぞれ図4A及び図4Bに対応する。
図5A及び図5Bにおいて、フィルムキャリアテープ50には、半導体チップ52の能動面52a側に接続リード54が形成されている。そして、接続リード54をギャップ保持材として、フィルムキャリアテープ50と能動面52aとの間にギャップが形成されている。なお、接続リード54は、15〜35μｍ程度の厚みに形成されている。また、接続リード54との絶縁を図るために、能動面52aにはパッシベーション膜として例えばシリコン酸化膜56が形成されている。そして、フィルムキャリアテープ50と能動面52aとの間には、樹脂58が注入されて、半導体チップ52が樹脂封止されている。また、フィルムキャリアテープ50には、接続リード54上に複数の孔50aが形成されており、各孔50aを介して、ハンダボール60が設けられるようになっている。
その他の構成については、例えば矩形穴11〜15、穴29、31については、上記実施形態と同様であるので説明を省略する。
この変形例によっても、上記実施形態と同様の効果を達成することができる。さらにこの形態のフィルムキャリアテープ50を用いれば、フィルムの下に接続リード54が配設されるので、いいかえるとフィルムが最も外側に位置するので、新たに接続リード54の表面にソルダレジストを塗布する工程を省略できる。
なお、上記各実施形態においては、電極が２辺に形成されたチップを用いたが、４辺に電極が設けられた場合も同様に適用可能である。その際にはテープの４方向に矩形穴が設けられることになる。
また、本例では半導体チップ領域内に外部電極を引き込む形態のいわゆるファンインタイプを説明したが、ファンインタイプとその逆のファンアウトタイプを融合させての適用も可能である。この場合にはファンインタイプは本例を用いてファンアウトタイプは従前の技術を用いて行えば可能である。
上記実施形態において、メッキ処理を行うときには、電解メッキの他に多少製造コストは高くなるが周知の無電解メッキ法を用いてもよい。またフィルムキャリアテープ自体も本例のように導電パターン、接着剤、フィルムの３層からなるテープに限られるものでなく、例えば前述の構成から接着剤の除かれた２層のテープを用いてもよい。
そして、図６は、上記実施形態を適用して製造された半導体装置110を実装した回路基板100を示す図である。
本発明は、半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープに関し、特に、パッケージサイズがチップサイズに近いフィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板に関する。
背景技術
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップの状態では、品質の保証及び取り扱いが難しい。そこで、ベアチップをパッケージ化するもののパッケージサイズがチップサイズに近いパッケージとして、CSP（chip scale/size package）が開発されている。そして各種形態にて開発されているCSP型の半導体装置において、１つの形態として、半導体チップの能動面側にフレキシブル基板が設けられており、このフレキシブル基板上に複数の外部電極が形成されているものがある。この半導体装置では、外部電極が半導体チップのエリア内に設けられるので、例えばQFP（Quad Flat Package）やTCP（Tape Carrier Package）等、パッケージ本体の側面からリードが張りだしたいわゆる「アウタリード」を有していない。
また、フレキシブル基板を用いたCSP型の半導体装置において、例えば、国際公開WO95/08856号公報に記載されるように、半導体チップの能動面とフレキシブル基板との間に樹脂を注入して、熱ストレスの吸収を図ることも知られている。
しかしながら、樹脂を注入するときには種々の困難があった。例えば、樹脂は、半導体チップとフレキシブル基板との間、すなわち他の部材間の狭い領域に注入されるので、空気（気泡）が残ったままとなりやすい。そうすると、高温多湿下で、空気（気泡）が膨張してクラックが生じる場合があった。あるいは、樹脂が、半導体チップとフレキシブル基板との間から流れ出すのを止めることも難しかった。
本発明は、上述したような課題を解決するものであり、その目的は、半導体チップとフレキシブル基板との間に良好な状態で樹脂を注入しやすいフィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板を提供することにある。
発明の開示
（１）本発明に係る半導体装置の製造方法は、複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、前記フレキシブル基板よりも小さい半導体チップの上方に配置する工程と、
前記複数の穴のうち前記半導体チップの電極の上方に形成されるボンディング穴を介して、前記接続リードと前記電極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前記半導体チップの能動面上に樹脂を注入する工程と、
前記複数の穴のうち前記半導体チップのほぼ中央に位置する中央穴から前記ギャップに樹脂を注入する工程と、
を含み、
前記中央穴からの前記樹脂の注入と、前記ボンディング穴からの前記樹脂の注入とは時間的にずれて行われる。
（２）本発明に係る半導体装置の製造方法は、複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、半導体チップの上方に配置する工程と、
前記複数の穴のうちの少なくとも一つから前記ギャップに樹脂を注入する工程と、
を含み、
前記複数の穴は、前記半導体チップのほぼ中央に位置する中央穴を含み、
前記中央穴から前記樹脂が注入され、
前記複数の穴は、前記半導体チップの端部の上方に形成される樹脂止め穴を含み、前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半導体チップの外周端よりも外側に位置し、前記一辺に対向する他の辺が前記半導体チップの前記外周端よりも内側に位置して、前記ギャップに注入された樹脂の拡がりを止める。
（３）この半導体装置の製造方法において、
前記樹脂止め穴は、前記半導体チップの電極の上方に形成され、該樹脂止め穴を介して前記接続リードと前記電極とが接合されてもよい。
（４）本発明に係る半導体装置の製造方法は、フィルムキャリアテープを形成する工程と、
前記フィルムキャリアテープの一部であって複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、半導体チップの上方に配置する工程と、
前記複数の穴のうちの少なくとも一つから前記ギャップに樹脂を注入する工程と、
前記樹脂の注入後に、前記フィルムキャリアテープから個片に切り離す工程と、
を含み、
前記フィルムキャリアテープを形成する工程は、
樹脂封止されるべき領域内に形成されて複数の接続部にて接続される前記接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含む。
（５）この半導体装置の製造方法において、
前記接続部及び前記交差部は一括して打ち抜かれてもよい。
（６）この半導体装置の製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれてもよい。
（７）この半導体装置の製造方法において、
前記複数の穴は、前記半導体チップのほぼ中央に位置する中央穴を含み、
前記中央穴から前記樹脂が注入されてもよい。
（８）この半導体装置の製造方法において、
前記フレキシブル基板は、前記半導体チップよりも大きく、
前記複数の穴は、前記半導体チップの電極の上方に形成されるボンディング穴を含み、
前記ボンディング穴を介して、前記接続リードと前記電極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前記半導体チップの能動面上に前記樹脂を注入する工程と、
を含んでもよい。
（９）この半導体装置の製造方法において、
前記中央穴からの前記樹脂の注入と、前記ボンディング穴からの前記樹脂の注入とは時間的にずれて行われてもよい。
（10）この半導体装置の製造方法において、
前記複数の穴は、前記半導体チップの端部の上方に形成される樹脂止め穴を含み、
前記樹脂止め穴は、前記ギャップに注入された樹脂の拡がりを止めてもよい。
（11）この半導体装置の製造方法において、
前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半導体チップの外周端よりも外側に位置し、前記一辺に対向する他の辺が前記半導体チップの前記外周端よりも内側に位置してもよい。
（12）この半導体装置の製造方法において、
前記樹脂止め穴は、前記半導体チップの電極の上方に形成され、該樹脂止め穴を介して前記接続リードと前記電極とが接合されてもよい。
（13）本発明に係るフィルムキャリアテープの製造方法は、樹脂封止されるべき領域内に形成されて複数の接続部にて接続される接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含む。
（14）このフィルムキャリアテープの製造方法において、
前記フィルムに、半導体チップのほぼ中央に位置する中央穴を形成する工程を含んでもよい。
（15）このフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの電極の上方に位置するボンディング穴を形成する工程を含んでもよい。
（16）このフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの端部の上方に位置する樹脂止め穴を形成する工程を含んでもよい。
（17）このフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、一括して打ち抜かれてもよい。
（18）このフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれてもよい。
（19）本発明に係る半導体装置は、複数の電極を有する半導体チップと、前記半導体チップ上において前記半導体チップと所定距離を隔てて且つ相重なるように位置するフレキシブル基板と、前記半導体チップと前記フレキシブル基板との間に位置し前記半導体チップの前記電極を有する面を封止する樹脂と、を有し、
前記フレキシブル基板は、
前記樹脂によって封止される領域内に形成された、外部電極を設けるためのパッド部と、
前記樹脂によって封止される領域内に配置され、各々の前記外部電極と前記半導体チップの各電極とを接続する複数の接続リードと、
前記樹脂によって封止される領域外に形成された少なくとも一つのメッキリードと、
前記メッキリードから前記樹脂によって封止される領域内に向けて形成される代表リードと、
を有するとともに、いずれかの前記接続リード同士の接続部と、前記代表リードといずれかの前記接続リードとの交差部と、が打ち抜かれて穴が形成されている。
（20）本発明に係る回路基板は、上記半導体装置が、該半導体装置の前記パッド部を介して電気的に接続されて搭載されたものである。
（21）本発明に係るフィルムキャリアテープは、樹脂封止型の半導体装置に用いられるフィルムキャリアテープにおいて、
樹脂封止されるべき領域内で外部電極が形成されたパッド部と、
樹脂封止されるべき領域内に配置され、各々の前記外部電極と半導体チップの各電極とを接続する複数の接続リードと、
樹脂封止の領域外に形成される少なくとも一つのメッキリードと、
前記メッキリードから前記樹脂封止されるべき領域内に向けて形成される代表リードと、
を有し、
いずれかの前記接続リード同士の接続部と、前記代表リードといずれかの前記接続リードとの交差部と、が打ち抜かれて穴が形成されている。
（22）このフィルムキャリアテープにおいて、
半導体チップのほぼ中央に対応する領域に形成される中央穴を有してもよい。
（23）このフィルムキャリアテープにおいて、
前記半導体チップの電極の上方に対応する領域に形成されるボンディング穴を有しても良い。
（24）このフィルムキャリアテープにおいて、
前記半導体チップの端部の上方に対応する領域に形成される樹脂止め穴を有してもよい。
【図面の簡単な説明】
図１は、本実施形態に係る半導体装置の製造方法を説明する図であり、図２は、本実施形態に係る半導体装置の製造方法を説明する図であり、図３は、本実施形態に係る半導体装置の製造方法を説明する図であり、図4A及び図4Bは、本実施形態に係る半導体装置の製造方法を説明する図であり、図5A及び図5Bは、本実施形態の変形例を示す図であり、図６は、本実施形態を適用して製造された半導体装置を実装した回路基板を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。
図１〜図4Bは、本実施形態に係る半導体装置の製造工程を示す図である。詳しくは、図１はフィルムに所定の導電パターンが形成された工程、図２は導電パターンの一部を打ち抜いて所望の回路、すなわち配線パターンが形成された工程、図３は半導体チップ上にフィルムが配置され樹脂封止が行われる工程を示す図である。そして、図4A及び図4Bは、樹脂封止後の状態を示す図である。なお、図１〜図３においては、１つの回路部（最終的に１つの配線パターンに相当する箇所）のみを取り上げて示しており、本来は長尺状のフィルムに同じ回路が連続して形成されている。
図１に示すように、フィルム10には、５箇所の矩形穴11〜15が形成され、導電パターン20が形成されている。ここで、フィルム10は例えばポリイミドやポリエステル、ガラスエポキシ、BTレジン等の樹脂からなるテープ材料が用いられる。このフィルム10は電気的に絶縁性を有するとともに、可撓性（フレキシブル性）を有する材料が用いられる。導電パターン20は、パッド部22、接続リード24及びメッキリード26を含む。なお、ここで導電パターン20は、パッド部22、接続リード24及びメッキリード26の全てが電気的に導通したものをいう。一方、詳細は後述するが、配線パターン34とは、導電パターン20の状態（電気的に全て導通の図られた状態）から所定の処理を行って回路が形成された状態をいい、導電パターン20とはその意味を区別している。ここで、導電パターン20は銅等からなる導体箔を例えばエッチング等によって形成したものである。パッド部22は、実装基板等の外部との接続に用いられる所であり、例えば接合部材としてハンダを球状にしたものがパッド部上に設けられる。接続リード24は、パッド部22と半導体チップ36の電極38（図３参照）とを電気的に接続するためのものであり、半導体チップ36と接続する前においては、その一端は自由端となっている。勿論、半導体チップ36の電極38との接続後には、自由端であった接続リード24は半導体チップ36の電極38に固定され自由端という意味合いからはずれる。また、接続リード24は、メッキリード26に接続されている。メッキリード26は、導電パターン20に電気メッキ処理を行うためのものであり、一つのメッキリード26と他のメッキリード26とが、接続リード24及びパッド部22を介して電気的に接続されている。本例では、複数の接続リード24が１箇所で電気的に接続されて収束した状態で１つのメッキリード26に接続されている。より詳しくいうと、複数の接続リード24を束ねて電気的に接続し、最終的に１つのメッキリード26には１つの代表リード25が接続されているのみである。従って、メッキリード26の総数は、それぞれ電気的に独立したときの接続リード24の総数よりも少ない。この本形態のようにメッキリード26に接続させるリードを１本の代表リード25のみにすれば、それぞれの接続リード24をそれぞれメッキリード26に接続させる場合に比べて、各信号線がそれぞれ半導体装置（半導体パッケージ）の外端に露出しない構造になるため、汚れやすい半導体パッケージ外端に起因するコンタミネーションを防止することができる。従って、半導体装置の耐湿信頼性低下を防ぐことができ、半導体パッケージの信頼性を向上できる、といった利点がある。また接続リード24を束ねる場合に、最も効率的な束ね方を考える必要がある。本例のようにパッド部22がマトリックス状に配置された場合には、接続リード24が束ねられた点（交差している点）となる接続部28は、できるだけパッド部22からみたときに等距離になるように位置させることが好ましい。理由は、隣接する信号間の距離（切断された接続部28と、隣のパッド部22との距離）を大きくすることができることから、耐湿信頼性を向上させることができるためである。
接続リード24及びパッド部22は、図３に示すように、樹脂封止の領域27内に位置するように形成され、メッキリード26は、樹脂封止の領域27外（更にいうと、半導体装置の領域外）に位置するように形成されている。なお、パッド部22上には、外部電極が形成される。外部電極には、例えば図4Bに示すハンダボール44を用いる。また、接続リード24は、矩形穴11、15の内側の開口領域にまで突出して形成されている。そしてその先端は、開口部内において自由端になっている。なお本例では接続リード24が自由端となっているが、必ずしも自由端にする必要はなく、そのまま伸びて矩形穴11、15を超えてフィルム10上にまで位置させることも可能である。
そして、メッキリード26に接続されるメッキ電極（図示せず）を介して、導電パターン20に金メッキを施す。なお、メッキ処理としては金メッキの他にスズやハンダ等によるメッキ処理を行っても良い。
この導電パターン20は、複数の接続リード24同士を接続する接続部（束ねた点、もしくは交差している点）28と、接続リード24とメッキリード26から引き廻された１本の代表リード25とを接続する交差部30と、を有する。１本の代表リード25に束ねる目的で設けられたものが交差部30で、交差部30に束ねられるようにまとめたのが各々の接続部28である。また、接続部28及び交差部30は、図３に示すように、樹脂封止の領域内に位置する。そして、図２に示すように、接続部28及び交差部30はメッキ処理が行われた後に、打ち抜かれて、配線パターン34を有するフィルムキャリアテープ32を得る。接続部28及び交差部30が打ち抜かれて形成された穴29、31の総数は、接続リード24の総数よりも少ない。これは、接続リード24を束ねたことによるものである。打ち抜き位置としては、この接続部28並びに交差部30を利用して、その部分を打ち抜けば一度に複数の接続リード24が形成され好ましい。
また、全てのパッド部22に対して各々電気的に機能するように形成するか、それとも図２に示す如く、特定の領域はダミーのパッド部23a、23bとして用いても良い。この場合、中央領域に近いパッド部23aは、その配線の引き回しの困難さからダミーにし易い。また、一方で、隅部に位置するパッド部23bは、積極的にダミーのパッドに利用すれば、最も応力のかかりやすい隅部をフリーにできるので、応力緩和を助ける構造となる。
次に、図３に示すように、半導体チップ36の上方において、半導体チップ36に重なるように且つ、所定のギャップをあけて、フィルムキャリアテープ32を配置する。本形態の場合に詳しくは、半導体チップ36の短手辺が矩形穴11、15の中に位置し、長手辺が矩形穴12、14よりも内側に隠れるように、フィルムキャリアテープ32を配置する。ここで矩形穴11、15は、半導体チップ36と接続リード24との接続用に用いられる穴であり、同穴内には半導体チップ36の電極38を位置させる。また、これらの穴を利用すれば、たとえ半導体チップ36がフィルムキャリアテープ32に覆い被されてしまっても半導体チップ36の位置決めを容易に行えるという利点がある。
また、半導体チップ36の能動面36aとフィルムキャリアテープ32との間において所定ギャップを維持するために、図4Bに示すように、半導体チップ36の能動面36aとフィルムキャリアテープ32との間に、ギャップ保持材40を介在させてもよい。
半導体チップ36の複数の電極38と、複数の接続リード24とは、一括または各々の電極38毎にボンディングすればよい。
さらに、図4A及び図4Bに示すように、半導体チップ36とフィルムキャリアテープ32との間のギャップに樹脂42を注入する。詳しくは、矩形穴11、15から樹脂42を注入して電極38の周囲を封止する。また、中央の矩形穴13からも樹脂42を注入して、半導体チップ36とフィルムキャリアテープ32との間に樹脂層を形成する。樹脂を注入する工程において、電極38の周囲からの注入と中央からの注入との時間制約（同時にするか、ずらして行うか等）に関しては、各種形態がとれる。同時に注入を行う場合には、注入時間の減少による製造時間の短縮が図られるという利点がある。一方、注入時間を部位によりずらして行う場合には、周囲を先に行う場合と、中央を先に行う場合とがある。特に、中央を先に行う場合には、半導体チップ36とフィルムキャリアテープ32との間において確実に樹脂が充填されてから周囲を充填することで、例えばフリップチップ実装において信頼性を確保する上で必要となるアンダーフィルを注入する工程を確実に行うことができるという利点がある。
この樹脂42にて形成された層は、半導体チップ36とフィルムキャリアテープ32との、熱膨張率の差による熱ストレスを吸収するためのもであると同時に、半導体チップ36の電極38を含む能動面36aの保護も兼ねている。
本実施形態においては、フィルムキャリアテープ32における樹脂42の充填領域に、複数の穴29、31が形成されているので、これらが空気抜きとなる。そして、樹脂42にて形成される樹脂層、つまり半導体チップ36の能動面36aとフィルムキャリアテープ32との間には、空気（気泡）が残りにくくなり、高温多湿下においても信頼性が得られる。また、複数の穴29、31は、空気抜き用の用途以外に、穴のうちのいくつかを前述の矩形穴と同様に樹脂42注入用の穴として用いることもできる。さらに、完成品としての半導体装置においては、プリント基板等の外部基板への実装時に行われるリフロー工程で高温にさらされたときに、穴29、31から水蒸気を抜くことができる。
また、矩形穴11、15内に露出する接続リード24も、樹脂42によって覆われるので、絶縁信頼性が得られる。また特に電極38と接続リード24とが接続された部分は、穴から露出した状態で樹脂42が注入されるため、樹脂層の形成状態を視認することもでき、信頼性を高めることができる。
さらに、矩形穴12、14は、樹脂42の拡がりを止める機能を果たす。つまり、矩形穴12、14の内側に半導体チップ36の長手辺の側端が位置し、その上方で、矩形穴12、14の内周端が位置する。そうすると、表面張力によって、樹脂42は、半導体チップ36の側端と矩形穴12、14の内周端とで拡がりが止められるようになる。
こうして、樹脂封止が終わると、所定の位置で最終的な打ち抜きが行われて半導体装置を得ることができる。
また、上記実施形態の変形例として、以下の形態が与えられる。上記の形態において電極38の位置する側の矩形穴11、15は、半導体チップ36と接続リード24とのボンディングを考慮して半導体チップ36の電極38を含むように、即ち電極38を跨ぐように設けられている。しかし、樹脂の拡がり止めを果たす目的のみであれば、半導体チップ36の電極38の外側（半導体チップ36の外周側）に矩形穴があればよい。またその場合に、半導体チップ36領域内に矩形穴の両辺を完全に位置させる（すなわち、矩形穴の相対向する両辺が完全に半導体チップ36領域の内側に位置する）か、させない（すなわち、矩形穴の相対向する２辺のうちの１辺は半導体チップ36領域内に、他の１辺が半導体チップ36外周の更に外側に位置する）かは問わない。但し、樹脂の流れ拡がり防止の効果を最大限得るとすれば、矩形穴の一方の辺（外側の辺）は半導体チップ36領域よりも更に外側に位置させておいた方がより好ましい。なお、矩形穴がボンディングの用途として使われない構造であるため、その状態においてボンディングが可能な接合（ボンディング）方法、例えば異方性導電接着剤を用いて接合する等の方法を行う必要がある。
また、半導体チップ36の長手辺側（電極38の存在しない側）において、半導体チップ36の外周辺が矩形穴12、14よりも内側に位置するように配置したが、同じく必ずしもそうしなければならないわけではない。すなわち、半導体チップ36の領域内に矩形穴12、14を設けても良い。特に、この方向においてはボンディングを考慮する必要はないため、その設定においてはより自由度がある。いずれにしても、樹脂はその粘性及び張力によりフィルムキャリアテープ32からみたときにフィレット状に形成されているので、フィルムキャリアテープ32と樹脂42との密着性は得られる。
次に、図5A及び図5Bは、上記実施形態の変形例を示す図であり、それぞれ図4A及び図4Bに対応する。
図5A及び図5Bにおいて、フィルムキャリアテープ50には、半導体チップ52の能動面52a側に接続リード54が形成されている。そして、接続リード54をギャップ保持材として、フィルムキャリアテープ50と能動面52aとの間にギャップが形成されている。なお、接続リード54は、15〜35μｍ程度の厚みに形成されている。また、接続リード54との絶縁を図るために、能動面52aにはパッシベーション膜として例えばシリコン酸化膜56が形成されている。そして、フィルムキャリアテープ50と能動面52aとの間には、樹脂58が注入されて、半導体チップ52が樹脂封止されている。また、フィルムキャリアテープ50には、接続リード54上に複数の孔50aが形成されており、各孔50aを介して、ハンダボール60が設けられるようになっている。
その他の構成については、例えば矩形穴11〜15、穴29、31については、上記実施形態と同様であるので説明を省略する。
この変形例によっても、上記実施形態と同様の効果を達成することができる。さらにこの形態のフィルムキャリアテープ50を用いれば、フィルムの下に接続リード54が配設されるので、いいかえるとフィルムが最も外側に位置するので、新たに接続リード54の表面にソルダレジストを塗布する工程を省略できる。
なお、上記各実施形態においては、電極が２辺に形成されたチップを用いたが、４辺に電極が設けられた場合も同様に適用可能である。その際にはテープの４方向に矩形穴が設けられることになる。
また、本例では半導体チップ領域内に外部電極を引き込む形態のいわゆるファンインタイプを説明したが、ファンインタイプとその逆のファンアウトタイプを融合させての適用も可能である。この場合にはファンインタイプは本例を用いてファンアウトタイプは従前の技術を用いて行えば可能である。
上記実施形態において、メッキ処理を行うときには、電解メッキの他に多少製造コストは高くなるが周知の無電解メッキ法を用いてもよい。またフィルムキャリアテープ自体も本例のように導電パターン、接着剤、フィルムの３層からなるテープに限られるものでなく、例えば前述の構成から接着剤の除かれた２層のテープを用いてもよい。
そして、図６は、上記実施形態を適用して製造された半導体装置110を実装した回路基板100を示す図である。
Claims (24)
- 複数の接続リード及び複数の穴を有するフレキシブル基板を、ギャップを形成して、前記フレキシ ブル基板よりも小さい半導体チップの上方に配置する工程と、
前記複数の穴のうち前記半導体チップの電極の上方に形 成されるボンディング穴を介して、前記接続リードと前 記電極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前 記半導体チップの能動面上に樹脂を注入する工程と、
前記穴のうち前記半導体チップのほぼ中央に位置する中 央穴から前記ギャップに樹脂を注入する工程と、
を含み、
前記中央穴からの前記樹脂の注入と、前記ボンディング穴からの前記樹脂の注入とは時間的にずれて行われる半導体装置の製造方法。 - 複数の接続リード及び複数の穴を有するフ レキシブル基板を、ギャップを形成して、半導体チップ の上方に配置する工程と、
前記複数の穴のうちの少なくとも一つから前記ギャップ に樹脂を注入する工程と、
を含み、
前記複数の穴は、前記半導体チップのほぼ中央に位置す る中央穴を含み、
前記中央穴から前記樹脂が注入され、
前記複数の穴は、前記半導体チップの端部の上方に形成 される樹脂止め穴を含み、
前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半導体チップの外周端よりも外側に位置し、前記一辺に対向する他の辺が前記半導体チップの前記外周端よりも内側に位置して、前記ギャップに注入された樹脂の拡がり を止める半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記樹脂止め穴は、前記半導体チップの電極の上方に形成され、該樹脂止め穴を介して前記接続リードと前記電極とが接合される半導体装置の製造方法。 - フィルムキャリアテープを形成する工程 と、
前記フィルムキャリアテープの一部であって複数の接続 リード及び複数の穴を有するフレキシブル基板を、ギャ ップを形成して、半導体チップの上方に配置する工程 と、
前記複数の穴のうちの少なくとも一つから前記ギャップ に樹脂を注入する工程と、
前記樹脂の注入後に、前記フィルムキャリアテープから 個片に切り離す工程と、を含み、
前記フィルムキャリアテープを形成する工程は、
樹脂封止されるべき領域内に形成されて複数の接続部にて接続される前記接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含む半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記接続部及び前記交差部は一括して打ち抜かれる半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれる半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法にお いて、
前記複数の穴は、前記半導体チップのほぼ中央に位置す る中央穴を含み、
前記中央穴から前記樹脂が注入される半導体装置の製造 方法。 - 請求項７記載の半導体装置の製造方法にお いて、
前記フレキシブル基板は、前記半導体チップよりも大き く、
前記複数の穴は、前記半導体チップの電極の上方に形成 されるボンディング穴を含み、
前記ボンディング穴を介して、前記接続リードと前記電 極とを接合する工程と、
前記ボンディング穴から、前記接合された電極を含む前 記半導体チップの能動面上に前記樹脂を注入する工程 と、
を含む半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法にお いて、
前記中央穴からの前記樹脂の注入と、前記ボンディング 穴からの前記樹脂の注入とは時間的にずれて行われる半 導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法に おいて、
前記複数の穴は、前記半導体チップの端部の上方に形成 される樹脂止め穴を含み、
前記樹脂止め穴は、前記ギャップに注入された樹脂の拡 がりを止める半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法に おいて、
前記樹脂止め穴は、矩形をなし、内周端の一辺が前記半 導体チップの外周端よりも外側に位置し、前記一辺に対 向する他の辺が前記半導体チップの前記外周端よりも内 側に位置する半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法に おいて、
前記樹脂止め穴は、前記半導体チップの電極の上方に形 成され、該樹脂止め穴を介して前記接続リードと前記電 極とが接合される半導体装置の製造方法。 - 樹脂封止されるべき領域内に形成されて複数の接続部にて接続される接続リードと、前記樹脂封止の領域外に形成されるメッキリードと、該メッキリードから延設されていずれかの前記接続リードに交差部にて接続される代表リードと、の全てを電気的に導通させた状態の導電パターンをフィルムに形成する工程と、
前記メッキリードを通じて前記導電パターンに電気メッキを施す工程と、
前記接続部及び前記交差部を打ち抜く工程と、
を含むフィルムキャリアテープの製造方法。 - 請求項13記載のフィルムキャリアテープの製造方法において、
前記フィルムに、半導体チップのほぼ中央に位置する中央穴を形成する工程を含むフィルムキャリアテープの製造方法。 - 請求項14記載のフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの電極の上方に位置するボンディング穴を形成する工程を含むフィルムキャリアテープの製造方法。 - 請求項15記載のフィルムキャリアテープの製造方法において、
前記フィルムに、前記半導体チップの端部の上方に位置する樹脂止め穴を形成する工程を含むフィルムキャリアテープの製造方法。 - 請求項13から請求項16のいずれかに記載のフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、一括して打ち抜かれるフィルムキャリアテープの製造方法。 - 請求項13から請求項16のいずれかに記載のフィルムキャリアテープの製造方法において、
前記接続部及び前記交差部は、１箇所ごとに打ち抜かれるフィルムキャリアテープの製造方法。 - 複数の電極を有する半導体チップと、前記半導体チップ上において前記半導体チップと所定距離を隔てて且つ相重なるように位置するフレキシブル基板と、前記半導体チップと前記フレキシブル基板との間に位置し前記半導体チップの前記電極を有する面を封止する樹脂と、を有し、
前記フレキシブル基板は、
前記樹脂によって封止される領域内に形成された、外部 電極を設けるためのパッド部と、
前記樹脂によって封止される領域内に配置され、各々の 前記外部電極と前記半導体チップの各電極とを接続する 複数の接続リードと、
前記樹脂によって封止される領域外に形成された少なく とも一つのメッキリードと、
前記メッキリードから前記樹脂によって封止される領域 内に向けて形成される代表リードと、
を有するとともに、いずれかの前記接続リード同士の接 続部と、前記代表リードといずれかの前記接続リードと の交差部と、が打ち抜かれて穴が形成されている半導体装置。 - 請求項19記載の半導体装置が、該半導体装置の前記パッド部を介して電気的に接続されて搭載された回路基板。
- 樹脂封止型の半導体装置に用いられるフィルムキャリアテープにおいて、
樹脂封止されるべき領域内で外部電極が形成されたパッド部と、
樹脂封止されるべき領域内に配置され、各々の前記外部電極と半導体チップの各電極とを接続する複数の接続リードと、
樹脂封止の領域外に形成される少なくとも一つのメッキリードと、
前記メッキリードから前記樹脂封止されるべき領域内に向けて形成される代表リードと、
を有し、
いずれかの前記接続リード同士の接続部と、前記代表リードといずれかの前記接続リードとの交差部と、が打ち抜かれて穴が形成されているフィルムキャリアテープ。 - 請求項21記載のフィルムキャリアテープにおいて、
半導体チップのほぼ中央に対応する領域に形成される中央穴を有するフィルムキャリアテープ。 - 請求項22記載のフィルムキャリアテープにおいて、
前記半導体チップの電極の上方に対応する領域に形成されるボンディング穴を有するフィルムキャリアテープ。 - 請求項23記載のフィルムキャリアテープにおいて、
前記半導体チップの端部の上方に対応する領域に形成される樹脂止め穴を有するフィルムキャリアテープ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29753196 | 1996-10-17 | ||
| PCT/JP1997/003599 WO1998018162A1 (en) | 1996-10-17 | 1997-10-08 | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004153479A Division JP4062445B2 (ja) | 1996-10-17 | 2004-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3584469B2 true JP3584469B2 (ja) | 2004-11-04 |
Family
ID=17847745
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51551298A Expired - Fee Related JP3608205B2 (ja) | 1996-10-17 | 1997-09-29 | 半導体装置及びその製造方法並びに回路基板 |
| JP51920098A Expired - Fee Related JP3584469B2 (ja) | 1996-10-17 | 1997-10-08 | フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51551298A Expired - Fee Related JP3608205B2 (ja) | 1996-10-17 | 1997-09-29 | 半導体装置及びその製造方法並びに回路基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US6274405B1 (ja) |
| JP (2) | JP3608205B2 (ja) |
| KR (2) | KR100459968B1 (ja) |
| CN (3) | CN1124644C (ja) |
| AU (2) | AU4321997A (ja) |
| TW (2) | TW358231B (ja) |
| WO (2) | WO1998018161A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1124644C (zh) * | 1996-10-17 | 2003-10-15 | 精工爱普生株式会社 | 半导体器件及其制造方法、电路基板和薄膜载带 |
| JP3584470B2 (ja) * | 1996-10-22 | 2004-11-04 | セイコーエプソン株式会社 | フィルムキャリアテープの製造方法及び半導体装置の製造方法 |
| JP3446825B2 (ja) * | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JP3558921B2 (ja) * | 1999-05-14 | 2004-08-25 | シャープ株式会社 | テープキャリア並びにテープキャリア型半導体装置の製造方法 |
| JP3360723B2 (ja) * | 1999-06-08 | 2002-12-24 | 日本電気株式会社 | 半導体素子のチップサイズパッケージ |
| JP3998878B2 (ja) * | 1999-11-25 | 2007-10-31 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、およびパッケージの製造方法 |
| US6576496B1 (en) * | 2000-08-21 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for encapsulating a multi-chip substrate array |
| JP3645511B2 (ja) * | 2001-10-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6674174B2 (en) * | 2001-11-13 | 2004-01-06 | Skyworks Solutions, Inc. | Controlled impedance transmission lines in a redistribution layer |
| JP3726961B2 (ja) * | 2002-06-26 | 2005-12-14 | 三井金属鉱業株式会社 | Ｃｏｆフィルムキャリアテープ及びその製造方法 |
| JP4039298B2 (ja) * | 2003-04-08 | 2008-01-30 | 株式会社デンソー | 樹脂封止型半導体装置およびその製造方法ならびに成形型 |
| DE10318688A1 (de) * | 2003-04-24 | 2004-11-25 | W. C. Heraeus Gmbh & Co. Kg | Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür |
| US7496961B2 (en) * | 2003-10-15 | 2009-02-24 | Intel Corporation | Methods and apparatus to provide network traffic support and physical security support |
| JP3829939B2 (ja) * | 2003-11-14 | 2006-10-04 | セイコーエプソン株式会社 | 半導体装置の製造方法及び製造装置 |
| DE102004012979B4 (de) * | 2004-03-16 | 2009-05-20 | Infineon Technologies Ag | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls |
| JP2007150088A (ja) * | 2005-11-29 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 配線基板およびその製造方法 |
| DE102005063272A1 (de) * | 2005-12-30 | 2007-07-05 | Robert Bosch Gmbh | Flexible Leiterplatte und Kontaktierverfahren |
| TWI295845B (en) * | 2006-02-22 | 2008-04-11 | Advanced Semiconductor Eng | Punch type substrate strip |
| DE102006031344A1 (de) * | 2006-07-06 | 2008-01-10 | Epcos Ag | Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung |
| CN101373748B (zh) * | 2007-08-20 | 2011-06-15 | 宏茂微电子(上海)有限公司 | 晶圆级封装结构及其制作方法 |
| JP4344766B2 (ja) * | 2007-11-30 | 2009-10-14 | シャープ株式会社 | ソースドライバ、ソースドライバの製造方法、および液晶モジュール |
| US7989266B2 (en) * | 2009-06-18 | 2011-08-02 | Aptina Imaging Corporation | Methods for separating individual semiconductor devices from a carrier |
| EP2757583A1 (en) * | 2013-01-17 | 2014-07-23 | Funai Electric Co., Ltd. | Chip on film, and method of manufacture thereof |
| KR102413224B1 (ko) * | 2015-10-01 | 2022-06-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자, 발광 소자 제조방법 및 발광 모듈 |
| JP7341942B2 (ja) * | 2019-06-21 | 2023-09-11 | 旭化成株式会社 | 包装体及びその製造方法 |
| CN112768368A (zh) * | 2021-02-26 | 2021-05-07 | 艾极倍特(上海)半导体设备有限公司 | 一种半导体大功率器件封装设备的制造方法 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5414676A (en) * | 1977-07-06 | 1979-02-03 | Hitachi Ltd | Carrier tape and electronic parts using it |
| US5391915A (en) * | 1978-11-20 | 1995-02-21 | Hatachi, Ltd. | Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate |
| DE3686990T2 (de) * | 1985-08-23 | 1993-04-22 | Nippon Electric Co | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
| JPS6286737A (ja) * | 1985-10-11 | 1987-04-21 | Seiko Epson Corp | フエイスダウンボンデイング用基板 |
| US5162896A (en) * | 1987-06-02 | 1992-11-10 | Kabushiki Kaisha Toshiba | IC package for high-speed semiconductor integrated circuit device |
| US4935312A (en) * | 1987-06-25 | 1990-06-19 | Nippon Mining Co., Ltd. | Film carrier having tin and indium plated layers |
| JPH0793485B2 (ja) * | 1988-05-16 | 1995-10-09 | カシオ計算機株式会社 | Ｉｃユニットの接続方法 |
| JPH03169035A (ja) * | 1989-11-28 | 1991-07-22 | Nec Corp | フィルムキャリヤーテープ |
| JP2525354Y2 (ja) | 1990-01-31 | 1997-02-12 | 株式会社秩父富士 | 半導体装置 |
| JPH03283440A (ja) * | 1990-03-30 | 1991-12-13 | Toshiba Corp | 半導体装置 |
| EP0472435B1 (en) * | 1990-08-22 | 1995-11-02 | Nec Corporation | Carrier for film carrier type semiconductor device |
| JPH04330744A (ja) * | 1990-09-14 | 1992-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5521425A (en) * | 1990-12-21 | 1996-05-28 | Hewlett-Packard Company | Tape automated bonded (TAB) circuit |
| JPH04260342A (ja) * | 1991-02-15 | 1992-09-16 | Hitachi Ltd | 半導体集積回路装置 |
| JP2884271B2 (ja) * | 1991-06-27 | 1999-04-19 | 三井金属鉱業株式会社 | 両面ｔａｂの製造方法 |
| JP2949969B2 (ja) | 1991-11-12 | 1999-09-20 | 日本電気株式会社 | フィルムキャリア半導体装置 |
| JP2982450B2 (ja) * | 1991-11-26 | 1999-11-22 | 日本電気株式会社 | フィルムキャリア半導体装置及びその製造方法 |
| JP2748759B2 (ja) | 1992-01-06 | 1998-05-13 | 日本電気株式会社 | フィルムキャリアテープの製造方法 |
| JP2875122B2 (ja) * | 1992-11-20 | 1999-03-24 | 株式会社東芝 | リ−ド・キャリア |
| US5477611A (en) | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| JP2674536B2 (ja) | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | チップキャリア半導体装置及びその製造方法 |
| JP2852178B2 (ja) * | 1993-12-28 | 1999-01-27 | 日本電気株式会社 | フィルムキャリアテープ |
| US5976912A (en) * | 1994-03-18 | 1999-11-02 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
| JP2647001B2 (ja) | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
| JPH0817865A (ja) | 1994-06-29 | 1996-01-19 | Hitachi Ltd | 半導体装置 |
| JP3866777B2 (ja) | 1994-08-29 | 2007-01-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
| EP0706208B1 (en) * | 1994-10-03 | 2002-06-12 | Kabushiki Kaisha Toshiba | Method of manufacturing of a semiconductor package integral with semiconductor chip. |
| US5748209A (en) * | 1994-10-31 | 1998-05-05 | Hewlett-Packard Company | Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered |
| JPH08236586A (ja) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | 半導体装置及びその製造方法 |
| KR100290993B1 (ko) | 1995-06-13 | 2001-08-07 | 이사오 우치가사키 | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 |
| JPH09260585A (ja) | 1996-03-25 | 1997-10-03 | Fuji Electric Co Ltd | 平型半導体素子 |
| JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3359824B2 (ja) | 1996-10-08 | 2002-12-24 | 株式会社三井ハイテック | Ｂｇａ型半導体装置の製造方法 |
| CN1124644C (zh) * | 1996-10-17 | 2003-10-15 | 精工爱普生株式会社 | 半导体器件及其制造方法、电路基板和薄膜载带 |
| JPH10256318A (ja) * | 1997-03-10 | 1998-09-25 | Seiko Epson Corp | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 |
| US6002168A (en) * | 1997-11-25 | 1999-12-14 | Tessera, Inc. | Microelectronic component with rigid interposer |
| JP3482850B2 (ja) * | 1997-12-08 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3588801B2 (ja) * | 1998-01-12 | 2004-11-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-09-29 CN CN97191451A patent/CN1124644C/zh not_active Expired - Fee Related
- 1997-09-29 WO PCT/JP1997/003458 patent/WO1998018161A1/ja active IP Right Grant
- 1997-09-29 AU AU43219/97A patent/AU4321997A/en not_active Abandoned
- 1997-09-29 JP JP51551298A patent/JP3608205B2/ja not_active Expired - Fee Related
- 1997-09-29 US US09/077,804 patent/US6274405B1/en not_active Expired - Lifetime
- 1997-09-29 CN CNB031198171A patent/CN1272837C/zh not_active Expired - Fee Related
- 1997-09-29 KR KR10-1998-0704524A patent/KR100459968B1/ko not_active IP Right Cessation
- 1997-10-04 TW TW086114535A patent/TW358231B/zh not_active IP Right Cessation
- 1997-10-08 US US09/091,127 patent/US6262473B1/en not_active Expired - Lifetime
- 1997-10-08 WO PCT/JP1997/003599 patent/WO1998018162A1/ja active IP Right Grant
- 1997-10-08 JP JP51920098A patent/JP3584469B2/ja not_active Expired - Fee Related
- 1997-10-08 CN CN97191450A patent/CN1126163C/zh not_active Expired - Fee Related
- 1997-10-08 KR KR10-1998-0704526A patent/KR100496762B1/ko not_active IP Right Cessation
- 1997-10-08 AU AU44713/97A patent/AU4471397A/en not_active Abandoned
- 1997-10-15 TW TW086115153A patent/TW365694B/zh not_active IP Right Cessation
-
2001
- 2001-06-19 US US09/883,390 patent/US6452257B2/en not_active Expired - Lifetime
-
2002
- 2002-04-12 US US10/120,534 patent/US6867068B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020110943A1 (en) | 2002-08-15 |
| KR100459968B1 (ko) | 2005-04-28 |
| US20010029062A1 (en) | 2001-10-11 |
| CN1516250A (zh) | 2004-07-28 |
| US6274405B1 (en) | 2001-08-14 |
| AU4471397A (en) | 1998-05-15 |
| KR100496762B1 (ko) | 2005-09-30 |
| AU4321997A (en) | 1998-05-15 |
| CN1206494A (zh) | 1999-01-27 |
| JP3608205B2 (ja) | 2005-01-05 |
| CN1126163C (zh) | 2003-10-29 |
| CN1272837C (zh) | 2006-08-30 |
| US6262473B1 (en) | 2001-07-17 |
| TW365694B (en) | 1999-08-01 |
| US6452257B2 (en) | 2002-09-17 |
| KR19990072170A (ko) | 1999-09-27 |
| CN1124644C (zh) | 2003-10-15 |
| CN1206496A (zh) | 1999-01-27 |
| US6867068B2 (en) | 2005-03-15 |
| KR19990072172A (ko) | 1999-09-27 |
| WO1998018161A1 (en) | 1998-04-30 |
| TW358231B (en) | 1999-05-11 |
| WO1998018162A1 (en) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584469B2 (ja) | フィルムキャリアテープ及び半導体装置、これらの製造方法並びに回路基板 | |
| US7772687B2 (en) | Multiple electronic component containing substrate | |
| US20030173666A1 (en) | Semiconductor device | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| JPH07321248A (ja) | ボールグリッドアレイ半導体装置およびその製造方法 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JPH0595015A (ja) | 半導体装置 | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP2009283835A (ja) | 半導体装置及びその製造方法 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP4062445B2 (ja) | 半導体装置の製造方法 | |
| KR100357883B1 (ko) | 반도체장치및그제조방법 | |
| KR100610916B1 (ko) | 반도체패키지 | |
| JPS6143438A (ja) | 半導体装置 | |
| JP3506029B2 (ja) | テープ状配線基板及びそれを用いた半導体装置 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JP2001024033A (ja) | 半導体素子実装用テープ、半導体装置及びそれらの製造方法 | |
| JP3646663B2 (ja) | 半導体装置の製造方法 | |
| JP3824076B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP3917383B2 (ja) | 半導体チップ搭載基板およびそれを用いた半導体装置 | |
| JP2000332143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |