JP2884271B2 - 両面ｔａｂの製造方法 - Google Patents

両面ｔａｂの製造方法

Info

Publication number
JP2884271B2
JP2884271B2 JP3181626A JP18162691A JP2884271B2 JP 2884271 B2 JP2884271 B2 JP 2884271B2 JP 3181626 A JP3181626 A JP 3181626A JP 18162691 A JP18162691 A JP 18162691A JP 2884271 B2 JP2884271 B2 JP 2884271B2
Authority
JP
Japan
Prior art keywords
double
conductor
sided
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3181626A
Other languages
English (en)
Other versions
JPH056924A (ja
Inventor
與志隆 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP3181626A priority Critical patent/JP2884271B2/ja
Publication of JPH056924A publication Critical patent/JPH056924A/ja
Application granted granted Critical
Publication of JP2884271B2 publication Critical patent/JP2884271B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は両面ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）の製造方法に関
し、特に高速応答性、高周波特性等の特性に優れ、製造
工程が大幅に短縮された両面ＴＡＢの製造方法に関す
る。
【０００２】
【従来の技術】従来の両面ＴＡＢの製造方法は、図１
（ａ）〜（ｅ）、図２（ａ）〜（ｄ）および図３（ａ）
〜（ｃ）のような工程により製造される。すなわち、図
１（ａ）に示されるように、中央にポリイミド等からな
る絶縁層１を有し、その両面に薄い導体層２ａ，２ｂか
らなる両面基板を準備する。次に、図１（ｂ）のように
両面にレジスト１０ａを形成する。さらに、図１（ｃ）
のごとく、裏面の導体層２ａをエッチングし、穴部を形
成する。その後、図１（ｄ）のように表面のレジスト１
０ａ間に電気メッキにより配線パターン５を形成する。
さらに、図１（ｅ）のようにレジスト１０ａを剥離後、
導体層２ａ，２ｂをレジストとして、穴部の絶縁層１を
化学的にエッチング除去してバイアホール部３を形成す
る。
【０００３】また、図２（ａ）に示されるごとく、導体
層２ａ，２ｂおよびバイアホール部３に、化学メッキに
より薄い導体皮膜１１を形成する。さらに図２（ｂ）の
ようにフォトレジスト法により片面（パターン側）にレ
ジスト１０ｂを形成する。そして、図２（ｃ）のように
裏面に電気メッキにより比較的厚みの大きい導体層２ｃ
を形成する。さらに、図２（ｄ）のように導体層２ｃお
よびレジスト１０ｂの上にさらにレジスト１０ｃを形成
する。
【０００４】その後、図３（ａ）のようにエッチングに
より裏側の導体層２ｃの一部をエッチング除去し、レジ
スト１０ｂ，１０ｃを剥離する。さらに、図３（ｂ）の
ように導体層２ａ，２ｃおよび導体皮膜１１をレジスト
とし、デバイスホール部４等の窓あき部の絶縁層１を化
学的にエッチングする。最後に、図３（ｃ）のごとく、
フラッシュエッチングにより導体層２ａ，２ｂ，２ｃお
よび導体皮膜１１の所要部分のみを残して除去し、両面
ＴＡＢを形成していた。
【０００５】しかしながら、このような製造方法では、
フォトレジストを３回または４回必要とし、絶縁層のエ
ッチング工程も２回必要であり、さらには化学メッキ処
理や電気メッキ処理が必要であるため、製造工程が極め
て繁雑となる。しかも、裏面側の導通用穴部と表面側の
配線パターンとの位置合せ精度に不良があると、両面の
導通が確保できないという課題もある。
【０００６】
【発明が解決しようとする課題】本発明は、これらの従
来技術の課題を解決すべくなされたもので、製造工程が
大幅に短縮され、かつ経済性に優れ、また製品の自由度
が高く、しかも信頼性のある両面ＴＡＢの製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の上記目的は、次
に示す製造方法によって達成される。
【０００８】すなわち、本発明の両面ＴＡＢの製造方法
は、中央に絶縁層、その両面に導体層を有する基板を用
い、そのデバイス面の導体層をフォトレジストエッチン
グにより穴形状加工した後、両面の導体層をレジストと
し、該絶縁層を化学的または機械的に穴形状加工し開口
部を設け、次いでパターン面の導体層をフォトレジスト
エッチングによって配線パターンを形成し、該配線パタ
ーンとデバイス面の導体層であるグランド層とをワイヤ
ボンディングで接続し導通させ、接続部を樹脂で封止す
ることを特徴とする。
【０００９】以下、本発明の製造方法を図面に基づいて
具体的に説明する。図４（ａ）〜（ｆ）は、本発明の製
造工程の一例を示す工程図である。
【００１０】本発明においても、図４（ａ）に示される
ように、中央にポリイミド等からなる絶縁層１を有し、
その両面に銅箔等からなる比較的薄い導体層２ａ，２ｂ
を有する両面基板を出発材料とする。次に、図４（ｂ）
に示されるようにデバイス面（裏面）の導体層２ｂにバ
イアホール部３、デバイスホール部４等の穴加工をフォ
トレジストエッチング法にて形成する。このバイアホー
ル部３が２メタルＴＡＢの両面導体接続用となる。さら
に、図４（ｃ）のように導体層２ａ，２ｂをレジストと
して絶縁層１を化学的または機械的加工により加工す
る。
【００１１】その後、図４（ｄ）のようにフォトレジス
トエッチングによりパターン面（表面）の導体層２ａに
配線パターン５を形成する。次に、図４（ｅ）に示され
るように、必要な端子メッキ６を施した後、ワイヤボン
ディング７により表面の導体である配線パターン５と裏
面の導体である加工された導体層（グランド層）８を接
続し、導通させる。そして、図４（ｆ）のように接続部
を樹脂９で封止し、両面ＴＡＢとする。
【００１２】このようにして両面ＴＡＢが製造される。
この両面ＴＡＢのパターン面（表側）の斜視図の一例を
図５に示すと共に、Ｘ−Ｘ部分の断面図を図６に示す。
なお、図６における符号は図４と同じであり、両側導体
接続用窓あき部は折り曲用窓あき部と別個に設けられて
いるが、この折り曲げ用窓あき部を両面導体接続用窓あ
き部と兼用して用いてもよい。また、この両側導体接続
用窓あき部の形状は任意である。
【００１３】
【実施例】以下、実施例に基づいて本発明を具体的に説
明する。
【００１４】図４の工程に基づいて両面ＴＡＢを作成し
た。
【００１５】すなわち、５０μｍのポリイミドを中間層
（絶縁層）とし、その両側に３５μｍの銅箔からなる導
電層を有する両面板（エスパネックス両面板、新日鉄化
学（株）製）を用意し、両面にドライフィルムラミネー
ト後、裏面の銅箔層の所望部分にフォトレジストエッチ
ング法によってデバイスホール部、バイアホール部（両
面導体接続用窓あき部）を形成した。次に、両面の銅箔
層をレジストとし、水加ヒドラジン含有アルカリ液にて
絶縁層であるポリイミドをエッチングした。
【００１６】さらに、両面にドライフィルムをラミネー
ト後、表面にフォトレジスト法によって所定の配線パタ
ーンを形成した。必要部分にソルダーレジスト印刷を施
した後、フィンガー部、窓あき部にニッケル２μｍ、金
０．５μｍの厚さにそれぞれ電気メッキを施した。ま
た、この時の窓あき部の導体幅は１００μｍであった。
２５μｍφ金線にて、裏面の加工された導体層（グラン
ド層）をボールボンディング、配線パターンをウェッジ
ボンディングによりワイヤボンディングを行ない、両者
を接続し、導通させた。このワイヤボンディングによる
接続部をポリイミドワニスにより封止し、硬化した。
【００１７】このようにして得られた両面ＴＡＢは、高
速応答性、高周波特性等の特性に優れ、極めて信頼性の
高いものであった。
【００１８】
【発明の効果】以上のような本発明では、次のような効
果を奏する。
【００１９】（１）フォトレジストの回数が少なくな
り、また無電解メッキ、電気メッキ処理が不要となり、
さらに絶縁層のエッチングが１回ですむため、製造工程
が大幅に短縮される。
【００２０】（２）両側導体接続用窓あき部の形状を任
意に形成することが可能となる。
【００２１】（３）ワイヤボンディングで接続し導通さ
せ、また樹脂で封止するために、熱衝撃等による熱応力
に対する信頼性がよい。
【００２２】また、本発明による製造方法において、材
料を選択することによって、副次的に次の効果を有する
こととなる。
【００２３】（１）絶縁層にポリイミドを用いた場合に
は耐熱性が良好なために、ワイヤボンディングにおいて
高温設定（２００℃）ができ、ワイヤボンディングの信
頼性がよい。
【００２４】（２）ワイヤボンディング用のチップやワ
イヤを選択することにより、ファインパターンも可能と
なる（例えば１８μｍφ金線、５０μｍ幅）。
【００２５】（３）ワイヤボンディング用のワイヤを選
択することにより（銅線、アルミニウム線等）、従来よ
りも経済性に優れる。
【００２６】従って、本発明は両面ＴＡＢの製造方法と
して好適である。
【図面の簡単な説明】
【図１】 従来の両面ＴＡＢの製造方法を示す工程図。
【図２】 従来の両面ＴＡＢの製造方法を示す工程図。
【図３】 従来の両面ＴＡＢの製造方法を示す工程図。
【図４】 本発明の両面ＴＡＢの製造方法を示す工程
図。
【図５】 本発明により得られる両面ＴＡＢの裏面（部
品面）の一例を示す斜視図。
【図６】 図５のＸ−Ｘ部分の断面図。
【符号の説明】
１ 絶縁層、 ２ａ，２ｂ 導体層、 ３ バイアホー
ル部、４ デバイスホール部、 ５ 配線パターン、
６ 端子メッキ、７ ワイヤボンディング、 ８ グラ
ンド層、 ９ 樹脂。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 中央に絶縁層、その両面に導体層を有す
    る基板を用い、そのデバイス面の導体層をフォトレジス
    トエッチングにより穴形状加工した後、両面の導体層を
    レジストとし該絶縁層を化学的に、または機械的に穴形
    状加工し開口部を設け、次いでパターン面の導体層をフ
    ォトレジストエッチングによって配線パターンを形成
    し、該配線パターンとデバイス面の導体層であるグラン
    ド層とをワイヤボンディングで接続し導通させ、接続部
    を樹脂で封止することを特徴とする両面ＴＡＢの製造方
    法。
JP3181626A 1991-06-27 1991-06-27 両面ｔａｂの製造方法 Expired - Fee Related JP2884271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3181626A JP2884271B2 (ja) 1991-06-27 1991-06-27 両面ｔａｂの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3181626A JP2884271B2 (ja) 1991-06-27 1991-06-27 両面ｔａｂの製造方法

Publications (2)

Publication Number Publication Date
JPH056924A JPH056924A (ja) 1993-01-14
JP2884271B2 true JP2884271B2 (ja) 1999-04-19

Family

ID=16104073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3181626A Expired - Fee Related JP2884271B2 (ja) 1991-06-27 1991-06-27 両面ｔａｂの製造方法

Country Status (1)

Country Link
JP (1) JP2884271B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945868A (en) * 1989-06-21 1990-08-07 General Motors Corporation Two cycle exhaust recycling
JP3608205B2 (ja) 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板

Also Published As

Publication number Publication date
JPH056924A (ja) 1993-01-14

Similar Documents

Publication Publication Date Title
US4052787A (en) Method of fabricating a beam lead flexible circuit
US6312614B1 (en) Method for production of interposer for mounting semiconductor element
TW501240B (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JP2001036200A (ja) 印刷配線板、印刷配線板の製造方法、および小形プラスチック成型品の製造方法
JP2884271B2 (ja) 両面ｔａｂの製造方法
US4965700A (en) Thin film package for mixed bonding of chips
JP2565387B2 (ja) Ｉｃカード用プリント配線板とその製造方法
JPS5830189A (ja) 微小回路素子の製造法
JP2002343925A (ja) マルチチップモジュールの製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JP3095857B2 (ja) 電子部品搭載用基板
JP2784248B2 (ja) 半導体装置の製造方法
JPH0521537A (ja) フイルムキヤリア装置
JPS58101080A (ja) サ−マルヘツドの製造方法
JPH01128493A (ja) 多層配線基板の製造方法
JPS60187093A (ja) 金属プリント基板およびその製造方法
JP2001291800A (ja) 電子部品用パッケージ
JP3074667B2 (ja) チップキャリア及びその製造方法
JP2003188535A (ja) 両面フレキシブル配線板およびその製造方法
JP3188783B2 (ja) フィルムキャリア、フィルムキャリアデバイスおよびフィルムキャリアの製造方法
JPH03255691A (ja) プリント配線板
JP2000133914A (ja) プリント配線板及びその製造方法
JP2000294905A (ja) パッケージ用配線板の製造方法
JPH0629355A (ja) 大規模配線基板及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees