JPS5830189A - 微小回路素子の製造法 - Google Patents
微小回路素子の製造法Info
- Publication number
- JPS5830189A JPS5830189A JP12863881A JP12863881A JPS5830189A JP S5830189 A JPS5830189 A JP S5830189A JP 12863881 A JP12863881 A JP 12863881A JP 12863881 A JP12863881 A JP 12863881A JP S5830189 A JPS5830189 A JP S5830189A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- copper foil
- folded
- microcircuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は各種電子機器に使用される微小回路素子の製造
法に関するものである。ビデオ、テ−ブレーコダ等、電
子機器の小型化に伴い、配線基板上の実装密度を高くす
るために、微小回路素子を配線基板に集積することが行
なわれる。
法に関するものである。ビデオ、テ−ブレーコダ等、電
子機器の小型化に伴い、配線基板上の実装密度を高くす
るために、微小回路素子を配線基板に集積することが行
なわれる。
この微小回路素子は、一般に、絶縁板（紙基材とエポキ
シ樹脂の積層板）の片面に鋼箔を貼着し、該銅箔にエツ
チングによって導体回路を形成し、これにソルダリング
レジストのマスクを介してチップ電子部品、リード端子
等を半田付け、あるいはボンデングによつて取付けてい
る。
シ樹脂の積層板）の片面に鋼箔を貼着し、該銅箔にエツ
チングによって導体回路を形成し、これにソルダリング
レジストのマスクを介してチップ電子部品、リード端子
等を半田付け、あるいはボンデングによつて取付けてい
る。
しかし、この方法は集積密度に限界があるのでこの微小
回路素子を２つ折りにして、これをさらに小型化するこ
とが行なわれている。
回路素子を２つ折りにして、これをさらに小型化するこ
とが行なわれている。
この２つ折りの微小回路素子の従来の製造法をＩＮ１図
について説明する。０）は硬質の絶縁板１の中央に折り
曲げを容易にするためのスリット２を設けた硬質基板で
ある。←）はプラスチックフィルム６の表面に公知のエ
ツチング技術によって導体回路４を形成したフレキシブ
ル回路板である。このフレキシブル回路板←）を硬質基
板Ｈ）Ｋ位置合せして接着剤によって接着し、フ等によ
ってカバーしてチップ部品５やリード端子６を半田付け
あるいはボンデングによって取付けた後、硬質基板（イ
）をスリット２の部分で折曲げて（ハ）に示すような２
つ折りの微小回路素子にしていた。
について説明する。０）は硬質の絶縁板１の中央に折り
曲げを容易にするためのスリット２を設けた硬質基板で
ある。←）はプラスチックフィルム６の表面に公知のエ
ツチング技術によって導体回路４を形成したフレキシブ
ル回路板である。このフレキシブル回路板←）を硬質基
板Ｈ）Ｋ位置合せして接着剤によって接着し、フ等によ
ってカバーしてチップ部品５やリード端子６を半田付け
あるいはボンデングによって取付けた後、硬質基板（イ
）をスリット２の部分で折曲げて（ハ）に示すような２
つ折りの微小回路素子にしていた。
ところで上記従来の製造法は、硬質基板０）とフレキシ
ブル回路板＃：１）が別工程で製造されるため、工程の
多いこと、および硬質基板０）とフレキシブル回路板ｆ
Ｐ）との位置合せを正確にするために精密な作業を必要
とすることなどの理由によって生産性の低いのが欠点で
ある。また、放熱効果を上げるために硬質基板（イ）に
給線被膜を施したアルミ□板を使用するときは、スリッ
ト２のバ’ＪＫよりフレキシブル回路板←）が損傷を受
けることがある。本発明は上記のような欠点のない微小
回路素子の製造法を提供することを目的とする。
ブル回路板＃：１）が別工程で製造されるため、工程の
多いこと、および硬質基板０）とフレキシブル回路板ｆ
Ｐ）との位置合せを正確にするために精密な作業を必要
とすることなどの理由によって生産性の低いのが欠点で
ある。また、放熱効果を上げるために硬質基板（イ）に
給線被膜を施したアルミ□板を使用するときは、スリッ
ト２のバ’ＪＫよりフレキシブル回路板←）が損傷を受
けることがある。本発明は上記のような欠点のない微小
回路素子の製造法を提供することを目的とする。
本発明の実施例を第２図について説明する。
ムはアルミニニーム、銅、鉄又はこれらを生成分とする
合金よりなる金属板１１の表面にガラス布にエポキシ樹
脂等を含浸した絶縁物によって電気絶縁層１２を形成し
、その上に銅箔１６を貼着した原板である。この原板ム
の表面（銅箔１６）および裏面（金属板１１ ）＆ＣＢ
Ｋ示すようにエツチングレジスト１４を塗付する。表向
のエツチングレジスト１４は銅箔１５に導体回路を形成
するためのものであり、裏面のエツチングレジスト１４
は金属板１１を２つ折りＫするための肉薄部又は切断部
を形成するためのものである。そしてエツチングを終了
すると、Ｃに示すように、表面には導体回路１５、裏面
には肉薄部又は切断部１６が形成される。エツチング液
には塩化第２銅液等が使用されるが金属板１１をアルミ
ニニームにするとアルミニュームと銅とはエツチング速
度が１０対１程度の差異があるので、この差異を利用す
れば５００μの金属（アルミ）板１１のエツチングと、
６５μの銅箔１６のエツチングとを同時に行なうことが
可能である。
合金よりなる金属板１１の表面にガラス布にエポキシ樹
脂等を含浸した絶縁物によって電気絶縁層１２を形成し
、その上に銅箔１６を貼着した原板である。この原板ム
の表面（銅箔１６）および裏面（金属板１１ ）＆ＣＢ
Ｋ示すようにエツチングレジスト１４を塗付する。表向
のエツチングレジスト１４は銅箔１５に導体回路を形成
するためのものであり、裏面のエツチングレジスト１４
は金属板１１を２つ折りＫするための肉薄部又は切断部
を形成するためのものである。そしてエツチングを終了
すると、Ｃに示すように、表面には導体回路１５、裏面
には肉薄部又は切断部１６が形成される。エツチング液
には塩化第２銅液等が使用されるが金属板１１をアルミ
ニニームにするとアルミニュームと銅とはエツチング速
度が１０対１程度の差異があるので、この差異を利用す
れば５００μの金属（アルミ）板１１のエツチングと、
６５μの銅箔１６のエツチングとを同時に行なうことが
可能である。
エツチング工程が終了するとエツチングレジストを除去
してチップ部品の実装工程に入る。
してチップ部品の実装工程に入る。
チップ部品を実装する前に１回路溝体１５の折り曲げ部
を保護するために、該部分の上に耐熱性、絶縁性のフレ
欅シプルフイルム１７を接着剤により熱圧着する。なお
、このフレキシブルフィルム１７はスクリーン印刷によ
って形成してもよい。次にチップ電子部品およびリード
端子を取付ける部分を除き、Ｊ［ｉｆＬムの表面全体に
ソルダリングレジストの被層１８をスクリーン印刷その
他の手段によって形成する。なお、フレキシブルフィル
ム１７を被着させである部分は、フレキシブルフィルム
１７がその代りをするからソルダリングレジストを塗着
する必要はない。ソルダリングレジストを塗付した後、
露出している回路導体１５の表面の酸化皮膜を除去し清
浄化した後、チップ電子部品１９およびリード端子２０
を半田付けするととによって実装工程を終了する。Ｄは
実装工程の終了した微小回路素子を示している。
を保護するために、該部分の上に耐熱性、絶縁性のフレ
欅シプルフイルム１７を接着剤により熱圧着する。なお
、このフレキシブルフィルム１７はスクリーン印刷によ
って形成してもよい。次にチップ電子部品およびリード
端子を取付ける部分を除き、Ｊ［ｉｆＬムの表面全体に
ソルダリングレジストの被層１８をスクリーン印刷その
他の手段によって形成する。なお、フレキシブルフィル
ム１７を被着させである部分は、フレキシブルフィルム
１７がその代りをするからソルダリングレジストを塗着
する必要はない。ソルダリングレジストを塗付した後、
露出している回路導体１５の表面の酸化皮膜を除去し清
浄化した後、チップ電子部品１９およびリード端子２０
を半田付けするととによって実装工程を終了する。Ｄは
実装工程の終了した微小回路素子を示している。
本発明においては１枚の原ｍＡから複数個の同極又は１
４種の微小回路素子が同時に製造される０すなわち大型
の原板ムに、複数個のパターンにつきＢ、Ｏ，Ｄの工程
を施した後、個々の倣小回路素子毎く分断し、分断した
個々の微小回路素子をそれぞれ肉薄部又は切断部１６で
折り曲け、金属板１１を２つ折りにして接着剤によって
接合して完成する。瓦は完成した微小回路素子を示して
いる。なお、必要に応じて、その表面を点線で示すよう
に＃８脂２１でモールドしてもよい。
４種の微小回路素子が同時に製造される０すなわち大型
の原板ムに、複数個のパターンにつきＢ、Ｏ，Ｄの工程
を施した後、個々の倣小回路素子毎く分断し、分断した
個々の微小回路素子をそれぞれ肉薄部又は切断部１６で
折り曲け、金属板１１を２つ折りにして接着剤によって
接合して完成する。瓦は完成した微小回路素子を示して
いる。なお、必要に応じて、その表面を点線で示すよう
に＃８脂２１でモールドしてもよい。
以上述べたように本発明は金属板１１の表面に、ＶＩＬ
気絶縁層１２を介して銅箔１５を貼着した原板ムにエツ
チング処理によってその表面には銅箔よりなる導体回路
１５を、裏面には金属板１１を２つ折りにする部分に肉
薄部又は切断部１６を形成し、次に前記導体回路１５の
折り曲げる部分の上に耐熱性、絶縁性の７レキシプルフ
イルム１７を貼着すると共にその他の部分にはチップ電
子部品１９およびリード端子２０を取付ける部分を除い
てソルダリングレジストの層１８を形成しＪ該ソルダリ
ングレジストの層１８から１出した前記導体回路１５に
前記電子部品１９およびリード端子２０を半田付けした
後、前記肉薄部又は切断部１６を折り曲げて前記金属板
１１を２つ折、！ｌｌＫすることを％徴とする微小回路
素子の製造法であって、１枚の原板ＡＪＣエツチング処
理により導体回路および折曲は部を形成する工程と、チ
ップ電子部品およびリード端子を実装する工程が引き続
いて行なわれるので金属板の加工と導体回路の形成とを
別個の工程で行なう第１図の従来の方法に比べて製造工
程が著しく合理化されているばかりでなく、第１図の従
来法において難点とされていた前記位置合せの困難な作
業がなく、生産性を著しく向上するすぐれた効果を有す
る。
気絶縁層１２を介して銅箔１５を貼着した原板ムにエツ
チング処理によってその表面には銅箔よりなる導体回路
１５を、裏面には金属板１１を２つ折りにする部分に肉
薄部又は切断部１６を形成し、次に前記導体回路１５の
折り曲げる部分の上に耐熱性、絶縁性の７レキシプルフ
イルム１７を貼着すると共にその他の部分にはチップ電
子部品１９およびリード端子２０を取付ける部分を除い
てソルダリングレジストの層１８を形成しＪ該ソルダリ
ングレジストの層１８から１出した前記導体回路１５に
前記電子部品１９およびリード端子２０を半田付けした
後、前記肉薄部又は切断部１６を折り曲げて前記金属板
１１を２つ折、！ｌｌＫすることを％徴とする微小回路
素子の製造法であって、１枚の原板ＡＪＣエツチング処
理により導体回路および折曲は部を形成する工程と、チ
ップ電子部品およびリード端子を実装する工程が引き続
いて行なわれるので金属板の加工と導体回路の形成とを
別個の工程で行なう第１図の従来の方法に比べて製造工
程が著しく合理化されているばかりでなく、第１図の従
来法において難点とされていた前記位置合せの困難な作
業がなく、生産性を著しく向上するすぐれた効果を有す
る。
第１図：従来の微小回路素子の製造法の説明図で、０）
（ロ）（ハ）はその工程を１序を示す。 第２図二本発明の詳細な説明図で、Ａ、Ｂ、Ｃ，Ｄ、Ｂ
はその工程の順序を示す。 〔記号〕１１・・・金属板、１２・・・電気絶縁層、１
６・・・銅箔、１４・・・エツチングレジスト、１５・
・・導体回路、１６・・・肉薄切断部、１７・・・フレ
キシブルフィルム、 １８・・・ソルダリングレジスト、 １９・・・チップ電子部品、２０・・・リード端子、２
１・・・樹脂 第１図 才２図
（ロ）（ハ）はその工程を１序を示す。 第２図二本発明の詳細な説明図で、Ａ、Ｂ、Ｃ，Ｄ、Ｂ
はその工程の順序を示す。 〔記号〕１１・・・金属板、１２・・・電気絶縁層、１
６・・・銅箔、１４・・・エツチングレジスト、１５・
・・導体回路、１６・・・肉薄切断部、１７・・・フレ
キシブルフィルム、 １８・・・ソルダリングレジスト、 １９・・・チップ電子部品、２０・・・リード端子、２
１・・・樹脂 第１図 才２図
Claims (1)
- 【特許請求の範囲】 （１） 金属板の表面に電気絶縁層を介して銅箔を貼
着した原板に、エツチング処理によつ−ｔ７その表面に
は銅箔よりなる導体回路を、裏面には金属板を２つ折り
Ｋする部分に肉薄部又は切断部を形成し、次に前記導体
回路の折り曲げる部分の上に耐熱性、絶縁性のフレキシ
ブルフィルムを貼着すると共にその他の部分にはチップ
電子部品およびリード端子を取付ける部分を除いてソル
ダリングレジストの層を形成シ、該ソルダリングレジス
トの層から露出した前記導体回路に前記チップ電子部品
およびリード端子を半田付けした後、前記肉薄部又は切
断部を折り曲げて前記金属板を２つ折りにすることを特
徴とする微小回路素子の製造法 （２） ！ＩＦＦ請求の範囲（１）Ｗｃおいて、前記
金属板の表面の銅箔に導体回路を形成するエツチング処
理と該金属板の裏ＴＩＭＫ前記肉薄部又は切断部を形成
するエツチング処理とを同一工程で同時に行なうことを
特徴とする微小回路素子の製造法 （６）特許請求の範囲（１）および（２）において、前
記エツチング処理から前記チップ電子部品およびリード
端子を半田付けする迄の工程を同−又は異種の複数個の
微小Ｕ路素子につき、１枚の前記原板で同時に行ない、
この複数個の微小回路素子を個々に分断した後、２つ折
りにすることを特徴とする微小回路素子の製造法 （４）特許請求の範囲（１）（２）および（６）におい
て、前記２つ折りにした微小回路素子は樹脂によってモ
ールドされることを特徴とする微小回路素子の製造法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863881A JPS5830189A (ja) | 1981-08-17 | 1981-08-17 | 微小回路素子の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863881A JPS5830189A (ja) | 1981-08-17 | 1981-08-17 | 微小回路素子の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830189A true JPS5830189A (ja) | 1983-02-22 |
Family
ID=14989760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12863881A Pending JPS5830189A (ja) | 1981-08-17 | 1981-08-17 | 微小回路素子の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830189A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210690A (ja) * | 1983-05-14 | 1984-11-29 | 松下電工株式会社 | 金属板ベ−スプリント配線板の製造法 |
| JPS59210689A (ja) * | 1983-05-14 | 1984-11-29 | 松下電工株式会社 | 金属板ベ−スプリント配線板の製造法 |
| JPS6139535A (ja) * | 1984-07-30 | 1986-02-25 | Dainichi Nippon Cables Ltd | 絶縁金属ベ−ス基板 |
| JPH03157986A (ja) * | 1989-11-15 | 1991-07-05 | Matsushita Electric Ind Co Ltd | 部品実装用金属基板 |
| JP2004138704A (ja) * | 2002-10-16 | 2004-05-13 | Seiko Epson Corp | 表示体構造、表示体構造の製造方法および電子機器 |
| JP2005175293A (ja) * | 2003-12-12 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225264A (en) * | 1975-08-21 | 1977-02-25 | Matsushita Electric Ind Co Ltd | Hybrid miniature parts |
-
1981
- 1981-08-17 JP JP12863881A patent/JPS5830189A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5225264A (en) * | 1975-08-21 | 1977-02-25 | Matsushita Electric Ind Co Ltd | Hybrid miniature parts |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210690A (ja) * | 1983-05-14 | 1984-11-29 | 松下電工株式会社 | 金属板ベ−スプリント配線板の製造法 |
| JPS59210689A (ja) * | 1983-05-14 | 1984-11-29 | 松下電工株式会社 | 金属板ベ−スプリント配線板の製造法 |
| JPH0432556B2 (ja) * | 1983-05-14 | 1992-05-29 | ||
| JPS6139535A (ja) * | 1984-07-30 | 1986-02-25 | Dainichi Nippon Cables Ltd | 絶縁金属ベ−ス基板 |
| JPH03157986A (ja) * | 1989-11-15 | 1991-07-05 | Matsushita Electric Ind Co Ltd | 部品実装用金属基板 |
| JP2004138704A (ja) * | 2002-10-16 | 2004-05-13 | Seiko Epson Corp | 表示体構造、表示体構造の製造方法および電子機器 |
| JP2005175293A (ja) * | 2003-12-12 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845313A (en) | Metallic core wiring substrate | |
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JPH0378793B2 (ja) | ||
| JP2884271B2 (ja) | 両面ｔａｂの製造方法 | |
| JPH0224395B2 (ja) | ||
| JPS6226197B2 (ja) | ||
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPS60187093A (ja) | 金属プリント基板およびその製造方法 | |
| JPS62222604A (ja) | 回路板の形成方法 | |
| JPS58225687A (ja) | 電気回路部品とその実装方法 | |
| JPS63291498A (ja) | 多層配線回路板の製造方法 | |
| JPS58115886A (ja) | プリント配線板の製造方法 | |
| JPH03119793A (ja) | マルチコアハイブリッドｉｃ | |
| JPS60165790A (ja) | 電子回路基板の製造方法 | |
| JPS63257258A (ja) | 低抵抗付回路基板およびその製造法 | |
| JPS5832796B2 (ja) | 複合基板 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS6196797A (ja) | 厚膜ｈｉｃ多層基板の製造方法 | |
| JPS58184787A (ja) | 混成集積回路の製造方法 | |
| JPS6365699A (ja) | 多層印刷配線板およびその製造方法 | |
| JPS63107085A (ja) | 回路ブロツクの製造方法 | |
| JPS60170294A (ja) | ピン付き多層配線基板の製造方法 | |
| JPS5923588A (ja) | プリント配線基板 |