JPS58184787A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS58184787A JPS58184787A JP6820282A JP6820282A JPS58184787A JP S58184787 A JPS58184787 A JP S58184787A JP 6820282 A JP6820282 A JP 6820282A JP 6820282 A JP6820282 A JP 6820282A JP S58184787 A JPS58184787 A JP S58184787A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuits
- circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は混成ＩＣ等組立工法の簡易化をはかる混成集積
回路の製造方法に関す。
回路の製造方法に関す。
（ｂ） 技術の背景
薄膜等回路がパターン化された集積回路（いわゆるＩＣ
）素子形成Ｏ基板を複数積層し、かつ積層の例えば表裏
をなす前記基板間は立体化回路形成の配！Ｉ′ｔすると
共に接着基材により機械的に接合する。前記立体化回路
形成はスルーホール等によりなされもするが、本発明は
積層基板の基板端部で接続用端子ｔ−はんだ装着して行
なう表裏の回路接続方法に係る。
）素子形成Ｏ基板を複数積層し、かつ積層の例えば表裏
をなす前記基板間は立体化回路形成の配！Ｉ′ｔすると
共に接着基材により機械的に接合する。前記立体化回路
形成はスルーホール等によりなされもするが、本発明は
積層基板の基板端部で接続用端子ｔ−はんだ装着して行
なう表裏の回路接続方法に係る。
（ｃ） 従来技術と問題点
係る接続方法の具体例を第１図の断面図（イ）、（ロ）
及び（ハ）図を参照して説明する。（（）図において、
１と２は夫々積層の表裏を愈すセラミック等からなる薄
膜回路生成の基板、３は夫々の基板にノ（ターン化形成
された薄膜もしくは厚膜等からなる回路、４は前記基板
１と２との表裏回路相互を配線接続するための電極部で
ある０＃電極部は基板端に設けられる。←）図は、０）
図基板１と２との間に接着基材５を貼着して接合すると
共に１基板端部に図示コの字状接続端子６を嵌入して前
記電極部４の配線接続がされるｔ示す。
及び（ハ）図を参照して説明する。（（）図において、
１と２は夫々積層の表裏を愈すセラミック等からなる薄
膜回路生成の基板、３は夫々の基板にノ（ターン化形成
された薄膜もしくは厚膜等からなる回路、４は前記基板
１と２との表裏回路相互を配線接続するための電極部で
ある０＃電極部は基板端に設けられる。←）図は、０）
図基板１と２との間に接着基材５を貼着して接合すると
共に１基板端部に図示コの字状接続端子６を嵌入して前
記電極部４の配線接続がされるｔ示す。
次いで、（ハ）図は前記端子６に対し強固なかつ安定な
接続とするため表裏ｍＫＦｉんだ付け７がされたところ
である０ ところで（ハ）図状態における表裏基板間のはんだ付記
ＩＩＦｉ、通常、表裏基板面に図示しない部品が実装さ
れているため他の電子部品に対し熱的、トＬ害を与へる
ことが懸念され安定とする配線接続加工が出来ないこと
が問題である。
接続とするため表裏ｍＫＦｉんだ付け７がされたところ
である０ ところで（ハ）図状態における表裏基板間のはんだ付記
ＩＩＦｉ、通常、表裏基板面に図示しない部品が実装さ
れているため他の電子部品に対し熱的、トＬ害を与へる
ことが懸念され安定とする配線接続加工が出来ないこと
が問題である。
（ｄ） 発明の目的
本発明は前記の表裏間接紐手段の改善と、併せてかかる
組立工程の簡易化をはかることである。
組立工程の簡易化をはかることである。
（ｅ） 発明の構成
膜回路生成の基板が背中合わせして複数積層され、少く
とも前記基板端に＆ＪＩＬ回路の配線接続端子を設けて
なる基板組立構成において、前記配線接続端子は表裏そ
れぞれの基板面搭載の部品装着時Ｋ ｒｍｔ時に装着さ
れることを特徴とする混成集積回路の製造方法である。
とも前記基板端に＆ＪＩＬ回路の配線接続端子を設けて
なる基板組立構成において、前記配線接続端子は表裏そ
れぞれの基板面搭載の部品装着時Ｋ ｒｍｔ時に装着さ
れることを特徴とする混成集積回路の製造方法である。
（ｆ） 発明の実施例
以下、不発明の実施例図を参照して本発明を説明する。
−、□ｌ’ １１・・ １
第２図は発明要部をなす背中合せの表裏回路接続用端子
の装着手段が明示される。図中、９は従来のコ字状端子
６に代替して設ける曲がシやすい番鵬箔がら形成した表
裏回路接続用端子である。
の装着手段が明示される。図中、９は従来のコ字状端子
６に代替して設ける曲がシやすい番鵬箔がら形成した表
裏回路接続用端子である。
図示状態の端子９ａ、図中央の一点鎖［ｉ！８の左方基
板１と右方基板２とをたたみ込むことで従来構成の目的
とする集積回路基板組立て（下方図＃照）がされ前記接
続上の問題点が解決される。もちろん金属箔端子９＃ｉ
接着基材５による接合層を含む積層厚さに相当する苗長
を具える。尚、各基板１と２における膜回路３及び配線
接続用ＩＩ極４等の形成方法は従来構成（第１図）図と
変りはない。
板１と右方基板２とをたたみ込むことで従来構成の目的
とする集積回路基板組立て（下方図＃照）がされ前記接
続上の問題点が解決される。もちろん金属箔端子９＃ｉ
接着基材５による接合層を含む積層厚さに相当する苗長
を具える。尚、各基板１と２における膜回路３及び配線
接続用ＩＩ極４等の形成方法は従来構成（第１図）図と
変りはない。
か様な複数積層の基板表面及び基板奥面相互間の接続方
法とするととＫよシ、図示しない半導体チップとか膜回
路部品等基板実装の部品はんだ付けと同一工程で基板間
接続が実装されるため回路組立てが簡素化される。
法とするととＫよシ、図示しない半導体チップとか膜回
路部品等基板実装の部品はんだ付けと同一工程で基板間
接続が実装されるため回路組立てが簡素化される。
億） 発明の効果
前記本発明の混成集積回路の製−進方法によれば、従来
前工程で積層基板へ！品冥装、次いで前記配線接続端子
の装着をしていたが、これが部品実装の装着工程で同時
に実施されることとなシ製造工程の知縮化がはかられ生
産性も向上する等本発明の実用性とその効果は大きい。
前工程で積層基板へ！品冥装、次いで前記配線接続端子
の装着をしていたが、これが部品実装の装着工程で同時
に実施されることとなシ製造工程の知縮化がはかられ生
産性も向上する等本発明の実用性とその効果は大きい。
第１図の（イ）、（ロ）及び（ハ）各Ｍは対象とされる
従来図中、ｌは積層の表面基板、２は積層の裏面基板、
３は膜生成回路、４Ｆｉ接続用電極、５Ｆｉ接着又は接
合層、６は従来の接＃＆端子及び９は本発明の実施例に
なる接続端子である。
従来図中、ｌは積層の表面基板、２は積層の裏面基板、
３は膜生成回路、４Ｆｉ接続用電極、５Ｆｉ接着又は接
合層、６は従来の接＃＆端子及び９は本発明の実施例に
なる接続端子である。
Claims (1)
- 膜回路生成の基板が背中合わせして複数積層され少くと
も前記基板端に表裏回路の配線接続抱子を設けてなる基
板組立構成におＣて、前記配線接続端子は表裏それぞれ
の基板面搭載の部品装着時に同時にｌｆｃ層されること
を臀徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6820282A JPS58184787A (ja) | 1982-04-23 | 1982-04-23 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6820282A JPS58184787A (ja) | 1982-04-23 | 1982-04-23 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58184787A true JPS58184787A (ja) | 1983-10-28 |
Family
ID=13366967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6820282A Pending JPS58184787A (ja) | 1982-04-23 | 1982-04-23 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184787A (ja) |
-
1982
- 1982-04-23 JP JP6820282A patent/JPS58184787A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233264A (ja) | コンパクト型高密度接続構造 | |
| JP3483280B2 (ja) | 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント | |
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| JPH06244360A (ja) | 半導体装置 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JPS58184787A (ja) | 混成集積回路の製造方法 | |
| JPS5930555Y2 (ja) | プリント基板 | |
| JPS59194460A (ja) | 半導体装置 | |
| JPH025014B2 (ja) | ||
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| JPH0558597B2 (ja) | ||
| JPH10242379A (ja) | 半導体モジュール | |
| JPH01225196A (ja) | 積層混成集積回路の製造方法 | |
| JPS5996759A (ja) | 半導体装置 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPH0442937Y2 (ja) | ||
| JPS6021594A (ja) | 回路基板の製造方法 | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPS604289A (ja) | 配線基板 | |
| JPH04137660A (ja) | 電子回路装置 | |
| JP3170004B2 (ja) | セラミック回路基板 | |
| JPH0249741Y2 (ja) | ||
| JPS63104453A (ja) | 半導体装置およびその製造方法 | |
| JPH01226192A (ja) | 混成集積回路装置 |