JPH01226192A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH01226192A
JPH01226192A JP63052826A JP5282688A JPH01226192A JP H01226192 A JPH01226192 A JP H01226192A JP 63052826 A JP63052826 A JP 63052826A JP 5282688 A JP5282688 A JP 5282688A JP H01226192 A JPH01226192 A JP H01226192A
Authority
JP
Japan
Prior art keywords
board
circuit board
boards
lead frame
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63052826A
Other languages
English (en)
Inventor
Kazuo Oishi
一夫 大石
Koji Nishida
孝治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63052826A priority Critical patent/JPH01226192A/ja
Publication of JPH01226192A publication Critical patent/JPH01226192A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Multi-Conductor Connections (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高密度実装を目的とした基板積層をの混成集積
回路装置に関するものである。
従来の技術 近年電子部品の小形化・高密度実装化の進展には著しい
ものがあり、特に混成集積回路装置に用いる回路基板の
多層化・積層化が多方面で検討されている。
たとえば、グリーンシート法によるCR内蔵多層セラミ
ック基板については、ISHM日本本部発行のインター
ネプコン令ジャパン/セミコンダクター’86 ISH
M特別セミナー予稿集のP。
25〜P、32に記載されている。この場合、高密度化
という点では従来の厚膜印刷法による回路基板等と比較
して優れている反面、下記の欠点を有している。
第1に電極材料、抵抗体材料、絶縁体材料、誘電体材料
等の異種材料を同時焼結するため、その材料選定・製造
工程を厳密に営埋する必要があり、また含有する有機材
料の飛散性が悪いため、短時間焼成が困難である。また
層間の接続を行うためのバイアホール穴の形成には、金
型を用いる場合が多く、多品種対応や設計変更に時間が
かかり、また金型コストも非常に高い。以上の理由によ
り、製造コストが高いという欠点を有している。また第
2として内層に抵抗体を構成する場合、抵抗値修正が困
難である。これは、抵抗体上に絶縁層が介在するだめ一
レーザ・ビーム等の透過が不可能なためである。
以上のグリーンシート法の欠点を克服する方法としては
、焼結済のセラミック基板を用いて回路形成を施こした
複数個の回路基板に対して、それらをはんだにより接合
した積層型混成集積回路装置の試みが上げられる。これ
は、特開昭62−43197号に記載されている。しか
しながら、はんだによる接合は温度サイクル等による金
属彼方によって破断強度が著しく劣化するため、信頼性
面で不安がある。また、適正なはんだバンプ形状を選ば
なければ、端子間ショートが発生したり、接続不完全に
よるオープン不良が発生しやすい。
また、基板間の内面ではんだ接合を行うため、接合状態
を目視で確認できないことも製造上の大きな欠点であっ
た。
発明が解決しようとする課題 本発明は上記のような従来技術の問題点を解消すること
を目的としている。グリーンシート法においては製造プ
ロセスが複雑で高価である点と、内層に抵抗体を設けた
場合、抵抗値修正不可能であるため高精度の抵抗素子が
得られない点の2つの問題点が上げられる。また複数個
の焼結済みセラミック回路基板をはんだで接続する技術
についてはその接続信頼性が不充分であるという問題点
と、適正なはんだバンプ形状の制御が碓しく、端子間シ
ョート不良、オープン不良が発生しやすい点とはんだ接
合面を目視確認できない点の2つの量産製造上の問題点
を有している。
以上の理由により、前記三方式はごく限られた用途に対
する使用にとどまっている。
本発明はかかる点に鑑みてなされたもので、製造コスト
が安価であり、内部に高精度な抵抗素子を形成でき、か
つ各層間接続が量産製造上、極めて容易に実施できると
ともにその接合状態が目視確認でき、しかも各層間の接
続信頼性に優れた基板積層型混成集積回路装置を提供す
ることを目的としている。
課題を解決するだめの手段 本発明は上記問題点を解決するため、少なくとも2枚以
上の回路基板を立体的に積み貞ねると共に、回路基板の
端面四辺のうち、少なくとも1辺以上の端面に電極部を
形成し、前記回路基板の最上段基板表面の端子電極、最
下段基板裏面の端子電極及び電極部の3方向よりリード
端子をはんだ付けすることによって、各回路基板毎の電
気的接続と機械的保持を行っていつ。
作用 本発明は前記の構成により、前ボした従来のグリーンシ
ート法の問題点及び焼結済みセラミックを用いたはんだ
接合法の問題点を解決することとなる。
iAlに個々に作製された回路基板群を後工程で接合・
一体化するため、グリーンシート法に比べて製造方法が
非常に簡素化され安価となる。また、回路変艷の生じた
場合でも、複数個の回路基板中の該当箇所に相当する基
板のみを変更すればよく。
試作対応力及び開発期間の短縮が図れる。
第2に個々の基板において予め抵抗素子形成・抵抗値修
正を実施した後、各基板間の接合を行う際、はんだ付け
にともなう加熱温度以下で操作するため、抵抗値変化が
非常に小さくなり、その結果高精度な抵抗素子が内蔵で
きる。以上は本発明の作用であると同時に特開昭62−
43197号に見られるはんだ接合法についても同様の
作用である。
加えて本発明の特筆すべき作用は、各基板間のべ気的接
続及び機械的保持のために、リード端子となるリードフ
レームを用いている点にあり、最上段基板表面の端子電
極・最下段基板裏面の端子電極・電極部の3方向より、
リードフレームとはんだ接続されるため、従来のはんだ
バンプによる接合に比べて接続信頼性が向上する。また
はんだ量の厳密な管理を必要とすることなく、確冥に各
基板間の電気的接続を行える。更に各リードフレームが
、嵌め込まれる凹みを設け、その凹みに電極部を形成す
ることにより、電極が分離されているため、リードフレ
ーム間のショート不良が発生しにくい構造となっており
、従来のはんだバンプ。
接続に比べて製造法が確実かつ容易となる。更にはんだ
接続面が最上段基板表面、最F段基板裏Ini、各基板
側面に存在するため、接合状態の目視検査を行うことが
でき、完成検頁により不良を除去すると同時にはんだゴ
テによる再生が回部となる。
実施例 以下、本発明について図面を参照しながら詳細に説明す
る。第1図は本発明の一実施例における基板積層型の混
成集積回路装置を示す図であり、第1図(&>に斜視図
、第1図(b)にその断面図を示している。
第1図(!L)において1は第1の回路基板、2は第2
の回路基板を示している。本実施例において、前記回路
基板1,2は、それぞれ純度96%のアルミナ基板を使
用している。3はリードフレームを示しており、各基板
間の機械的保持及び電気的接続を行うと同時に外部との
接続端子の役割を果している。4は回路基板1の表面に
形成された端子電極を示している。6は各回路基板1,
2中の配線導体である。第1図(b)に示した断面図に
より、さらに詳しく説明する。回路基板1と回路基板2
との電気的接続は、回路基板1の表面の端子(極4と回
路基板2の裏面の端子電極4′と、各基板の端面に設け
られた半円穴壁面のスルーホール電極6とをそれぞれリ
ードフレーム3に対してはんだ13で接続することで達
せられる。なお、リードフレーム3は、基板端面の半円
穴にはめ込んだ際、固定されるように半円穴の直径Rに
対しく 0.5 XR)〜(1,oxR)の幅寸法を有
している。
本実施例においては、二個の凸路基板を積層した内側の
面にそれぞれ予め膜抵抗体7が形成されており、それら
は配線導体6に接続されている。
まだ回路基板1の表面側にはICベアチップ8がダイボ
ンディングによって固定され、ワイヤー9によって配線
導体6に接続されている。1oはICペアチップ8を保
護する封止用樹脂である。
回路基板2の裏面には、チップコンデンサ11とミニモ
ールド型のトランジスタ12が実装されている。これら
の搭載部品は、リードフレーム接続前に個々の基板上で
行っているが、工程上の都合により、リードフレーム接
続後の積層化基板の表。
裏に実装してもよい。
第2図は本実施例における基板積層型混成集積回路装置
の構成要素であるリードフレーム、+J路基板1及び回
路基板2を一体化する前のそれぞれの斜視図を示すもの
である。第2図において14は切断・7オーミンク前の
リードツレ−ムラ示シている。前記リードフレーム14
は、板状の金属をプレス打抜加工もしくはエツチング加
工により作製されたものを2箇所で80〜96程度の角
度で曲げ加工されている。望ましくは分離された各リー
ド先端より2番目の曲げ加工については80°〜90°
の曲げ角度を選ぶことにより、スプリングバック効果に
よる基板保持能力を高めることができる。リードフレー
ム14に用いる金属板材質についてはリンW銅・鉄・4
2アロイ等の表面にはんだメツキを施したものが一般的
である。
前記二個の回路基板1,2は、それぞれ1枚ずつリード
フレーム14に挿入するか、もしくは何個の回路基板1
,2を接着剤等で貼り合せて一体化した後挿入すればよ
い。リードフレーム挿入時には、半円穴に対してリード
フレーム14がそれぞれはめ込まれるように挿入する。
以上、挿入工程を経て各回路基板1,2がリードフレー
ム14に保持された状態で前述した3方向よりはんだ付
けを施し、しかる後リード切断・フォーミング工程を経
て基板積層型混成集積回路装置が製造される。なお第2
図中の回路基板1、および回路基板2には、配線導体、
抵抗素子等が省略されているが、これらは予め個々の基
板とに形成されていることは、言うまでもない。また、
搭載部品については、予め実装された基板を用いてもよ
く、逆に一体化後連続フープのリードフレーム上で搭d
してもよい。
なお、本実施例においては無機系のアルミナ基板を回路
基板材料として用いたが、チタン酸バリウム等の高誘電
率系セラミック基板を用いたコンデンサブロック基板ま
たは、フェライト等の磁性体基板を用いたインダクタン
ス基板であってもよい。あるいは、有機系のプリント基
板であってもよい。
以上のように本実施例による基板積層型混成集積回路装
置は、第1の回路基板の表面及び第2の回路基板の裏面
全体を部品実装面として使用し、かつ内側の相い対向す
る二面を膜抵抗体形成に使用しているため、従来の4層
多層基板と同じ高密度実装が実現され、かつ各層間の接
続信頼性が高い。しかも、個々の基板は、従来の厚膜印
刷法、薄膜法等で容易に製造されるため、安価であり、
はんだ接続部の目視確認と不良再生が実施できる。
発明の詳細 な説明したように本発明によれば、下記に列記する効果
がある。
(1)複数個の回路基板をそれぞれ個々に作製後、リー
ドフレームによって一体化する構造のため、グリーンシ
ート法等の同時焼成技術に比べて製造方法が簡素化され
かつ歩留りが向上する。その結果低コスト化が実現でき
る。
G2)  個々の基板において、予め抵抗素子形成・抵
抗値修正を実施した後、リードフレームによる一体化を
行うだめ、高精度な抵抗素子が内蔵できる。
p) リードフレームによる電気的接続と機械的保持を
行っているため、従来のはんだバンプのみによる接続法
に比べて接続信頼性が向上する。
しかも、はんだ量の制御についてははんだバンプ法に比
べて厳密に管理する必要がなく、端子間ショート不良、
オープン不良が発生しにくく確実な接続が容易に実施で
きる。
(4)はんだ接続部が外部から目視検査できるため、外
観選別で不良を除去できると共に、はんだゴテ等による
再生ができる。
以上のように本発明によればグリーンシート法の欠点及
びはんだバンプ接続法の欠点を克服し、かつ高密度な基
板積層型混成集積回路装置が提供できるため、その実用
的効果は大なるものがある。
【図面の簡単な説明】
第1図(IL)は本発明の一実施例における基板積層型
混成集積回路装置の斜視図、第1図(b)は断面図、第
2図は前記実施例における基板積層型混成集積回路装置
の構成要素であるリードフレーム、回路基板を一体化す
る前の状態を示す斜視図である。 1.2・・・・・回路基板、3・・・・・リードフレー
ム、4.4′・・・・・端子電極、6・・・・・・スル
ーホール電極、6・・・・・・配線導体、7・・・・・
・膜抵抗体、8・・・・・・ICベアチップ、9・・・
・・・ワイヤー、1o・・・・・・封止用樹脂、11・
・・・・・チップコンデンサ、12・・・・・・トラン
ジスタ、13・・・・・・はんだ、14・・・・・リー
ドフレーム。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名簿 
1 図

Claims (2)

    【特許請求の範囲】
  1. (1)少なくとも2枚以上の回路基板を立体的に積み重
    ねると共に前記回路基板の端面四辺のうち少なくとも1
    辺の端面に電極部を形成し、かつ前記回路基板の最上段
    基板表面の端子電極,最下段基板裏面の端子電極及び端
    面の電極部にリード端子をはんだ付けすることによって
    、各回路基板毎の電気的接続と機械的保持を行ったこと
    を特徴とする混成集積回路装置。
  2. (2)回路基板の端面にリード端子が嵌り込む凹みを設
    け、その凹みに電極部を形成した請求項1記載の混成集
    積回路装置。
JP63052826A 1988-03-07 1988-03-07 混成集積回路装置 Pending JPH01226192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63052826A JPH01226192A (ja) 1988-03-07 1988-03-07 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63052826A JPH01226192A (ja) 1988-03-07 1988-03-07 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH01226192A true JPH01226192A (ja) 1989-09-08

Family

ID=12925654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63052826A Pending JPH01226192A (ja) 1988-03-07 1988-03-07 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH01226192A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134874U (ja) * 1991-06-10 1992-12-15 太陽誘電株式会社 面実装型混成集積回路モジユール
WO1997008737A2 (de) * 1995-08-24 1997-03-06 Siemens Aktiengesellschaft Schaltungsanordnung mit einer hybridschaltung
JP2008271756A (ja) * 2007-04-25 2008-11-06 Onkyo Corp 整流平滑回路の実装構造およびその組立方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134874U (ja) * 1991-06-10 1992-12-15 太陽誘電株式会社 面実装型混成集積回路モジユール
WO1997008737A2 (de) * 1995-08-24 1997-03-06 Siemens Aktiengesellschaft Schaltungsanordnung mit einer hybridschaltung
WO1997008737A3 (de) * 1995-08-24 1997-04-10 Siemens Ag Schaltungsanordnung mit einer hybridschaltung
JP2008271756A (ja) * 2007-04-25 2008-11-06 Onkyo Corp 整流平滑回路の実装構造およびその組立方法
JP4582348B2 (ja) * 2007-04-25 2010-11-17 オンキヨー株式会社 整流平滑回路の実装構造およびその組立方法

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4228677B2 (ja) 回路基板
JPS63114138A (ja) ワイヤ積層ボンデイング方法
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
WO2001015231A1 (fr) Panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et dispositif electronique
WO2005008698A1 (ja) 表面実装型部品
JPS61263209A (ja) 減結合コンデンサ−およびその形成法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JPH01226192A (ja) 混成集積回路装置
JPH03156905A (ja) 積層形コンデンサを用いた電子部品
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JPS59194460A (ja) 半導体装置
JPH0685425A (ja) 電子部品搭載用基板
JP2946261B2 (ja) 積層電子部品の製造方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JPH0757935A (ja) 積層チップインダクタ
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JP2002110901A (ja) 積層型半導体装置及びその製造方法
JPH0722730A (ja) 複合電子部品
JPH10335822A (ja) 積層セラミック回路基板
JP2003243562A (ja) 樹脂封止基板とその製造方法および該基板中間製品とその製造方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JPH10233573A (ja) プリント配線板及び部品実装方法
JPS6175596A (ja) スルホール多層回路基板の製造方法