WO2005008698A1 - 表面実装型部品 - Google Patents

表面実装型部品 Download PDF

Info

Publication number
WO2005008698A1
WO2005008698A1 PCT/JP2004/010188 JP2004010188W WO2005008698A1 WO 2005008698 A1 WO2005008698 A1 WO 2005008698A1 JP 2004010188 W JP2004010188 W JP 2004010188W WO 2005008698 A1 WO2005008698 A1 WO 2005008698A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
appearance inspection
terminal electrode
component
substrate
Prior art date
Application number
PCT/JP2004/010188
Other languages
English (en)
French (fr)
Inventor
Yoshihiko Nishizawa
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to US10/565,334 priority Critical patent/US8059420B2/en
Priority to JP2005511853A priority patent/JP4111222B2/ja
Publication of WO2005008698A1 publication Critical patent/WO2005008698A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a surface-mounted component that is surface-mounted on a mother board such as a printed circuit board by soldering or the like, and more particularly, to a surface-mount type component that can visually inspect the bonding state with the mother board. Related to parts.
  • FIG. 16 is a perspective view showing a state where the surface-mounted component 30 having the side electrode 33 on the side surface of the substrate is soldered to the motherboard 32 (component mounting substrate).
  • FIG. 17 is a cross-sectional view assuming that it is cut along the virtual cutting line BB shown in FIG.
  • the land electrodes 34 on the motherboard 32 on which the surface-mounted component 30 is mounted are generally formed so as to be exposed to the outside by a width a from the side surface of the surface-mounted component 30. By intentionally exposing the land electrode 34 from the side surface to the outside, a thick solder 35 is formed on the side surface of the surface-mounted component 30 to increase the peel strength of the surface-mounted component 30. ing.
  • FIG. 18 is a perspective view showing a state in which the surface mount component 31 having the terminal electrodes 37 on the bottom surface of the substrate is mounted on the motherboard 32 by soldering.
  • a surface mount type component having an external connection electrode having a BGA (Ball Grid Array) structure as shown in Patent Document 1 corresponds to this.
  • FIG. 19 is a cross-sectional view assuming that the semiconductor device is cut along a virtual cutting line CC shown in FIG.
  • the land electrodes 34 on the motherboard 32 on which such a surface-mounted component 31 is mounted are generally arranged inside so as not to be exposed from the side surface of the surface-mounted component 31 to the outside.
  • Patent Document 1 JP 08-250620 A
  • Patent Document 2 JP-A-10-170455
  • the present invention has been made to solve the above-mentioned problem, and even if a thick solder fillet or the like is not formed on the outer surface of the surface mount component, it is possible to use a special transmissive device.
  • a surface-mounted component according to claim 1 of the present invention includes a substrate having a first main surface, a second main surface, and a side surface connecting the first and second main surfaces, A terminal electrode provided on the first main surface; and a first visual inspection conductor extending continuously from the terminal electrode to the side surface and having a width smaller than a width of the terminal electrode. , Is characterized by having.
  • the surface-mount component according to claim 2 of the present invention is the invention according to claim 1, wherein the first appearance inspection conductor is provided on a side surface of the substrate. A second appearance inspection conductor continuous from the end is formed.
  • the width dimension of the first visual inspection conductor is 100 / m or less. It is characterized by the following.
  • the surface mount component according to claim 4 of the present invention is the surface mount type component according to any one of claims 1 to 3, wherein the first appearance inspection conductor is And extending from the terminal electrode to the inside of the substrate.
  • the surface-mounted component according to claim 5 of the present invention is the surface-mounted component according to any one of claims 14 to 14, wherein at least two of the first first electrodes are provided for one terminal electrode. Wherein the appearance inspection conductor is formed continuously.
  • the surface mount component of the present invention provides a substrate having a first main surface, a second main surface, and a side surface connecting between the first and second main surfaces.
  • a terminal electrode provided on the first main surface, and a first visual inspection line extending from the terminal electrode to the side surface and having a width smaller than the width of the terminal electrode.
  • a conductor
  • the terminal electrode provided on the first main surface (that is, the mounting surface) is connected to a land electrode provided on the surface of a mother board such as a printed board by soldering or the like. It is connected via the bonding material. Since the first visual inspection conductor extends continuously from the terminal electrode and is formed continuously, when the surface mount type component is bonded to the mother board, the bonding material is connected to the terminal electrode on the mounting surface and the land.
  • the surface of the first appearance inspection conductor wets along the first appearance inspection conductor on the side from between the electrodes, the presence or absence of the wetted bonding material in the first appearance inspection conductor can be visually confirmed, and the surface-mount component The ability to easily carry out visual inspection of the joined state of the slab.
  • the width of the first appearance inspection conductor is smaller than the width of the terminal electrode provided on the mounting surface, and in particular, is formed to be 1Z3 or less.
  • the amount of wetting of the bonding material such as solder on the conductor can be minimized, and moreover, The rising dimension can be increased.
  • the width dimension of the first appearance inspection conductor is more preferably, for example, 80 ⁇ or less, preferably 100 / im or less. If the width dimension of the first conductor for visual inspection is 100 ⁇ or less, the amount of solder or other bonding material that can be wet by the so-called capillary phenomenon can be increased.
  • the second visual inspection conductor is formed continuously along the side surface of the substrate, the extension end of the first visual inspection conductor, and further in the width direction of the first visual inspection conductor. Preferably, it is formed by expansion. Since the second conductor for the visual inspection extends beyond the width of the conductor for the first visual inspection, the joining material that has wetted the first conductor for the visual inspection further extends in the width direction according to the second conductor for the visual inspection. It is possible to more surely see the bonding material that spreads out and spreads and spreads.
  • the first visual inspection conductor at least one end of the terminal electrode arranged on the bottom surface of the substrate is continuously extended inside the substrate, and the extended end is located inside the substrate. Is preferred. Then, a continuous end surface of the terminal electrode and the first visual inspection conductor is exposed as a part of the side surface of the substrate.
  • the first visual inspection conductor may be one in which both ends of the terminal electrode extend from the bottom surface of the substrate to the inside of the substrate, respectively. In this case, two first appearance inspection conductors are formed at both ends of the terminal electrode.
  • the substrate is not particularly limited, but is preferably, for example, a multilayer substrate formed by laminating a plurality of insulator layers.
  • the insulator layer can be formed by, for example, a ceramic layer or a resin layer made of an epoxy resin or the like.
  • the ceramic layer is preferably formed by sintering a low temperature co-fired ceramic (LTCC) material.
  • the low-temperature firing ceramic material is a ceramic material that can be sintered at a temperature of 1000 ° C. or less and can be fired simultaneously with silver, copper, or the like having a low specific resistance. Examples of the low-temperature firing ceramic material include a glass composite LTCC material obtained by mixing borosilicate glass with ceramic powder such as alumina-forsterite, ZnO—MgO—A1
  • Non-glass type LTCC materials can be used.
  • the terminal electrode may be a metal such as a copper foil.
  • a foil is preferably used, and when the insulator layer is a ceramic layer made of a low-temperature fired ceramic material, for example, a conductive paste mainly containing silver, copper, or the like is preferably used.
  • a special transmission device can be used. Even if not used, it is possible to provide a surface-mounted component capable of easily visually inspecting the appearance of the joined state, such as solderability, of the surface-mounted component.
  • FIG. 1 is a perspective view showing a state in which the surface-mounted component of this embodiment is seen through.
  • the surface-mounted component 1 of the present embodiment has a first main surface, a second main surface, and a space between the first and second main surfaces where three ceramic layers 11 each having a thickness of 100 / m are stacked, for example.
  • the base body is a rectangular ceramic multilayer substrate with four sides.
  • a terminal electrode 13 is formed on the first main surface (bottom surface) of the ceramic multilayer substrate, and at least one of the four side surfaces of the ceramic multilayer substrate rises substantially perpendicular to the bottom surface.
  • a first appearance inspection conductor 12 is formed. The first visual inspection conductor 12 extends from the terminal electrode 13 along the side surface, and is formed continuously near the ridge between the terminal electrode 13 and the bottom surface and the side surface of the lowermost ceramic layer. You.
  • the first appearance inspection conductor 12 has a width 14 as small as 80 x m. Its height is the same as the thickness of one ceramic layer and is 100 zm high.
  • the width of the terminal electrode (width in the same direction as the width direction of the first appearance inspection conductor 12) is 240 xm, and the surface of the first appearance inspection conductor 12 and the terminal electrode 13 is electroless.
  • An Au plating film is formed using a plating method, so that the solder is easily wetted.
  • the width of the terminal electrode 13 should be 100 zm—1.5 mm force S, preferably 200 ⁇ m 700 ⁇ m to ensure sufficient connection reliability to the mother board while arranging it at high density. Maseru.
  • FIG. 2 shows a state immediately before mounting the surface mount type component 1 shown in FIG. FIG.
  • An Au plating film is also formed on the surface of the land electrode 16 of the mother board 15, and a solder film 17 is printed thereon.
  • the whole is heated, the solder film 17 on the land electrode 16 is melted, and the terminal electrode 13 of the surface-mounted component 1 is connected.
  • the surface mount component 1 is mounted on the mother board 15 by connecting to the land electrodes 16 of the mother board 15. At this time, the side surface of the surface-mounted component 1 is aligned with the edge of the land electrode 16 so that the land electrode 16 does not protrude from the side surface of the surface-mounted component 1.
  • FIG. 3 is a cross-sectional view of the mounted surface-mounted component 1 and mother board 15 taken along a virtual cutting line A—A in FIG.
  • the solder film 17 crosses a ridge connecting the bottom surface and the side surface of the ceramic multilayer substrate, and thinly wets up to near the upper end of the first visual inspection conductor 12. That is, since the first visual inspection conductor 12 is different from a general side electrode and has a small size of width 14 of 100 zm and height of 100 xm, it is necessary to connect the terminal electrode 13. Even if only the minimum amount of the solder film 17 is printed, the solder film 17 will wet up to the vicinity of the upper end of the appearance inspection conductor 12.
  • FIG. 4 is an enlarged view of the surface-mounted component 1 after mounting from the side surface on which the first appearance inspection conductor 12 is formed.
  • the solder film 17 is wet from the terminal electrode 13 side along the first appearance inspection conductor 12 on which an Au plating film perpendicular to the bottom surface of the ceramic multilayer substrate is formed.
  • an Au plating film is formed on the first appearance inspection conductor 12 to give a gold color, and the solder film 17 has a silver color.
  • the presence or absence of solder can be easily confirmed visually.
  • the first appearance inspection conductor 12 is substantially I-shaped, it is possible to easily determine how high the wet appearance is. In the appearance inspection, the degree of solderability can be estimated by confirming the wet-up state of the solder as described above.
  • FIG. 5 is a perspective view showing an example of a procedure for manufacturing the surface-mounted component of the present embodiment. The manufacturing method will be described below with reference to FIG.
  • a ceramic green sheet 41 is prepared.
  • the ability to prepare large-sized ceramic green sheets so that a large number can be obtained for mass production is required.
  • a ceramic green sheet that can be used to manufacture two child substrates. A sheet will be prepared.
  • one ceramic green sheet 45 to be disposed on the bottom surface when it becomes a parent substrate is prepared.
  • the ceramic green sheet 45 has the same dimensions as the ceramic green sheet 41 shown in FIG.
  • a narrow through hole having a diameter of 100 am or less is provided at the center of the ceramic green sheet 45 at the position where the sub-substrate dividing line 44 is formed.
  • the through-hole is filled with a paste containing silver or copper as a main component, and a filling via 42 is produced.
  • a conductor film 43 serving as a terminal electrode which is exposed on the lower surface of the ceramic green sheet 45 and covers the filling port of the filling via 42 and extends evenly on both sides across the daughter board dividing line 44, is printed.
  • a conductor film or via conductor serving as an internal circuit layer is also formed on other ceramic green sheets 41 to be laminated as necessary.
  • the ceramic green sheet 45 is disposed in the lowermost layer, the conductive film 43 is on the lower surface, and another lamic green sheet 41 is laminated on the upper surface in a predetermined order. Then, the whole is press-bonded to produce the parent laminate 5.
  • the parent laminate 5 has the conductor film 43 on the bottom surface.
  • the ceramic sintered body is divided into two along a sub-substrate dividing line 44 shown in FIG. 5 (c).
  • the two sub-substrates shown in) are prepared.
  • the narrow filling via 42 is also cut in half, and the conductor surface is exposed on the side surface of the daughter board.
  • the exposed conductor surface becomes the first appearance inspection conductor 12 in the surface mount component 1.
  • the appearance inspection of the bonding state of the surface-mounted component 1 by soldering can be easily performed. Further, according to the present embodiment, it is not necessary to form a large solder fillet, and the mounting density of the surface mount component 1 can be increased.
  • FIG. 6 is a perspective view showing a state in which the surface-mounted component of this embodiment is seen through.
  • the surface-mounted component 2 of the present embodiment is characterized in that it has a second visual inspection conductor 18 in addition to the first visual inspection conductor 12, and the other components are configured in accordance with the first embodiment. ing.
  • the second visual inspection conductor 18 is extended from the extended end of the upper end of the first visual inspection conductor 12, and the second visual inspection conductor 18 is made of ceramic.
  • An elongated conductive film substantially parallel to the bottom surface of the multilayer substrate is formed continuously at the upper end of the first visual inspection conductor 12, and is substantially formed by both the first and second visual inspection conductors 12, 18. It is T-shaped.
  • the longitudinal dimension of the second visual inspection conductor 18 is preferably larger than the width dimension of the first visual inspection conductor 12, for example, preferably 100 to 300 zm. Further, the width dimension (dimension in the height direction) of the second external inspection conductor 18 is preferably 3 to 50 zm.
  • the width and height of the first appearance inspection conductor 12 are the same as those in the first embodiment.
  • FIG. 7 is an enlarged view of the surface-mounted component 2 after being mounted on the motherboard 15 as viewed from the side on which the first and second appearance inspection conductors 12 and 18 are formed. It is.
  • the first and second appearance inspection conductors 12 and 18 have a substantially T-shape as a whole as shown in FIG.
  • the conductor 12 When the conductor 12 is wet, it spreads over the entire length in the longitudinal direction of the second conductor 18 as shown in FIG. Therefore, in the present embodiment, the solder film 17 spreads in a T-shape, so that the degree of solder wetting can be more clearly visually recognized than in the case of the I-shape of the first embodiment. .
  • FIG. 8 is a perspective view showing an example of a procedure for manufacturing the surface-mounted component of the present embodiment. The The manufacturing method will be described below with reference to FIG.
  • a ceramic green sheet 41 is prepared.
  • a ceramic Darline sheet 41 of a size that can produce two child substrates is prepared.
  • a filling via 42 was formed on one ceramic green sheet 45 which would be placed on the bottom surface when it became the parent substrate. I do. Further, a conductive film 43 serving as a terminal electrode extending evenly on both sides is printed by covering the filling opening of the filling via 42 exposed on the bottom surface of the ceramic green sheet 45 and straddling the daughter board dividing line 44. If necessary, a conductor film to be an internal circuit layer and a via conductor are also formed on the other ceramic green sheets 41 to be laminated.
  • a conductor film 48 serving as a second appearance inspection conductor extending uniformly on both sides across the daughter board dividing line 44 is provided on one ceramic green sheet 46.
  • the width of the conductive film 48 in the direction of the substrate dividing line is 200 ⁇ m, which is larger than the diameter of the filled via 42, and the thickness is 10 ⁇ .
  • a ceramic green sheet 45 is disposed in the lowermost layer, a ceramic green sheet 46 is laminated thereon with the conductor film 48 facing downward, and other ceramic green sheets 41 are provided in a predetermined manner. Are laminated in this order, and the whole is crimped to produce a parent laminate 6.
  • the parent laminate 6 has a conductor film 43 on the bottom surface and a conductor film 48 on the upper surface of the lowermost ceramic green sheet 45, as shown in FIG. Are connected via filling vias 42.
  • the ceramic sintered body is divided into two along a sub-substrate dividing line 44 shown in FIG. e) Make two child substrates as shown in e).
  • the narrow filling via 42 is also cut in half, and the conductor surface is exposed on the side surface of the daughter board, and the exposed conductor surface becomes the first and second appearance inspection conductors 12, 18.
  • FIG. 9 is a perspective view showing a state in which the surface-mounted component of this embodiment is seen through. Also in this embodiment, the same or corresponding parts as those in the above embodiments are denoted by the same reference numerals.
  • the surface-mounted component 3 of the present embodiment is configured such that both ends of the terminal electrode 13 on the bottom surface of the ceramic multilayer substrate are gradually raised and extended into the inside of the ceramic multilayer substrate, and the curved end surface is provided. Is exposed on the side surface of the ceramic multilayer substrate as the first appearance inspection conductor. Others are configured according to the above-described embodiments.
  • An Au plating film is formed on the first appearance inspection conductor 12 as in the first embodiment.
  • the surface mount type component 3 is mounted on a mother board in the same manner as in FIG. 2 shown in the first embodiment.
  • FIG. 10 is an enlarged view of the surface-mounted component 3 after being mounted on the motherboard 15 when viewed from the side where the first appearance inspection conductor 12 is formed.
  • the inclined portions extending from both ends of the terminal electrode 13 formed on the bottom surface of the ceramic multilayer substrate into the ceramic multilayer substrate and exposed on the side surfaces of the ceramic multilayer substrate are each a first appearance inspection conductor. 12, formed as 12.
  • the first appearance inspection conductors 12 are continuously formed at both ends of the terminal electrode 13 in this manner, it is possible to more reliably check the bonding between the surface mount component 3 and the mother board. Can be.
  • the present invention is not limited to this embodiment, and three or more first appearance inspection conductors may be continuously formed on one terminal electrode 13.
  • FIG. 11 is a perspective view showing an example of a procedure for manufacturing the surface mount component of the present embodiment. The manufacturing method will be described below with reference to FIG.
  • a ceramic green sheet 41 is prepared.
  • a ceramic Darline sheet 41 of a size that can produce two child substrates is prepared.
  • one ceramic green sheet 45 which is to be disposed on the bottom surface when it becomes the parent substrate, At an even position Then, the conductor film 43 serving as a terminal electrode is printed. Conductive films and via conductors serving as internal circuit layers are also formed on other ceramic drain sheets 41 to be laminated as necessary.
  • a ceramic dust sheet 47 for providing both ends of the conductor film 43 is prepared.
  • a hole 49 having a size smaller than the width of the conductor film 43 is formed in the ceramic green sheet 47.
  • a ceramic green sheet 47 is arranged in the lowermost layer, a ceramic green sheet 45 is laminated thereon, and other ceramic green sheets 41 are laminated in a predetermined order. I do.
  • the surface on which the conductive film 43 is printed on the ceramic green sheet 45 is arranged so as to face the ceramic green sheet 47. At this time, both ends of the conductor film 43 overlap the ceramic green sheet 47.
  • FIG. 12 is a cross-sectional view of the parent laminate 7 taken along the sub-substrate division line 44 at the time of FIG. 11D.
  • the ceramic green sheets 47 are overlapped on both ends of the conductor film 43, indicating that the center of the conductor film 43 is exposed through the holes 49 of the ceramic green sheet 47.
  • FIG. 13 is a cross-sectional view of the parent laminate 7 after crimping at the time of FIG.
  • the ceramic green sheets 47 indicate that both ends of the conductive film 43 are embedded in the parent laminate 7.
  • the shape is changed so as to be inclined into the parent laminate 7 without tearing, and other portions are aligned with the lower surface of the ceramic green sheet 47. .
  • the parent laminate 7 is baked and divided into two sub-substrates at the sub-substrate dividing line 44, thereby producing a sub-substrate as shown in FIG.
  • the end surface of the conductor film 43 is also exposed to the side surface of the substrate during the division of the sub-substrate. Of the exposed surface, both inclined end portions become the first appearance inspection conductors 12, 12, respectively.
  • the first appearance inspection conductor 12 is disposed on the bottom surface of the ceramic multilayer substrate.
  • One that is not perfectly vertical is an example of a generally I-shaped conductor. That is, by visual inspection, it is possible to identify the soldering force S of the solder with the same ease as in the first embodiment.
  • the terminal electrode 13 and the two first appearance inspection conductors 12 formed continuously at both ends thereof are electrically connected also inside the ceramic multilayer substrate, that is, Since the first external inspection conductor 12 extends toward the inside of the ceramic multilayer substrate in a direction parallel to the bottom surface (first main surface) of the ceramic multilayer substrate, the terminal electrode 13 and the first The external appearance inspection conductor 12 is firmly connected, and the connection reliability between the ceramic multilayer substrate and the terminal electrode 13 or the ceramic multilayer substrate and the first external appearance inspection conductor 12 can be improved.
  • FIG. 14 is a perspective view showing a modification of the third embodiment and showing a state in which the surface-mounted component of the present embodiment is seen through.
  • both end portions (tip portions) of the first appearance inspection conductor 12 inclined on the side surface of the ceramic multilayer substrate are formed substantially parallel to the bottom surface of the ceramic substrate. This portion forms the second conductor 18 for visual inspection.
  • An Au plating film is formed on the first and second appearance inspection conductors 12 and 18 in the same manner as in the first embodiment.
  • the surface mount component 4 is mounted on the mother board in the same manner as in FIG. 2 shown in the first embodiment.
  • FIG. 15 is an enlarged view of the surface-mounted component 4 after being mounted on the motherboard 15 as viewed from the side on which the first and second appearance inspection conductors 12 and 18 are formed. It is.
  • the conductor film 43 In the method of manufacturing the surface-mounted component in Example 3 described above, by forming the conductor film 43 to be appropriately large, the whole is not evenly inclined as shown in FIG. The parallel first and second appearance inspection conductors 12 and 18 can be manufactured.
  • the shape of the first appearance inspection conductor 12 in FIG. 15 is in the horizontal direction (the direction parallel to the bottom surface). Since there is a widened part, it is possible to more clearly and clearly identify the solder wettability S.
  • the conductor for visual inspection shown in each of the above embodiments is preferably provided on all terminal electrodes soldered to the mounting board, but some terminal electrodes important for mounting, for example, surface mounting It may be provided only at the terminal electrodes at the four corners of the mold component.
  • the present invention can be suitably used for surface-mounted components such as electronic components used by being mounted on a wiring board such as a mother board.
  • FIG. 1 is a perspective view showing one embodiment of a surface mount type component of the present invention.
  • FIG. 2 is a perspective view showing a state immediately before mounting the surface mount type component shown in FIG. 1 on a motherboard.
  • FIG. 3 is a cross-sectional view showing a state after the surface-mounted component shown in FIG. 1 is mounted on a motherboard.
  • FIG. 4 is an enlarged side view showing an essential part of the surface-mounted component after the surface-mounted component shown in FIG. 1 is mounted on a motherboard.
  • FIGS. 5 (a) and 1 (d) are perspective views each showing a manufacturing process of the surface mount component shown in FIG. 1.
  • FIG. 6 is a perspective view showing another embodiment of the surface-mounted component of the present invention.
  • FIG. 7 is an enlarged side view showing a main part of the surface-mounted component after mounting the surface-mounted component shown in FIG. 6 on a motherboard.
  • FIGS. 8 (a) and 1 (e) are perspective views each showing a manufacturing process of the surface mount component shown in FIG. 6.
  • FIG. 9 is a perspective view showing still another embodiment of the surface mount component of the present invention.
  • FIG. 10 is an enlarged side view showing a main part of the surface mount component after the surface mount component shown in FIG. 9 is mounted on a mother board.
  • FIG. 11 (a)-(e) are perspective views each showing a manufacturing process of the surface mount component shown in FIG. 9.
  • FIG. 12 is a cross-sectional view showing a state where the parent laminate in the state shown in FIG. 11D is cut along the dividing lines.
  • FIG. 13 is a cross-sectional view showing a state where the parent laminate shown in FIG. 11 (e) is cut along the dividing lines.
  • FIG. 14 is a perspective view showing still another embodiment of the surface mount component of the present invention.
  • FIG. 15 is an enlarged side view showing a main part of the surface mount component after the surface mount component shown in FIG. 14 is mounted on a mother board.
  • FIG. 16 is a perspective view showing a state after a conventional surface mount component having electrodes on side surfaces is mounted on a mother board.
  • FIG. 17 is a cross-sectional view showing a state after the surface-mounted component shown in FIG. 16 is mounted on a mother board.
  • FIG. 18 is a perspective view showing a state after a conventional surface mount type component having electrodes on the bottom surface is mounted on a mother board.
  • FIG. 19 is a cross-sectional view showing a state after mounting the surface-mounted component shown in FIG. 18 on a motherboard.

Abstract

 【課題】 図18に示すタイプの表面実装型部品31の外観検査を行う場合に、特許文献2に記載の外観検査方法を適用できたとしても、X線透過による外観検査では透過装置自体が高価であるため、実際の製造現場ではコスト的に容易に導入できない。  【解決手段】 第1の主面、第2の主面及びこれら第1、第2の主面間をつなぐ側面を有するセラミック基板と、前記第1の主面に設けられた端子電極13と、この端子電極13から連続して側面に延設され且つ端子電極13の幅寸法より小さな幅寸法に形成された第1の外観検査用導体12と、を有することを特徴とする。

Description

明 細 書
表面実装型部品
技術分野
[0001] 本発明は、プリント基板等のマザ一ボード上にハンダ付け等によって表面実装され る表面実装型部品に関し、更に詳しくは、マザ一ボードとの接合状態を目視で外観 検査できる表面実装型部品に関する。
背景技術
[0002] 従来のこの種の表面実装型部品は、例えば図 16—図 19に示すように構成されて いる。図 16は、基板の側面に側面電極 33がある表面実装型部品 30を、マザ一ボー ド 32 (部品実装基板)にハンダ付けにより実装した状態を示す斜視図である。図 17 は、図 16に示す仮想切断線 B-Bで切断したと想定した断面図である。このような表 面実装型部品 30を実装するマザ一ボード 32側のランド電極 34は、一般的には、表 面実装型部品 30の側面から外側に幅 aだけ露出するように形成される。このようにラ ンド電極 34を意図的に側面から外側へ露出させることによって表面実装型部品 30 の側面に厚みのあるハンダ 35を形成するようにし、表面実装型部品 30の剥離強度 を高めるようにしている。
[0003] 一方、図 18は、基板の底面に端子電極 37がある表面実装型部品 31を、マザーボ ード 32にハンダ付けにより実装した状態を示す斜視図である。例えば、特許文献 1に 示すような BGA (Ball Grid Array)構造の外部接続電極を有する表面実装型部品が これに当たる。図 19は、図 18に示す仮想切断線 C—Cで切断したと想定した断面図 である。このような表面実装型部品 31を実装するマザ一ボード 32側のランド電極 34 は、一般的には、表面実装型部品 31の側面から外側へ露出しないよう内側に配置さ れている。これによつて、ハンダ 35が表面実装型部品 31の側面から外側にはみ出す ことがなぐマザ一ボード 32の実装密度を向上させるようにしている。小型化要求の 強レ、近年にぉレ、ては、図 18に示すような基板の底面に端子電極を有するタイプの表 面実装型部品が注目されている。
[0004] このような 2つのタイプの電子部品等の表面実装型部品は、共に、マザ一ボード実 装後にハンダ付け性を確認するため外観検査が行なわれる。図 16に示すタイプの 表面実装型部品 30の場合には、ハンダ 35は表面実装型部品 30の外側に形成され るため、 目視 36による外観検査を行うことができる力 図 18に示すタイプの表面実装 型部品 31の場合には、ハンダ 35が表面実装型部品 31とマザ一ボード 32の幅狭の 隙間に形成されているため、 目視による外観検査を実質的に行うことができないとレ、 う課題があった。そこで特許文献 2に記載では X線透過による外観検查方法が提案さ れている。
[0005] 特許文献 1 :特開平 08— 250620号公報
特許文献 2:特開平 10 - 170455号公報
発明の開示
発明が解決しょうとする課題
[0006] し力、しながら、図 18に示すタイプの表面実装型部品 31の外観検查を行う場合に、 特許文献 2に記載の外観検查方法を適用できたとしても、 X線透過による外観検查 では透過装置自体が高価であるため、実際の製造現場ではコスト的に容易に導入で きないという課題があった。
[0007] 本発明は、前記課題を解決するためになされたもので、厚みのあるハンダフィレット 等が表面実装型部品の外表面に形成されてなくても、また、特別の透過装置を用い なくても、表面実装型部品のハンダ付け性等の接合状態の外観検査を目視によって 簡単に行うことができる表面実装型部品を提供することを目的としている。
課題を解決するための手段
[0008] 本発明の請求項 1に記載の表面実装型部品は、第 1の主面、第 2の主面及びこれ ら第 1、第 2の主面間をつなぐ側面を有する基板と、前記第 1の主面に設けられた端 子電極と、この端子電極から連続して前記側面に延設され且つ前記端子電極の幅 寸法より小さな幅寸法に形成された第 1の外観検査用導体と、を有することを特徴と するものである。
[0009] また、本発明の請求項 2に記載の表面実装型部品は、請求項 1に記載の発明にお いて、前記基板の側面には、前記第 1の外観検查用導体の延設端から連続する第 2 の外観検查用導体が形成されていることを特徴とするものである。 [0010] また、本発明の請求項 3に記載の表面実装型部品は、請求項 1または請求項 2に 記載の発明において、前記第 1の外観検査用導体の幅寸法が 100 / m以下である ことを特徴とするものである。
[0011] また、本発明の請求項 4に記載の表面実装型部品は、請求項 1一請求項 3のいず れか 1項に記載の発明において、前記第 1の外観検查用導体は、前記端子電極から 前記基板の内部へ延設されていることを特徴とするものである。
[0012] また、本発明の請求項 5に記載の表面実装型部品は、請求項 1一 4のいずれか 1項 に記載の発明において、 1つの前記端子電極に対し、少なくとも 2つの前記第 1の外 観検查用導体が連続的に形成されていることを特徴とするものである。
[0013] また、本発明の請求項 6に記載の表面実装型部品は、請求項 5に記載の発明にお いて、少なくとも 2つの前記第 1の外観検査用導体がそれぞれ前記端子電極の両端 部に連続的に形成されていることを特徴とするものである。
[0014] 而して、本発明の表面実装型部品は、上述したように、第 1の主面、第 2の主面及 びこれら第 1、第 2の主面間をつなぐ側面を有する基板と、前記第 1の主面に設けら れた端子電極と、この端子電極から連続して前記側面に延設され且つ前記端子電 極の幅寸法より小さな幅寸法を有する第 1の外観検査用導体と、を有するものである
[0015] 即ち、この表面実装型部品は、第 1の主面 (即ち、実装面)に設けられた端子電極 がプリント基板等のマザ一ボードの表面に設けられたランド電極に対してハンダ等の 接合材を介して接続される。第 1の外観検査用導体が端子電極から延設されて連続 的に形成されているため、表面実装型部品をマザ一ボードに対して接合する際に、 接合材が実装面の端子電極とランド電極との間から側面の第 1の外観検査用導体に 沿って濡れ上がるため、第 1の外観検査用導体において濡れ上がった接合材の有 無を目視で確認することができ、表面実装型部品の接合状態の外観検査を容易に 実施すること力 Sできる。
[0016] また、第 1の外観検查用導体の幅寸法は、実装面に設けられる端子電極の幅寸法 よりも小さく、特に、 1Z3以下に形成されているため、第 1の外観検查用導体でのハ ンダ等の接合材の濡れ上がり量を最小限に抑えることができ、しかも端子電極から濡 れ上がる寸法を大きくすることができる。第 1の外観検査用導体の幅寸法としては、例 えば 100 /i m以下が好ましぐ 80 μ ΐη以下がより好ましい。第 1の外観検査用導体の 幅寸法が 100 μ ΐη以下では、いわゆる毛細管現象によってハンダ等の接合材の濡 れ上がる量を大きくすることができる。
[0017] 第 2の外観検査用導体は、基板の側面に沿って第 1の外観検査用導体の延設端 力 連続して形成され、更に、第 1の外観検查用導体の幅方向に拡張して形成され ていることが好ましい。第 2の外観検查用導体は第 1の外観検查用導体の幅よりも延 びているため、第 1の外観検査用導体を濡れ上がった接合材が更に第 2の外観検査 用導体に従って幅方向に拡張して濡れ広かって濡れ上がった接合材をより確実に目 視すること力 Sできる。
[0018] また、第 1の外観検査用導体は、基板の底面に配置された端子電極の少なくとも一 端が基板内部へ連続して延設され、延設端が基板内部に位置していることが好まし レ、。そして、端子電極と第 1の外観検査用導体との連続する端面が基板の側面の一 部として露呈している。第 1の外観検査用導体は、端子電極の両端が基板底面から 基板内部にそれぞれ延設されたものであっても良レ、。この場合には端子電極の両端 に 2つの第 1の外観検査用導体が形成されていることになる。
[0019] 前記基板は、特に制限されないが、例えば複数の絶縁体層を積層してなる多層基 板が好ましい。絶縁体層は、例えばセラミック層、あるいはエポキシ樹脂等からなる樹 脂層によって形成することができる。絶縁層がセラミック層である場合には、セラミック 層は、低温焼成セラミック(LTCC : Low Temperature Co-fired Ceramic)材料を焼 成してなるものが好ましい。低温焼成セラミック材料は、 1000°C以下の温度で焼結 可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。 低温焼成セラミック材料としては、例えば、アルミナゃフォルステライト等のセラミック 粉末にホウ珪酸系ガラスを混合してなるガラス複合系 LTCC材料、 ZnO— MgO— A1
2
〇— Si〇系の結晶化ガラスを用いた結晶化ガラス系 LTCC材料、 Ba〇— Al〇—Si
3 2 2 3
〇系セラミック粉末や Al〇 -CaO-SiO -MgO-B〇系セラミック粉末等を用いた
2 2 3 2 2 3
非ガラス系 LTCC材料等を挙げることができる。
[0020] また、前記端子電極としては、絶縁体層が樹脂層の場合には例えば銅箔等の金属 箔が好適に用いられ、絶縁体層が低温焼成セラミック材料からなるセラミック層の場 合には例えば銀や銅等を主成分とする導電性ペーストが好適に用いられる。
発明の効果
[0021] 本発明の請求項 1一請求項 6に記載の発明によれば、厚みのあるハンダフィレット 等が表面実装型部品の外表面に形成されてなくても、また、特別の透過装置を用い なくても、表面実装型部品のハンダ付け性等の接合状態の外観検査を目視によって 簡単に行うことができる表面実装型部品を提供することができる。
発明の実施の形態
[0022] 以下、図 1一図 15を参照しながら本発明の表面実装型部品を望ましい実施例につ いて説明する。
実施例 1
[0023] 図 1は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施 例の表面実装型部品 1は、例えば厚み 100 / mのセラミック層 11が 3枚積層された、 第 1の主面、第 2の主面及びこれらの第 1、第 2の主面間をつなぐ 4つの側面を備えた 矩形状のセラミック多層基板を素体とするものである。
[0024] そして、セラミック多層基板の第 1主面 (底面)には端子電極 13が形成され、また、 セラミック多層基板の 4側面のうち、少なくとも 1つの側面に底面に対しほぼ垂直に立 ち上がる第 1の外観検査用導体 12が形成されている。第 1の外観検査用導体 12は、 端子電極 13から側面に沿って延設され、端子電極 13と最下層のセラミック層の底面 と側面の間の稜線部近傍で連続的に形成されてレ、る。
[0025] 第 1の外観検查用導体 12は、その幅 14のサイズが 80 x mと狭幅に形成されている 。その高さは、セラミック層一層分の厚みと同じで、 100 z mの高さである。また、端子 電極の幅(第 1の外観検查用導体 12の幅方向と同一方向の幅)は 240 x mであり、 第 1の外観検查用導体 12及び端子電極 13の表面には無電解メツキ法を用いて Au メツキ膜が形成されており、ハンダが濡れ易い状態にしてある。端子電極 13の幅寸 法は、高密度に配置しつつ、マザ一ボードへの十分な接続信頼性を確保するため、 100 z m— 1. 5mm力 S好ましく、 200 μ m 700 μ mカより好ましレヽ。
[0026] 図 2は、図 1に示す表面実装型部品 1をマザ一ボード 15上に実装する直前の状態 を表した斜視図である。マザ一ボード 15のランド電極 16の表面にも Auメツキ膜が形 成されており、更にハンダ膜 17が印刷されている。このような状態のマザ一ボード 15 に、表面実装型部品 1を位置合わせしてから全体を加熱し、ランド電極 16上のハン ダ膜 17を溶融させ、表面実装型部品 1の端子電極 13をマザ一ボード 15のランド電 極 16に接続することにより、表面実装型部品 1をマザ一ボード 15に実装する。この際 、ランド電極 16が表面実装型部品 1の側面からはみ出さないように、表面実装型部 品 1の側面とランド電極 16の端縁とを合わせて表面実装型部品 1を実装する。
[0027] 図 3は、実装後の表面実装型部品 1とマザ一ボード 15を図 2の仮想切断線 A— A線 で切断した状態の断面図である。ハンダ膜 17は、図 3に示すように、セラミック多層基 板の底面と側面とを結ぶ稜線を横切って第 1の外観検査用導体 12の上端部付近に まで薄く濡れ上がる。即ち、第 1の外観検査用導体 12は一般的な側面電極とは異な り、幅 14の寸法が 100 z mで高さも 100 x mの狭小サイズのものであるため、端子電 極 13を接続するための最小限の量のハンダ膜 17が印刷されているだけでも外観検 查用導体 12の上端部付近にまで濡れ上がることになる。
[0028] 図 4は、第 1の外観検査用導体 12が形成されている側面から実装後の表面実装型 部品 1を目視した時の拡大図である。図 4に示すように、ハンダ膜 17は、端子電極 13 側からセラミック多層基板の底面に対し垂直な Auメツキ膜が形成された第 1の外観検 查用導体 12に沿って濡れ上がっている。この際、第 1の外観検査用導体 12には Au メツキ膜が形成されて金色を呈し、ハンダ膜 17は銀色を呈するため、これら両者の色 の違いからハンダ膜 17の濡れ上がり状況を識別し易ぐハンダの有無を目視で容易 に確認することができる。また、第 1の外観検査用導体 12はほぼ I字型であるため、ど の程度の高さまで濡れ上がっているかを容易に判別することができる。外観検查にお いては、このようにハンダの濡れ上がり状態を確認することにより、ハンダ付け性の程 度を推定することができる。
[0029] 尚、本実施例では第 1の外観検查用導体 12の高さが 100 z mの場合について説 明したが、 目視によるハンダ付け外観検査が行なえる程度の高さであればよぐ第 1 の外観検查用導体 12の高さ、例えば 5 200 z mが好ましぐ 20 100 m力 Sより 好ましい。 [0030] 図 5は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図であ る。以下に図 5に沿って作製方法を説明する。
[0031] まず、図 5 (a)に示すように、セラミックグリーンシート 41を用意する。一般的には量 産化のため多数個取りできるよう大サイズのセラミックグリーンシートを用意する力 こ こでは作製手順の説明を単純化するために、 2つの子基板を作製できるサイズのセラ ミックグリーンシートを用意することとする。
[0032] 次に、図 5 (b)に示すように、親基板となった時に底面に配置されることになる 1枚の セラミックグリーンシート 45を用意する。このセラミックグリーンシート 45は図 5 (a)に示 すセラミックグリーンシート 41と同一の寸法に形成されている。このセラミックグリーン シート 45の子基板分割線 44となる位置に中心を合わせて直径が 100 a m以下の狭 小サイズの貫通孔を設ける。この貫通孔に、銀または銅を主成分とするペーストを充 填して、充填ビア 42を作製する。更に、セラミックグリーンシート 45の下面に露出して レ、る充填ビア 42の充填口を覆うと共に子基板分割線 44を跨いで両側均等に延びる 端子電極となる導体膜 43を印刷する。必要に応じて積層する他のセラミックグリーン シート 41にも内部回路層となる導体膜やビア導体を形成する。
[0033] 次に、図 5 (c)に示すように、セラミックグリーンシート 45を最下層に配置し、導体膜 43を下面にして、その上面に他のラミックグリーンシート 41を所定の順番で積層し、 全体を圧着して親積層体 5を作製する。親積層体 5は、底面に導体膜 43を有してい ることになる。
[0034] 次に親積層体 5を所定の焼成温度で焼成した後、このセラミック焼結体を図 5 (c)に 示す子基板分割線 44に沿って 2つに分割し、図 5 (d)に示す子基板を 2つ作製する 。この分割により狭小サイズの充填ビア 42も半分に分断され、子基板の側面に導体 面が露出し、この露出した導体面が、表面実装型部品 1における第 1の外観検査用 導体 12となる。
[0035] 然る後、子基板(セラミック多層基板)に、半導体デバイスやチップ型積層コンデン サなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被う等などして表 面実装型部品 1を作製する。この表面実装型部品 1をマザ一ボードに実装する際に 、ハンダ膜 17が側面の第 1の外観検查用導体 12を濡れ上がり、この濡れ上がったハ ンダ膜 17を目視することによって表面実装型部品 1がマザ一ボードに実装されたこと を確認することができる。従って、本実施例によれば、従来のように厚みのあるハンダ フィレット等が表面実装型部品 1の外表面に形成されてなくても、また、特別の透過 装置を用いなくても、第 1の外観検査用導体 12を濡れ上がったハンダ膜 17を目視す ることによって表面実装型部品 1のハンダ付けによる接合状態の外観検査を簡単に 行うことができる。また、本実施例によれば、大きなハンダフィレットを形成する必要が なくなり、表面実装型部品 1の実装密度を高めることができる。
実施例 2
[0036] 図 6は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施 例において実施例 1と同一または相当部分には同一符号を附して説明する。本実施 例の表面実装型部品 2は、第 1の外観検査用導体 12の他に、第 2の外観検査用導 体 18を有する点に特徴があり、その他は実施例 1に準じて構成されている。
[0037] 即ち、本実施例では、第 1の外観検査用導体 12の上端の延設端から第 2の外観検 查用導体 18が延設され、この第 2の外観検査用導体 18はセラミック多層基板の底面 に対しほぼ平行な細長形状の導体膜として第 1の外観検査用導体 12の上端に連続 して形成され、第 1、第 2の外観検查用導体 12、 18の両者でほぼ T字状を呈している 。第 2の外観検査用導体 18の長手方向の寸法は第 1の外観検査用導体 12の幅寸 法よりも大きいことが好ましぐ例えば 100— 300 z mが好ましい。また、第 2の外観検 查用導体 18の幅寸法(高さ方向の寸法)は 3— 50 z mが好ましい。尚、第 1の外観 検查用導体 12の幅と高さは、実施例 1と同じサイズに形成されている。
[0038] 図 7は、マザ一ボード 15への実装後の表面実装型部品 2を、第 1、第 2の外観検查 用導体 12、 18が形成されている側面から目視した時の拡大図である。本実施例で は、第 1、第 2の外観検查用導体 12、 18は、図 7に示すように全体でほぼ T字型を呈 しているため、ハンダ膜 17が第 1の外観検查用導体 12を濡れ上がると、同図に示す ように第 2の外観検査用導体 18の長手方向全長に渡って濡れ広がる。従って、本実 施例の場合にはハンダ膜 17が T字型に広がるため、実施例 1の I字型も場合よりも視 覚的に明確にハンダの濡れ上がりの程度を識別することができる。
[0039] 図 8は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図であ る。以下に図 8に沿って作製方法を説明する。
[0040] まず、図 8 (a)に示すように、セラミックグリーンシート 41を用意する。実施例 1の場 合と同様、説明の単純化のために、 2つの子基板を作製できるサイズのセラミックダリ ーンシート 41を用意することとする。
[0041] 次に、実施例 1と同様、図 8 (b)に示すように、親基板となった時に底面に配置され ることになる 1枚のセラミックグリーンシート 45に、充填ビア 42を作製する。更に、セラ ミックグリーンシート 45の底面に露出している充填ビア 42の充填口を覆うと共に子基 板分割線 44を跨レ、で両側均等に延びる端子電極となる導体膜 43を印刷する。必要 に応じて積層する他のセラミックグリーンシート 41にも内部回路層となる導体膜ゃビ ァ導体を形成する。
[0042] 次に、図 8 (c)に示すように、 1枚のセラミックグリーンシート 46に、子基板分割線 44 を跨いで両側均等に延びる第 2の外観検査用導体となる導体膜 48を印刷する。子 基板分割線方向の導体膜 48の幅サイズは、充填ビア 42の直径よりも大きく 200 μ m とし、厚みは 10 μ ΐηとする。
[0043] 更に、実施例 1と同様、セラミックグリーンシート 45を最下層に配置し、この上にセラ ミックグリーンシート 46を、導体膜 48を下面にして積層し、その他のセラミックグリーン シート 41を所定の順番に積層し、全体を圧着して、親積層体 6を作製する。親積層 体 6は、図 8 (d)に示すように、底面に導体膜 43を有すると共に最下層のセラミックグ リーンシート 45の上面に導体膜 48を有し、導体膜 43と導体膜 48とが充填ビア 42を 介して接続されている。
[0044] 次に、親積層体 6を所定の焼成温度で焼成した後、このセラミック焼結体を図 8 (d) に示す子基板分割線 44に沿って 2つに分割し、図 8 (e)に示す子基板を 2つ作製す る。この分割により狭小サイズの充填ビア 42も半分に分断され、子基板の側面に導 体面が露出し、この露出した導体面が、第 1、第 2の外観検查用導体 12、 18となる。
[0045] 然る後、子基板(セラミック多層基板)に、半導体デバイスやチップ型積層コンデン サなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被うなどして表面 実装型部品 2を作製する。この表面実装型部品 2をマザ一ボードに実装する際に、ハ ンダ膜 17が側面の第 1の外観検査用導体 12を経由して第 2の外観検査用導体 18ま で濡れ上がり、第 2の外観検査用導体 18で濡れ広がったハンダ膜 17により表面実 装型部品 1がマザ一ボードに実装されたことを実施例 1の場合より明確に確認するこ とができる。
実施例 3
[0046] 図 9は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施 例においても前記各実施例と同一または相当部分には同一符号を附して説明する。 本実施例の表面実装型部品 3は、図 9に示すように、セラミック多層基板の底面の 端子電極 13の両端がそれぞれセラミック多層基板の内部へ徐々に上昇して延設さ れ、湾曲した端面が第 1の外観検査導体としてセラミック多層基板の側面に露呈して いる。その他は前記各実施例に準じて構成されている。第 1の外観検査用導体 12に は、実施例 1と同様に、 Auメツキ膜を形成しておく。その後、この表面実装型部品 3を 、実施例 1で示した図 2と同様にマザ一ボードに実装する。
[0047] 図 10は、マザ一ボード 15への実装後の表面実装型部品 3を、第 1の外観検査用導 体 12が形成されている側面から目視した時の拡大図である。本実施例では、セラミツ ク多層基板底面に形成された端子電極 13の両端からセラミック多層基板内に延設さ れてセラミック多層基板の側面で露呈する傾斜部分がそれぞれ第 1の外観検査用導 体 12、 12として形成されている。このように端子電極 13の両端部にそれぞれ第 1の 外観検查用導体 12が連続して形成されていると、表面実装型部品 3とマザ一ボード との接合性をより確実に確認することができる。本実施例に限らず、第 1の外観検查 用導体を 1つの端子電極 13に対して 3つ以上、連続的に形成したものであっても良 レ、。
[0048] 図 11は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図であ る。以下に図 11に沿って作製方法を説明する。
[0049] まず、図 11 (a)に示すように、セラミックグリーンシート 41を用意する。実施例 1の場 合と同様、説明の単純化のために、 2つの子基板を作製できるサイズのセラミックダリ ーンシート 41を用意することとする。
[0050] 次に、図 11 (b)に示すように、親基板となった時に底面に配置されることになる 1枚 のセラミックグリーンシート 45に、子基板分割線 44を跨レ、で両側で均等となる位置に 、端子電極となる導体膜 43を印刷する。必要に応じて積層する他のセラミックダリー ンシート 41にも内部回路層となる導体膜やビア導体を形成する。
[0051] 次に、図 11 (c)に示すように、導体膜 43の両端部を坦設するためのセラミックダリー ンシート 47を用意する。このセラミックグリーンシート 47には導体膜 43の幅より狭いサ ィズの穴 49を空けておく。
[0052] 次に、図 11 (d)に示すように、セラミックグリーンシート 47を最下層に配置し、この上 にセラミックグリーンシート 45を積層し、その他のセラミックグリーンシート 41を所定の 順番に積層する。セラミックグリーンシート 45に導体膜 43が印刷された面をセラミック グリーンシート 47と向かい合うように配置する。この時、導体膜 43の両端部はセラミツ クグリーンシート 47と重なることとなる。
[0053] 図 12は、図 11 (d)の時点の親積層体 7を子基板分割線 44に沿って分割した断面 図である。導体膜 43の両端部にセラミックグリーンシート 47が重なっており、セラミツ クグリーンシート 47の穴 49を通して導体膜 43の中心部が露出していることを示して いる。
[0054] 次に、図 11 (e)に示すように、積層したセラミックグリーンシート全体を圧着する。図 13は、図 11 (e)の時点の圧着後の親積層体 7を子基板分割線 44に沿って切断した 断面図である。セラミックグリーンシート 47により導体膜 43の両端部が親積層体 7の 内部に埋設されたことを示している。この時、導体膜 43は焼成前であり弾力性を有し ているため、ちぎれることなく親積層体 7の内部に傾くように形状が変化すると共に他 の部分がセラミックグリーンシート 47の下面に揃う。
[0055] 次に、実施例 1と同様、親積層体 7を焼成し、子基板分割線 44で 2つの子基板に分 割し、図 9に示すような子基板が作製される。この子基板分割時に導体膜 43の端面 も基板側面に露出することになるが、この露出した面の内、傾きのある両端部がそれ ぞれ第 1の外観検査用導体 12、 12となる。
[0056] 然る後、子基板(セラミック多層基板)に、半導体デバイスやチップ型積層コンデン サなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被う等などして表 面実装型部品 3を作製する。
[0057] 本実施例において第 1の外観検查用導体 12は、セラミック多層基板底面に対して 完全に垂直ではなレ、が、概ね I字型の形状の導体に属する一例である。即ち、 目視 による外観検査によって、実施例 1の場合と同程度の容易性をもって、ハンダの濡れ 上力 Sり程度を識別できる。また、端子電極 13とその両端部に連続して形成された 2つ の第 1の外観検查用導体 12とは、セラミック多層基板の内部においても電気的に接 続されているため、即ち、第 1の外観検查用導体 12がセラミック多層基板の底面(第 1の主面)に対して平行な方向にセラミック多層基板の内部に向かって延設されてい るため、端子電極 13と第 1の外観検查用導体 12とが強固に接続され、セラミック多層 基板と端子電極 13、あるいはセラミック多層基板と第 1の外観検查用導体 12との接 続信頼性を向上させることができる。
実施例 4
[0058] 図 14は、実施例 3の変形例で、本実施例の表面実装型部品を透視した状態を示 す斜視図である。本実施例の表面実装型部品 4の場合には、セラミック多層基板の 側面で傾きのある第 1の外観検査用導体 12の両端部(先端部分)力 セラミック基板 の底面に対しほぼ平行に形成されており、この部分が第 2の外観検査用導体 18を形 成している。第 1、第 2の外観検査用導体 12、 18には、実施例 1と同様に Auメツキ膜 を形成しておく。その後、上述の実施例 1で示した図 2と同様に表面実装型部品 4を マザ一ボード上に実装する。
[0059] 図 15は、マザ一ボード 15への実装後の表面実装型部品 4を、第 1、第 2の外観検 查用導体 12、 18が形成されている側面から目視した時の拡大図である。上述の実 施例 3における表面実装型部品の製造方法において、導体膜 43を適度に大きく形 成することによって、図 15に示すように全体が均等に傾かず、両端部 21が底面にほ ぼ平行となる第 1、第 2の外観検査用導体 12、 18を作製することができる。図 10に示 す表面実装型部品 3と図 15に示す表面実装型部品 4を比較した場合、図 15の第 1 の外観検查用導体 12の形状は横方向(底面に平行な方向)に広がりのある部分があ るため、より視覚的に明確にハンダの濡れ上力 Sり程度が識別することができる。
[0060] 前記各実施例で示した外観検査用導体は、実装基板とハンダ付けされる全ての端 子電極に設けられるのが望ましいが、実装に重要な一部の端子電極、例えば表面実 装型部品の四隅の端子電極のみに設けても良い。 産業上の利用性
[0061] 本発明は、マザ一ボード等の配線基板に実装して用いられる電子部品等の表面実 装型部品に対して好適に利用することができる。
図面の簡単な説明
[0062] [図 1]本発明の表面実装型部品の一実施例を示す斜視図である。
[図 2]図 1に示す表面実装型部品をマザ一ボードに実装する直前の状態を示す斜視 図である。
[図 3]図 1に示す表面実装型部品をマザ一ボードに実装した後の状態を示す断面図 である。
[図 4]図 1に示す表面実装型部品をマザ一ボードに実装した後の表面実装型部品の 要部を拡大して示す側面図である。
[図 5] (a)一 (d)はそれぞれ図 1に示す表面実装型部品の作製工程を示す斜視図で ある。
[図 6]本発明の表面実装型部品の他の実施例を示す斜視図である。
[図 7]図 6に示す表面実装型部品をマザ一ボードに実装した後の表面実装型部品の 要部を拡大して示す側面図である。
[図 8] (a)一 (e)はそれぞれ図 6に示す表面実装型部品の作製工程を示す斜視図で ある。
[図 9]本発明の表面実装型部品の更に他の実施例を示す斜視図である。
[図 10]図 9に示す表面実装型部品をマザ一ボードに実装した後の表面実装型部品 の要部を拡大して示す側面図である。
[図 11] (a)一 (e)はそれぞれ図 9に示す表面実装型部品の作製工程を示す斜視図で ある。
[図 12]図 11 (d)に示す状態の親積層体を分割線に沿って切断した状態を示す断面 図である。
[図 13]図 11 (e)に示す親積層体を分割線に沿って切断した状態を示す断面図であ る。
[図 14]本発明の表面実装型部品の更に他の実施例を示す斜視図である。 [図 15]図 14に示す表面実装型部品をマザ一ボードに実装した後の表面実装型部品 の要部を拡大して示す側面図である。
[図 16]従来の側面に電極を有する表面実装型部品をマザ一ボードに実装した後の 状態を示す斜視図である。
[図 17]図 16に示す表面実装型部品をマザ一ボードに実装した後の状態を示す断面 図である。
[図 18]従来の底面に電極を有する表面実装型部品をマザ一ボードに実装した後の 状態を示す斜視図である。
[図 19]図 18に示す表面実装型部品をマザ一ボードに実装した後の状態を示す断面 図である。
符号の説明
1、 2、 3、 4…表面実装型部品
5、 6、 7…親積層体
11· '·セラミック層
12· '·第 1の外観検査用導体
13- ··端子電極
14·' '-第 1の外観検査用導体の幅
15- '-マザ一ボード
16- '-ランド電極
17- ·-ハンダ膜
18- '-第 2の外観検査用導体
21- '-第 1の外観検査用導体の両端部
42- ·■充填ビア
43- ·· (端子電極となる)導体膜
48·' ·· (第 2の外観検査用導体となる)導体膜

Claims

請求の範囲
[1] 第 1の主面、第 2の主面及びこれら第 1、第 2の主面間をつなぐ側面を有する基板と、 前記第 1の主面に設けられた端子電極と、この端子電極から連続して前記側面に延 設され且つ前記端子電極の幅寸法より小さな幅寸法に形成された第 1の外観検査用 導体と、を有することを特徴とする表面実装型部品。
[2] 前記基板の側面には、前記第 1の外観検査用導体の延設端から連続する第 2の外 観検査用導体が形成されていることを特徴とする請求項 1に記載の表面実装型部品
[3] 前記第 1の外観検査用導体の幅寸法が 100 μ m以下であることを特徴とする請求項
1または請求項 2に記載の表面実装型部品。
[4] 前記第 1の外観検査用導体は、前記端子電極から前記基板の内部へ延設されてい ることを特徴とする請求項 1一請求項 3のいずれか 1項に記載の表面実装型部品。
[5] 1つの前記端子電極に対し、少なくとも 2つの前記第 1の外観検査用導体が連続的 に形成されていることを特徴とする請求項 1一 4のいずれ力 1項に記載の表面実装型 部品。
[6] 少なくとも 2つの前記第 1の外観検査用導体がそれぞれ前記端子電極の両端部に連 続的に形成されていることを特徴とする請求項 5に記載の表面実装型部品。
PCT/JP2004/010188 2003-07-22 2004-07-16 表面実装型部品 WO2005008698A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/565,334 US8059420B2 (en) 2003-07-22 2004-07-16 Surface mountable device
JP2005511853A JP4111222B2 (ja) 2003-07-22 2004-07-16 表面実装型部品

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003199968 2003-07-22
JP2003-199968 2003-07-22

Publications (1)

Publication Number Publication Date
WO2005008698A1 true WO2005008698A1 (ja) 2005-01-27

Family

ID=34074442

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010188 WO2005008698A1 (ja) 2003-07-22 2004-07-16 表面実装型部品

Country Status (4)

Country Link
US (1) US8059420B2 (ja)
JP (1) JP4111222B2 (ja)
CN (1) CN100585761C (ja)
WO (1) WO2005008698A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016203774A1 (ja) * 2015-06-19 2017-10-12 日本電信電話株式会社 フレキシブルプリント配線板のはんだ接合構造

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944296B2 (ja) 1992-04-06 1999-08-30 富士写真フイルム株式会社 感光性平版印刷版の製造方法
US6511790B2 (en) 2000-08-25 2003-01-28 Fuji Photo Film Co., Ltd. Alkaline liquid developer for lithographic printing plate and method for preparing lithographic printing plate
DE60137398D1 (de) 2000-11-30 2009-03-05 Fujifilm Corp Lithographische Druckplattenvorläufer
JP4790682B2 (ja) 2007-09-28 2011-10-12 富士フイルム株式会社 平版印刷版原版
JP4994175B2 (ja) 2007-09-28 2012-08-08 富士フイルム株式会社 平版印刷版原版、及びそれに用いる共重合体の製造方法
JP5164640B2 (ja) 2008-04-02 2013-03-21 富士フイルム株式会社 平版印刷版原版
JP5183380B2 (ja) 2008-09-09 2013-04-17 富士フイルム株式会社 赤外線レーザ用感光性平版印刷版原版
US8883401B2 (en) 2009-09-24 2014-11-11 Fujifilm Corporation Lithographic printing original plate
JP5512730B2 (ja) 2012-03-30 2014-06-04 富士フイルム株式会社 平版印刷版の作製方法
DE102012212087A1 (de) * 2012-07-11 2014-01-16 Robert Bosch Gmbh Leiterplatte mit einer Lotmittel führenden Kapillare
JP6520861B2 (ja) 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
US11037709B2 (en) * 2018-03-26 2021-06-15 Panasonic Intellectual Property Management Co., Ltd. Varistor and manufacturing method thereof
CN113228832A (zh) * 2018-11-07 2021-08-06 阿维科斯公司 具有配置用于视觉检查的端子的表面安装薄膜元件
JP7156919B2 (ja) 2018-11-26 2022-10-19 矢崎総業株式会社 カバー及び電気接続箱
WO2020262472A1 (ja) * 2019-06-27 2020-12-30 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653002A (ja) * 1992-07-28 1994-02-25 Rohm Co Ltd 電子素子
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578736A (en) * 1984-08-28 1986-03-25 At&T Technologies, Inc. Surface mounted electrical components and method of fabrication
JPH02305492A (ja) 1989-05-19 1990-12-19 Fujitsu Ltd プリント基板
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
EP0582881B1 (en) 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
JP3147666B2 (ja) 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JP3150560B2 (ja) 1995-03-07 2001-03-26 松下電子工業株式会社 半導体装置
US5805423A (en) * 1996-05-17 1998-09-08 United Technologies Automotive Battery contact and retention apparatus for printed circuit boards
DE69736617T2 (de) * 1996-10-18 2007-01-04 Matsushita Electric Industrial Co., Ltd., Kadoma Dielektrisches laminiertes Bandsperrfilter mit elektromagnetischer Kopplung zwischen Resonatoren
JPH10170455A (ja) 1996-12-12 1998-06-26 Pfu Ltd Bgaパッケージ/cspのはんだ接続検査方法およびその実装構造
JP2000068148A (ja) 1998-08-19 2000-03-03 Matsushita Electric Ind Co Ltd 積層セラミック部品とその積層セラミック部品連
US6459048B1 (en) * 1999-06-25 2002-10-01 Murata Manufacturing Co., Ltd. Surface-mount electronic component
JP3342855B2 (ja) 1999-09-13 2002-11-11 株式会社ケーヒン プリント基板の実装部品用パッド
JP2002311486A (ja) 2001-04-17 2002-10-23 Seiko Precision Inc 携帯機器用カメラ
JP2002359320A (ja) 2001-06-01 2002-12-13 Toyo Commun Equip Co Ltd 電子部品の外部電極パターン
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
JP4454916B2 (ja) * 2002-07-22 2010-04-21 Necトーキン株式会社 固体電解コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653002A (ja) * 1992-07-28 1994-02-25 Rohm Co Ltd 電子素子
JPH11186092A (ja) * 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016203774A1 (ja) * 2015-06-19 2017-10-12 日本電信電話株式会社 フレキシブルプリント配線板のはんだ接合構造

Also Published As

Publication number Publication date
JPWO2005008698A1 (ja) 2006-09-07
US8059420B2 (en) 2011-11-15
US20070274055A1 (en) 2007-11-29
CN1701401A (zh) 2005-11-23
CN100585761C (zh) 2010-01-27
JP4111222B2 (ja) 2008-07-02

Similar Documents

Publication Publication Date Title
JP4111239B2 (ja) 複合セラミック基板
WO2005008698A1 (ja) 表面実装型部品
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2008098273A (ja) 複合部品
JP4725817B2 (ja) 複合基板の製造方法
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP4158798B2 (ja) 複合セラミック基板
JP2005302854A (ja) 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法
JP2002043758A (ja) 多層基板及びその製造方法
WO2006051821A1 (ja) セラミック多層基板およびその製造方法
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
US10290591B2 (en) Wiring board, electronic device, and electronic module
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JPH08298362A (ja) 表面実装用回路基板
JP3909285B2 (ja) 配線基板
WO2006051916A1 (ja) セラミック多層基板
JP6818609B2 (ja) 配線基体および撮像装置
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP2005136043A (ja) 配線基板及び電気装置
JPH0818235A (ja) 積層セラミック回路基板の製造方法
JPH11284297A (ja) ハイブリッドモジュール及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005511853

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048010629

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10565334

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10565334

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 10565334

Country of ref document: US