JP4111222B2 - 表面実装型部品 - Google Patents

表面実装型部品 Download PDF

Info

Publication number
JP4111222B2
JP4111222B2 JP2005511853A JP2005511853A JP4111222B2 JP 4111222 B2 JP4111222 B2 JP 4111222B2 JP 2005511853 A JP2005511853 A JP 2005511853A JP 2005511853 A JP2005511853 A JP 2005511853A JP 4111222 B2 JP4111222 B2 JP 4111222B2
Authority
JP
Japan
Prior art keywords
appearance inspection
conductor
substrate
mounted component
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005511853A
Other languages
English (en)
Other versions
JPWO2005008698A1 (ja
Inventor
吉彦 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2005008698A1 publication Critical patent/JPWO2005008698A1/ja
Application granted granted Critical
Publication of JP4111222B2 publication Critical patent/JP4111222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、プリント基板等のマザーボード上にハンダ付け等によって表面実装される表面実装型部品に関し、更に詳しくは、マザーボードとの接合状態を目視で外観検査できる表面実装型部品に関する。
従来のこの種の表面実装型部品は、例えば図１６〜図１９に示すように構成されている。図１６は、基板の側面に側面電極３３がある表面実装型部品３０を、マザーボード３２（部品実装基板）にハンダ付けにより実装した状態を示す斜視図である。図１７は、図１６に示す仮想切断線Ｂ−Ｂで切断したと想定した断面図である。このような表面実装型部品３０を実装するマザーボード３２側のランド電極３４は、一般的には、表面実装型部品３０の側面から外側に幅ａだけ露出するように形成される。このようにランド電極３４を意図的に側面から外側へ露出させることによって表面実装型部品３０の側面に厚みのあるハンダ３５を形成するようにし、表面実装型部品３０の剥離強度を高めるようにしている。
一方、図１８は、基板の底面に端子電極３７がある表面実装型部品３１を、マザーボード３２にハンダ付けにより実装した状態を示す斜視図である。例えば、特許文献１に示すようなＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の外部接続電極を有する表面実装型部品がこれに当たる。図１９は、図１８に示す仮想切断線Ｃ−Ｃで切断したと想定した断面図である。このような表面実装型部品３１を実装するマザーボード３２側のランド電極３４は、一般的には、表面実装型部品３１の側面から外側へ露出しないよう内側に配置されている。これによって、ハンダ３５が表面実装型部品３１の側面から外側にはみ出すことがなく、マザーボード３２の実装密度を向上させるようにしている。小型化要求の強い近年においては、図１８に示すような基板の底面に端子電極を有するタイプの表面実装型部品が注目されている。
このような２つのタイプの電子部品等の表面実装型部品は、共に、マザーボード実装後にハンダ付け性を確認するため外観検査が行なわれる。図１６に示すタイプの表面実装型部品３０の場合には、ハンダ３５は表面実装型部品３０の外側に形成されるため、目視３６による外観検査を行うことができるが、図１８に示すタイプの表面実装型部品３１の場合には、ハンダ３５が表面実装型部品３１とマザーボード３２の幅狭の隙間に形成されているため、目視による外観検査を実質的に行うことができないという課題があった。そこで特許文献２に記載ではＸ線透過による外観検査方法が提案されている。
：特開平０８−２５０６２０号公報 ：特開平１０−１７０４５５号公報
しかしながら、図１８に示すタイプの表面実装型部品３１の外観検査を行う場合に、特許文献２に記載の外観検査方法を適用できたとしても、Ｘ線透過による外観検査では透過装置自体が高価であるため、実際の製造現場ではコスト的に容易に導入できないという課題があった。
本発明は、前記課題を解決するためになされたもので、厚みのあるハンダフィレット等が表面実装型部品の外表面に形成されてなくても、また、特別の透過装置を用いなくても、表面実装型部品のハンダ付け性等の接合状態の外観検査を目視によって簡単に行うことができる表面実装型部品を提供することを目的としている。
本発明の請求項１に記載の表面実装型部品は、第１の主面、第２の主面及びこれら第１、第２の主面間をつなぐ側面を有する基板と、前記第１の主面に設けられた端子電極と、この端子電極から前記基板の内部へ延設されていると共にその端面が前記基板の側面に露出して形成された第１の外観検査用導体と、を有することを特徴とするものである。
また、本発明の請求項２に記載の表面実装型部品は、請求項１に記載の発明において、１つの前記端子電極に対し、少なくとも２つの前記第１の外観検査用導体が連続的に形成されていることを特徴とするものである。
また、本発明の請求項３に記載の表面実装型部品は、請求項２に記載の発明において、少なくとも２つの前記第１の外観検査用導体がそれぞれ前記端子電極の両端部に連続的に形成されていることを特徴とするものである。
また、本発明の請求項４に記載の表面実装型部品は、請求項１〜請求項３のいずれか１項に記載の発明において、前記基板は、複数の絶縁体層を積層してなり、前記第１の主面は前記複数の絶縁体層のうち外部に露出する絶縁体層の主面によって形成されると共に、前記第１の外観検査用導体は、前記第１の主面から前記複数の絶縁体層の積層方向に延設されていることを特徴とするものである。
また、本発明の請求項５に記載の表面実装型部品は、請求項１〜請求項４のいずれか１項に記載の発明において、前記基板の側面には、前記第１の外観検査用導体の延設端から連続する第２の外観検査用導体が形成されていることを特徴とするものである。
而して、本発明の表面実装型部品は、上述したように、第１の主面、第２の主面及びこれら第１、第２の主面間をつなぐ側面を有する基板と、前記第１の主面に設けられた端子電極と、この端子電極から連続して前記側面に延設され且つ前記端子電極の幅寸法より小さな幅寸法を有する第１の外観検査用導体と、を有するものである。
即ち、この表面実装型部品は、第１の主面（即ち、実装面）に設けられた端子電極がプリント基板等のマザーボードの表面に設けられたランド電極に対してハンダ等の接合材を介して接続される。第１の外観検査用導体が端子電極から延設されて連続的に形成されているため、表面実装型部品をマザーボードに対して接合する際に、接合材が実装面の端子電極とランド電極との間から側面の第１の外観検査用導体に沿って濡れ上がるため、第１の外観検査用導体において濡れ上がった接合材の有無を目視で確認することができ、表面実装型部品の接合状態の外観検査を容易に実施することができる。
また、第１の外観検査用導体の幅寸法は、実装面に設けられる端子電極の幅寸法よりも小さく、特に、１／３以下に形成されているため、第１の外観検査用導体でのハンダ等の接合材の濡れ上がり量を最小限に抑えることができ、しかも端子電極から濡れ上がる寸法を大きくすることができる。第１の外観検査用導体の幅寸法としては、例えば１００μｍ以下が好ましく、８０μｍ以下がより好ましい。第１の外観検査用導体の幅寸法が１００μｍ以下では、いわゆる毛細管現象によってハンダ等の接合材の濡れ上がる量を大きくすることができる。
第２の外観検査用導体は、基板の側面に沿って第１の外観検査用導体の延設端から連続して形成され、更に、第１の外観検査用導体の幅方向に拡張して形成されていることが好ましい。第２の外観検査用導体は第１の外観検査用導体の幅よりも延びているため、第１の外観検査用導体を濡れ上がった接合材が更に第２の外観検査用導体に従って幅方向に拡張して濡れ広かって濡れ上がった接合材をより確実に目視することができる。
また、第１の外観検査用導体は、基板の底面に配置された端子電極の少なくとも一端が基板内部へ連続して延設され、延設端が基板内部に位置していることが好ましい。そして、端子電極と第１の外観検査用導体との連続する端面が基板の側面の一部として露呈している。第１の外観検査用導体は、端子電極の両端が基板底面から基板内部にそれぞれ延設されたものであっても良い。この場合には端子電極の両端に２つの第１の外観検査用導体が形成されていることになる。
前記基板は、特に制限されないが、例えば複数の絶縁体層を積層してなる多層基板が好ましい。絶縁体層は、例えばセラミック層、あるいはエポキシ樹脂等からなる樹脂層によって形成することができる。絶縁層がセラミック層である場合には、セラミック層は、低温焼成セラミック（ＬＴＣＣ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料を焼成してなるものが好ましい。低温焼成セラミック材料は、１０００℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼成セラミック材料としては、例えば、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等を挙げることができる。
また、前記端子電極としては、絶縁体層が樹脂層の場合には例えば銅箔等の金属箔が好適に用いられ、絶縁体層が低温焼成セラミック材料からなるセラミック層の場合には例えば銀や銅等を主成分とする導電性ペーストが好適に用いられる。
本発明によれば、厚みのあるハンダフィレット等が表面実装型部品の外表面に形成されてなくても、また、特別の透過装置を用いなくても、表面実装型部品のハンダ付け性等の接合状態の外観検査を外観検査用導体の目視によって簡単に行うことができると共に、基板と端子電極及び外観検査用導体との接合信頼性を向上させることができる表面実装型部品を提供することができる。
以下、図１〜図１５を参照しながら本発明の表面実装型部品を望ましい実施例について説明する。
図１は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施例の表面実装型部品１は、例えば厚み１００μｍのセラミック層１１が３枚積層された、第１の主面、第２の主面及びこれらの第１、第２の主面間をつなぐ４つの側面を備えた矩形状のセラミック多層基板を素体とするものである。
そして、セラミック多層基板の第１主面（底面）には端子電極１３が形成され、また、セラミック多層基板の４側面のうち、少なくとも１つの側面に底面に対しほぼ垂直に立ち上がる第１の外観検査用導体１２が形成されている。第１の外観検査用導体１２は、端子電極１３から側面に沿って延設され、端子電極１３と最下層のセラミック層の底面と側面の間の稜線部近傍で連続的に形成されている。
第１の外観検査用導体１２は、その幅１４のサイズが８０μｍと狭幅に形成されている。その高さは、セラミック層一層分の厚みと同じで、１００μｍの高さである。また、端子電極の幅（第１の外観検査用導体１２の幅方向と同一方向の幅）は２４０μｍであり、第１の外観検査用導体１２及び端子電極１３の表面には無電解メッキ法を用いてＡｕメッキ膜が形成されており、ハンダが濡れ易い状態にしてある。端子電極１３の幅寸法は、高密度に配置しつつ、マザーボードへの十分な接続信頼性を確保するため、１００μｍ〜１．５ｍｍが好ましく、２００μｍ〜７００μｍがより好ましい。
図２は、図１に示す表面実装型部品１をマザーボード１５上に実装する直前の状態を表した斜視図である。マザーボード１５のランド電極１６の表面にもＡｕメッキ膜が形成されており、更にハンダ膜１７が印刷されている。このような状態のマザーボード１５に、表面実装型部品１を位置合わせしてから全体を加熱し、ランド電極１６上のハンダ膜１７を溶融させ、表面実装型部品１の端子電極１３をマザーボード１５のランド電極１６に接続することにより、表面実装型部品１をマザーボード１５に実装する。この際、ランド電極１６が表面実装型部品１の側面からはみ出さないように、表面実装型部品１の側面とランド電極１６の端縁とを合わせて表面実装型部品１を実装する。
図３は、実装後の表面実装型部品１とマザーボード１５を図２の仮想切断線Ａ−Ａ線で切断した状態の断面図である。ハンダ膜１７は、図３に示すように、セラミック多層基板の底面と側面とを結ぶ稜線を横切って第１の外観検査用導体１２の上端部付近にまで薄く濡れ上がる。即ち、第１の外観検査用導体１２は一般的な側面電極とは異なり、幅１４の寸法が１００μｍで高さも１００μｍの狭小サイズのものであるため、端子電極１３を接続するための最小限の量のハンダ膜１７が印刷されているだけでも外観検査用導体１２の上端部付近にまで濡れ上がることになる。
図４は、第１の外観検査用導体１２が形成されている側面から実装後の表面実装型部品１を目視した時の拡大図である。図４に示すように、ハンダ膜１７は、端子電極１３側からセラミック多層基板の底面に対し垂直なＡｕメッキ膜が形成された第１の外観検査用導体１２に沿って濡れ上がっている。この際、第１の外観検査用導体１２にはＡｕメッキ膜が形成されて金色を呈し、ハンダ膜１７は銀色を呈するため、これら両者の色の違いからハンダ膜１７の濡れ上がり状況を識別し易く、ハンダの有無を目視で容易に確認することができる。また、第１の外観検査用導体１２はほぼＩ字型であるため、どの程度の高さまで濡れ上がっているかを容易に判別することができる。外観検査においては、このようにハンダの濡れ上がり状態を確認することにより、ハンダ付け性の程度を推定することができる。
尚、本実施例では第１の外観検査用導体１２の高さが１００μｍの場合について説明したが、目視によるハンダ付け外観検査が行なえる程度の高さであればよく、第１の外観検査用導体１２の高さ、例えば５〜２００μｍが好ましく、２０〜１００μｍがより好ましい。
図５は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図である。以下に図５に沿って作製方法を説明する。
まず、図５（ａ）に示すように、セラミックグリーンシート４１を用意する。一般的には量産化のため多数個取りできるよう大サイズのセラミックグリーンシートを用意するが、ここでは作製手順の説明を単純化するために、２つの子基板を作製できるサイズのセラミックグリーンシートを用意することとする。
次に、図５（ｂ）に示すように、親基板となった時に底面に配置されることになる１枚のセラミックグリーンシート４５を用意する。このセラミックグリーンシート４５は図５（ａ）に示すセラミックグリーンシート４１と同一の寸法に形成されている。このセラミックグリーンシート４５の子基板分割線４４となる位置に中心を合わせて直径が１００μｍ以下の狭小サイズの貫通孔を設ける。この貫通孔に、銀または銅を主成分とするペーストを充填して、充填ビア４２を作製する。更に、セラミックグリーンシート４５の下面に露出している充填ビア４２の充填口を覆うと共に子基板分割線４４を跨いで両側均等に延びる端子電極となる導体膜４３を印刷する。必要に応じて積層する他のセラミックグリーンシート４１にも内部回路層となる導体膜やビア導体を形成する。
次に、図５（ｃ）に示すように、セラミックグリーンシート４５を最下層に配置し、導体膜４３を下面にして、その上面に他のラミックグリーンシート４１を所定の順番で積層し、全体を圧着して親積層体５を作製する。親積層体５は、底面に導体膜４３を有していることになる。
次に親積層体５を所定の焼成温度で焼成した後、このセラミック焼結体を図５（ｃ）に示す子基板分割線４４に沿って２つに分割し、図５（ｄ）に示す子基板を２つ作製する。この分割により狭小サイズの充填ビア４２も半分に分断され、子基板の側面に導体面が露出し、この露出した導体面が、表面実装型部品１における第１の外観検査用導体１２となる。
然る後、子基板（セラミック多層基板）に、半導体デバイスやチップ型積層コンデンサなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被う等などして表面実装型部品１を作製する。この表面実装型部品１をマザーボードに実装する際に、ハンダ膜１７が側面の第１の外観検査用導体１２を濡れ上がり、この濡れ上がったハンダ膜１７を目視することによって表面実装型部品１がマザーボードに実装されたことを確認することができる。従って、本実施例によれば、従来のように厚みのあるハンダフィレット等が表面実装型部品１の外表面に形成されてなくても、また、特別の透過装置を用いなくても、第１の外観検査用導体１２を濡れ上がったハンダ膜１７を目視することによって表面実装型部品１のハンダ付けによる接合状態の外観検査を簡単に行うことができる。また、本実施例によれば、大きなハンダフィレットを形成する必要がなくなり、表面実装型部品１の実装密度を高めることができる。
図６は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施例において実施例１と同一または相当部分には同一符号を附して説明する。本実施例の表面実装型部品２は、第１の外観検査用導体１２の他に、第２の外観検査用導体１８を有する点に特徴があり、その他は実施例１に準じて構成されている。
即ち、本実施例では、第１の外観検査用導体１２の上端の延設端から第２の外観検査用導体１８が延設され、この第２の外観検査用導体１８はセラミック多層基板の底面に対しほぼ平行な細長形状の導体膜として第１の外観検査用導体１２の上端に連続して形成され、第１、第２の外観検査用導体１２、１８の両者でほぼＴ字状を呈している。第２の外観検査用導体１８の長手方向の寸法は第１の外観検査用導体１２の幅寸法よりも大きいことが好ましく、例えば１００〜３００μｍが好ましい。また、第２の外観検査用導体１８の幅寸法（高さ方向の寸法）は３〜５０μｍが好ましい。尚、第１の外観検査用導体１２の幅と高さは、実施例１と同じサイズに形成されている。
図７は、マザーボード１５への実装後の表面実装型部品２を、第１、第２の外観検査用導体１２、１８が形成されている側面から目視した時の拡大図である。本実施例では、第１、第２の外観検査用導体１２、１８は、図７に示すように全体でほぼＴ字型を呈しているため、ハンダ膜１７が第１の外観検査用導体１２を濡れ上がると、同図に示すように第２の外観検査用導体１８の長手方向全長に渡って濡れ広がる。従って、本実施例の場合にはハンダ膜１７がＴ字型に広がるため、実施例１のＩ字型も場合よりも視覚的に明確にハンダの濡れ上がりの程度を識別することができる。
図８は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図である。以下に図８に沿って作製方法を説明する。
まず、図８（ａ）に示すように、セラミックグリーンシート４１を用意する。実施例１の場合と同様、説明の単純化のために、２つの子基板を作製できるサイズのセラミックグリーンシート４１を用意することとする。
次に、実施例１と同様、図８（ｂ）に示すように、親基板となった時に底面に配置されることになる１枚のセラミックグリーンシート４５に、充填ビア４２を作製する。更に、セラミックグリーンシート４５の底面に露出している充填ビア４２の充填口を覆うと共に子基板分割線４４を跨いで両側均等に延びる端子電極となる導体膜４３を印刷する。必要に応じて積層する他のセラミックグリーンシート４１にも内部回路層となる導体膜やビア導体を形成する。
次に、図８（ｃ）に示すように、１枚のセラミックグリーンシート４６に、子基板分割線４４を跨いで両側均等に延びる第２の外観検査用導体となる導体膜４８を印刷する。子基板分割線方向の導体膜４８の幅サイズは、充填ビア４２の直径よりも大きく２００μｍとし、厚みは１０μｍとする。
更に、実施例１と同様、セラミックグリーンシート４５を最下層に配置し、この上にセラミックグリーンシート４６を、導体膜４８を下面にして積層し、その他のセラミックグリーンシート４１を所定の順番に積層し、全体を圧着して、親積層体６を作製する。親積層体６は、図８（ｄ）に示すように、底面に導体膜４３を有すると共に最下層のセラミックグリーンシート４５の上面に導体膜４８を有し、導体膜４３と導体膜４８とが充填ビア４２を介して接続されている。
次に、親積層体６を所定の焼成温度で焼成した後、このセラミック焼結体を図８（ｄ）に示す子基板分割線４４に沿って２つに分割し、図８（ｃ）に示す子基板を２つ作製する。この分割により狭小サイズの充填ビア４２も半分に分断され、子基板の側面に導体面が露出し、この露出した導体面が、第１、第２の外観検査用導体１２、１８となる。
然る後、子基板（セラミック多層基板）に、半導体デバイスやチップ型積層コンデンサなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被うなどして表面実装型部品２を作製する。この表面実装型部品２をマザーボードに実装する際に、ハンダ膜１７が側面の第１の外観検査用導体１２を経由して第２の外観検査用導体１８まで濡れ上がり、第２の外観検査用導体１８で濡れ広がったハンダ膜１７により表面実装型部品１がマザーボードに実装されたことを実施例１の場合より明確に確認することができる。
図９は、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施例においても前記各実施例と同一または相当部分には同一符号を附して説明する。
本実施例の表面実装型部品３は、図９に示すように、セラミック多層基板の底面の端子電極１３の両端がそれぞれセラミック多層基板の内部へ徐々に上昇して延設され、湾曲した端面が第１の外観検査導体としてセラミック多層基板の側面に露呈している。その他は前記各実施例に準じて構成されている。第１の外観検査用導体１２には、実施例１と同様に、Ａｕメッキ膜を形成しておく。その後、この表面実装型部品３を、実施例１で示した図２と同様にマザーボードに実装する。
図１０は、マザーボード１５への実装後の表面実装型部品３を、第１の外観検査用導体１２が形成されている側面から目視した時の拡大図である。本実施例では、セラミック多層基板底面に形成された端子電極１３の両端からセラミック多層基板内に延設されてセラミック多層基板の側面で露呈する傾斜部分がそれぞれ第１の外観検査用導体１２、１２として形成されている。このように端子電極１３の両端部にそれぞれ第１の外観検査用導体１２が連続して形成されていると、表面実装型部品３とマザーボードとの接合性をより確実に確認することができる。本実施例に限らず、第１の外観検査用導体を１つの端子電極１３に対して３つ以上、連続的に形成したものであっても良い。
図１１は、本実施例の表面実装型部品の作製手順の一例を示すための斜視図である。以下に図１１に沿って作製方法を説明する。
まず、図１１（ａ）に示すように、セラミックグリーンシート４１を用意する。実施例１の場合と同様、説明の単純化のために、２つの子基板を作製できるサイズのセラミックグリーンシート４１を用意することとする。
次に、図１１（ｂ）に示すように、親基板となった時に底面に配置されることになる１枚のセラミックグリーンシート４５に、子基板分割線４４を跨いで両側で均等となる位置に、端子電極となる導体膜４３を印刷する。必要に応じて積層する他のセラミックグリーンシート４１にも内部回路層となる導体膜やビア導体を形成する。
次に、図１１（ｃ）に示すように、導体膜４３の両端部を埋設するためのセラミックグリーンシート４７を用意する。このセラミックグリーンシート４７には導体膜４３の幅より狭いサイズの穴４９を空けておく。
次に、図１１（ｄ）に示すように、セラミックグリーンシート４７を最下層に配置し、この上にセラミックグリーンシート４５を積層し、その他のセラミックグリーンシート４１を所定の順番に積層する。セラミックグリーンシート４５に導体膜４３が印刷された面をセラミックグリーンシート４７と向かい合うように配置する。この時、導体膜４３の両端部はセラミックグリーンシート４７と重なることとなる。
図１２は、図１１（ｄ）の時点の親積層体７を子基板分割線４４に沿って分割した断面図である。導体膜４３の両端部にセラミックグリーンシート４７が重なっており、セラミックグリーンシート４７の穴４９を通して導体膜４３の中心部が露出していることを示している。
次に、図１１（ｅ）に示すように、積層したセラミックグリーンシート全体を圧着する。図１３は、図１１（ｅ）の時点の圧着後の親積層体７を子基板分割線４４に沿って切断した断面図である。セラミックグリーンシート４７により導体膜４３の両端部が親積層体７の内部に埋設されたことを示している。この時、導体膜４３は焼成前であり弾力性を有しているため、ちぎれることなく親積層体７の内部に傾くように形状が変化すると共に他の部分がセラミックグリーンシート４７の下面に揃う。
次に、実施例１と同様、親積層体７を焼成し、子基板分割線４４で２つの子基板に分割し、図９に示すような子基板が作製される。この子基板分割時に導体膜４３の端面も基板側面に露出することになるが、この露出した面の内、傾きのある両端部がそれぞれ第１の外観検査用導体１２、１２となる。
然る後、子基板（セラミック多層基板）に、半導体デバイスやチップ型積層コンデンサなどの電子部品を実装し、更にこれらの電子部品を金属ケースで被う等などして表面実装型部品３を作製する。
本実施例において第１の外観検査用導体１２は、セラミック多層基板底面に対して完全に垂直ではないが、概ねＩ字型の形状の導体に属する一例である。即ち、目視による外観検査によって、実施例１の場合と同程度の容易性をもって、ハンダの濡れ上がり程度を識別できる。また、端子電極１３とその両端部に連続して形成された２つの第１の外観検査用導体１２とは、セラミック多層基板の内部においても電気的に接続されているため、即ち、第１の外観検査用導体１２がセラミック多層基板の底面（第１の主面）に対して平行な方向にセラミック多層基板の内部に向かって延設されているため、端子電極１３と第１の外観検査用導体１２とが強固に接続され、セラミック多層基板と端子電極１３、あるいはセラミック多層基板と第１の外観検査用導体１２との接続信頼性を向上させることができる。
図１４は、実施例３の変形例で、本実施例の表面実装型部品を透視した状態を示す斜視図である。本実施例の表面実装型部品４の場合には、セラミック多層基板の側面で傾きのある第１の外観検査用導体１２の両端部（先端部分）が、セラミック基板の底面に対しほぼ平行に形成されており、この部分が第２の外観検査用導体１８を形成している。第１、第２の外観検査用導体１２、１８には、実施例１と同様にＡｕメッキ膜を形成しておく。その後、上述の実施例１で示した図２と同様に表面実装型部品４をマザーボード上に実装する。
図１５は、マザーボード１５への実装後の表面実装型部品４を、第１、第２の外観検査用導体１２、１８が形成されている側面から目視した時の拡大図である。上述の実施例３における表面実装型部品の製造方法において、導体膜４３を適度に大きく形成することによって、図１５に示すように全体が均等に傾かず、両端部２１が底面にほぼ平行となる第１、第２の外観検査用導体１２、１８を作製することができる。図１０に示す表面実装型部品３と図１５に示す表面実装型部品４を比較した場合、図１５の第１の外観検査用導体１２の形状は横方向（底面に平行な方向）に広がりのある部分があるため、より視覚的に明確にハンダの濡れ上がり程度が識別することができる。
前記各実施例で示した外観検査用導体は、実装基板とハンダ付けされる全ての端子電極に設けられるのが望ましいが、実装に重要な一部の端子電極、例えば表面実装型部品の四隅の端子電極のみに設けても良い。
産業上の利用性
本発明は、マザーボード等の配線基板に実装して用いられる電子部品等の表面実装型部品に対して好適に利用することができる。
［図１］本発明の表面実装型部品の一実施例を示す斜視図である。
［図２］図１に示す表面実装型部品をマザーボードに実装する直前の状態を示す斜視図である。
［図３］図１に示す表面実装型部品をマザーボードに実装した後の状態を示す断面図である。
［図４］図１に示す表面実装型部品をマザーボードに実装した後の表面実装型部品の要部を拡大して示す側面図である。
［図５］（ａ）〜（ｄ）はそれぞれ図１に示す表面実装型部品の作製工程を示す斜視図である。
［図６］本発明の表面実装型部品の他の実施例を示す斜視図である。
［図７］図６に示す表面実装型部品をマザーボードに実装した後の表面実装型部品の要部を拡大して示す側面図である。
［図８］（ａ）〜（ｅ）はそれぞれ図６に示す表面実装型部品の作製工程を示す斜視図である。
［図９］本発明の表面実装型部品の更に他の実施例を示す斜視図である。
［図１０］図９に示す表面実装型部品をマザーボードに実装した後の表面実装型部品の要部を拡大して示す側面図である。
［図１１］（ａ）〜（ｅ）はそれぞれ図９に示す表面実装型部品の作製工程を示す斜視図である。
［図１２］図１１（ｄ）に示す状態の親積層体を分割線に沿って切断した状態を示す断面図である。
［図１３］図１１（ｅ）に示す親積層体を分割線に沿って切断した状態を示す断面図である。
［図１４］本発明の表面実装型部品の更に他の実施例を示す斜視図である。
［図１５］図１４に示す表面実装型部品をマザーボードに実装した後の表面実装型部品の要部を拡大して示す側面図である。
［図１６］従来の側面に電極を有する表面実装型部品をマザーボードに実装した後の状態を示す斜視図である。
［図１７］図１６に示す表面実装型部品をマザーボードに実装した後の状態を示す断面図である。
［図１８］従来の底面に電極を有する表面実装型部品をマザーボードに実装した後の状態を示す斜視図である。
［図１９］図１８に示す表面実装型部品をマザーボードに実装した後の状態を示す断面図である。
 符号の説明
１、２、３、４…表面実装型部品
５、６、７…親積層体
１１…セラミック層
１２…第１の外観検査用導体
１３…端子電極
１４…第１の外観検査用導体の幅
１５…マザーボード
１６…ランド電極
１７…ハンダ膜
１８…第２の外観検査用導体
２１…第１の外観検査用導体の両端部
４２…充填ビア
４３…（端子電極となる）導体膜
４８…（第２の外観検査用導体となる）導体膜

Claims (5)

  1. 第１の主面、第２の主面及びこれら第１、第２の主面間をつなぐ側面を有する基板と、前記第１の主面に設けられた端子電極と、この端子電極から前記基板の内部へ延設されていると共にその端面が前記基板の側面に露出して形成された第１の外観検査用導体と、を有することを特徴とする表面実装型部品。
  2. １つの前記端子電極に対し、少なくとも２つの前記第１の外観検査用導体が連続的に形成されていることを特徴とする請求項１に記載の表面実装型部品。
  3. 少なくとも２つの前記第１の外観検査用導体がそれぞれ前記端子電極の両端部に連続的に形成されていることを特徴とする請求項２に記載の表面実装型部品。
  4. 前記基板は、複数の絶縁体層を積層してなり、前記第１の主面は前記複数の絶縁体層のうち外部に露出する絶縁体層の主面によって形成されると共に、前記第１の外観検査用導体は、前記第１の主面から前記複数の絶縁体層の積層方向に延設されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の表面実装型部品。
  5. 前記基板の側面には、前記第１の外観検査用導体の延設端から連続する第２の外観検査用導体が形成されていることを特徴とする請求項１〜請求項４のいずれか１項に記載の表面実装型部品。
JP2005511853A 2003-07-22 2004-07-16 表面実装型部品 Active JP4111222B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003199968 2003-07-22
JP2003199968 2003-07-22
PCT/JP2004/010188 WO2005008698A1 (ja) 2003-07-22 2004-07-16 表面実装型部品

Publications (2)

Publication Number Publication Date
JPWO2005008698A1 JPWO2005008698A1 (ja) 2006-09-07
JP4111222B2 true JP4111222B2 (ja) 2008-07-02

Family

ID=34074442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005511853A Active JP4111222B2 (ja) 2003-07-22 2004-07-16 表面実装型部品

Country Status (4)

Country Link
US (1) US8059420B2 (ja)
JP (1) JP4111222B2 (ja)
CN (1) CN100585761C (ja)
WO (1) WO2005008698A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565006A2 (en) 1992-04-06 1993-10-13 Fuji Photo Film Co., Ltd. Method for preparing PS plate
EP2036721A1 (en) 2000-11-30 2009-03-18 FUJIFILM Corporation Planographic printing plate precursor
EP2042306A2 (en) 2007-09-28 2009-04-01 FUJIFILM Corporation Planographic printing plate precursor and method of producing a copolymer used therein
EP2042305A2 (en) 2007-09-28 2009-04-01 FUJIFILM Corporation Planographic printing plate precursor
EP2106907A2 (en) 2008-04-02 2009-10-07 FUJIFILM Corporation Planographic printing plate precursor
EP2161129A2 (en) 2008-09-09 2010-03-10 Fujifilm Corporation Photosensitive lithographic printing plate precursor for infrared laser
WO2011037005A1 (ja) 2009-09-24 2011-03-31 富士フイルム株式会社 平版印刷版原版
EP2381312A2 (en) 2000-08-25 2011-10-26 Fujifilm Corporation Alkaline liquid developer for lithographic printing plate and method for preparing lithographic printing plate
EP2644379A1 (en) 2012-03-30 2013-10-02 FUJIFILM Corporation Method of producing a planographic printing plate
JP7156919B2 (ja) 2018-11-26 2022-10-19 矢崎総業株式会社 カバー及び電気接続箱

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012212087A1 (de) * 2012-07-11 2014-01-16 Robert Bosch Gmbh Leiterplatte mit einer Lotmittel führenden Kapillare
EP3313156B1 (en) * 2015-06-19 2020-04-29 Nippon Telegraph and Telephone Corporation Solder joint structure of flexible printed circuit board
JP6520861B2 (ja) 2016-08-10 2019-05-29 株式会社村田製作所 電子部品
WO2019187763A1 (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 バリスタおよびその製造方法
WO2020096748A1 (en) * 2018-11-07 2020-05-14 Avx Corporation Surface-mount thin-film components having terminals configured for visual inspection
JP7182712B2 (ja) * 2019-06-27 2022-12-02 京セラ株式会社 電子部品収納用パッケージ、電子装置、および電子モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578736A (en) * 1984-08-28 1986-03-25 At&T Technologies, Inc. Surface mounted electrical components and method of fabrication
JPH02305492A (ja) 1989-05-19 1990-12-19 Fujitsu Ltd プリント基板
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
DE69315907T2 (de) 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JPH0653002A (ja) 1992-07-28 1994-02-25 Rohm Co Ltd 電子素子
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
JP3147666B2 (ja) 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JP3150560B2 (ja) 1995-03-07 2001-03-26 松下電子工業株式会社 半導体装置
US5805423A (en) * 1996-05-17 1998-09-08 United Technologies Automotive Battery contact and retention apparatus for printed circuit boards
DE69727353T2 (de) * 1996-10-18 2004-07-01 Matsushita Electric Industrial Co., Ltd., Kadoma Dielektrisches laminiertes Filter und Übertragungsvorrichtung
JPH10170455A (ja) 1996-12-12 1998-06-26 Pfu Ltd Ｂｇａパッケージ／ｃｓｐのはんだ接続検査方法およびその実装構造
JPH11186092A (ja) 1997-12-25 1999-07-09 Tdk Corp チップ状電子部品
JP2000068148A (ja) 1998-08-19 2000-03-03 Matsushita Electric Ind Co Ltd 積層セラミック部品とその積層セラミック部品連
US6459048B1 (en) * 1999-06-25 2002-10-01 Murata Manufacturing Co., Ltd. Surface-mount electronic component
JP3342855B2 (ja) 1999-09-13 2002-11-11 株式会社ケーヒン プリント基板の実装部品用パッド
JP2002311486A (ja) 2001-04-17 2002-10-23 Seiko Precision Inc 携帯機器用カメラ
JP2002359320A (ja) 2001-06-01 2002-12-13 Toyo Commun Equip Co Ltd 電子部品の外部電極パターン
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
JP4454916B2 (ja) * 2002-07-22 2010-04-21 Ｎｅｃトーキン株式会社 固体電解コンデンサ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0565006A2 (en) 1992-04-06 1993-10-13 Fuji Photo Film Co., Ltd. Method for preparing PS plate
EP2381312A2 (en) 2000-08-25 2011-10-26 Fujifilm Corporation Alkaline liquid developer for lithographic printing plate and method for preparing lithographic printing plate
EP2036721A1 (en) 2000-11-30 2009-03-18 FUJIFILM Corporation Planographic printing plate precursor
EP2042306A2 (en) 2007-09-28 2009-04-01 FUJIFILM Corporation Planographic printing plate precursor and method of producing a copolymer used therein
EP2042305A2 (en) 2007-09-28 2009-04-01 FUJIFILM Corporation Planographic printing plate precursor
EP2106907A2 (en) 2008-04-02 2009-10-07 FUJIFILM Corporation Planographic printing plate precursor
EP2161129A2 (en) 2008-09-09 2010-03-10 Fujifilm Corporation Photosensitive lithographic printing plate precursor for infrared laser
WO2011037005A1 (ja) 2009-09-24 2011-03-31 富士フイルム株式会社 平版印刷版原版
EP2644379A1 (en) 2012-03-30 2013-10-02 FUJIFILM Corporation Method of producing a planographic printing plate
JP7156919B2 (ja) 2018-11-26 2022-10-19 矢崎総業株式会社 カバー及び電気接続箱

Also Published As

Publication number Publication date
US20070274055A1 (en) 2007-11-29
WO2005008698A1 (ja) 2005-01-27
CN100585761C (zh) 2010-01-27
US8059420B2 (en) 2011-11-15
CN1701401A (zh) 2005-11-23
JPWO2005008698A1 (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4111222B2 (ja) 表面実装型部品
JP5104932B2 (ja) 多層配線基板及びその製造方法
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP3918101B2 (ja) 内部導体の接続構造及び多層基板
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
US7660132B2 (en) Covered multilayer module
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP2002043758A (ja) 多層基板及びその製造方法
JP4013339B2 (ja) バンプを有する電子部品の製造方法
US10290591B2 (en) Wiring board, electronic device, and electronic module
WO2006051821A1 (ja) セラミック多層基板およびその製造方法
JP3909285B2 (ja) 配線基板
JP6164228B2 (ja) モジュールおよびその製造方法
JPH11345734A (ja) 積層セラミックコンデンサ
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
WO2006051916A1 (ja) セラミック多層基板
JP2006032442A (ja) 多層基板及びその製造方法
JP3934910B2 (ja) 回路基板
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPH10200015A (ja) セラミックス基板とその製造方法
JP2005136043A (ja) 配線基板及び電気装置
JPH0818235A (ja) 積層セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080331

R150 Certificate of patent or registration of utility model

Ref document number: 4111222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6