JP2008098273A - 複合部品 - Google Patents

複合部品 Download PDF

Info

Publication number
JP2008098273A
JP2008098273A JP2006276199A JP2006276199A JP2008098273A JP 2008098273 A JP2008098273 A JP 2008098273A JP 2006276199 A JP2006276199 A JP 2006276199A JP 2006276199 A JP2006276199 A JP 2006276199A JP 2008098273 A JP2008098273 A JP 2008098273A
Authority
JP
Japan
Prior art keywords
substrate
frame
main surface
piece
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006276199A
Other languages
English (en)
Other versions
JP4957163B2 (ja
Inventor
Takeshi Tenjikukatsura
健 天竺桂
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006276199A priority Critical patent/JP4957163B2/ja
Publication of JP2008098273A publication Critical patent/JP2008098273A/ja
Application granted granted Critical
Publication of JP4957163B2 publication Critical patent/JP4957163B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】簡単な構成で、回路基板に接合された状態で生じる反りを緩和することができ、接合信頼性を向上することができる複合部品を提供する。
【解決手段】複合部品１０は、複数の表面電極が配置された主面１２ｂを有する平板状基体１２と、複数の第１表面電極３２が配置された第１主面と、複数の第２表面電極３６が配置された第２主面とを有する枠状基体２０とを備え、平板状基体１２の主面１２ｂに配置された複数の表面電極と枠状基体２０の第１主面に配置された第１表面電極３２とを介して、平板状基体１２と枠状基体２０とが貼り合わされてなる。枠状基体２０は、第２表面電極３６の間において第２主面２２ａに連通するスリット２６が形成されている。
【選択図】図３

Description

本発明は複合部品に関し、詳しくは、平板状基体に枠状基体を接合してなる複合部品に関する。
高密度に電子部品を実装するため、平板状基体の両面又は片面にチップ状電子部品を搭載した複合部品が提供されている。
例えば図１７（ａ）の分解斜視図及び図１７（ｂ）の断面図に示すように、平板状基体１の一方主面に枠状基体２を取り付けてなる複合部品が提案されている。平板状基体１の一方主面には、枠状基体２の内側に電子部品３を搭載し、枠状基体２の内側に封止材４を充填して、封止材４で電子部品３を封止する。枠状基体２には出力端子５を設け、電子部品３と電気的に接続する。出力端子５は、枠状基体２を貫通するスルーホール（貫通穴）の内周にめっきを施し、スルーホールを半分に切断してめっきを露出させることにより形成する。あるいは、めっきされたスルーホール内にはんだを充填し、バンプ状に突出させてもよい。
この複合部品は、枠状基体２に設けた出力端子５を回路基板（たとえば、マザー基板）に接続し、回路基板に実装する。平板状基体１は、電子部品３が搭載された側と反対側の面にも、他の電子部品６を搭載することができる。（例えば、特許文献１〜４参照）
特開平６−２１６３１４号公報 特開平７−５０３５７号公報 特開２０００−１０１３４８号公報 特開２００１−３３９１３７号公報
このように平板状基体と枠状基体とが結合してなる複合部品を回路基板に接合する場合、例えばプリント配線板のパッド部に、複合部品の枠状基体のスルーホール内周のめっき部をはんだもしくは導電ペーストにて接合する際に、プリント配線板と複合部品の熱膨張係数αの差の影響で、大きく反った状態で接合されることがある。
また、低背化のために、プリント配線板や複合部品を薄肉化すると、剛性が低下するため、さらに反りが大きくなる。したがって、製品の低背化が困難である。
また、ヒートサイクルの信頼性においても、回路基板、例えばプリント配線板のパッド部に、複合部品の枠状基体内のスルーホール内周のめっき部をはんだもしくは導電ペーストにて接合する際に、プリント配線板と複合部品との熱膨張係数αの差の影響で、プリント配線板と複合部品との接合部等に応力がかかり、クラックや破断が生じ、電気的信号の導通不良及び接続不良の原因となることがある。
さらには、携帯機器用の複合部品では、落下時の衝撃応力に対する接合信頼性の向上が要求される。
本発明は、かかる実情に鑑み、簡単な構成で、回路基板に接合された状態で生じる反りを緩和することができ、接合信頼性を向上することができる複合部品を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した複合部品を提供する。
複合部品は、（１）複数の表面電極が配置された主面を有する平板状基体と、（２）複数の第１表面電極が配置された第１主面と、複数の第２表面電極が配置された第２主面とを有する枠状基体とを備える。前記複合部品は、前記平板状基体の前記主面に配置された複数の前記表面電極と前記枠状基体の前記第１主面に配置された前記第１表面電極とを介して、前記平板状基体と前記枠状基体とが貼り合わされてなる。前記枠状基体は、前記第２表面電極の間において前記第２主面に連通するスリットが形成されている。
上記構成によれば、スリットが形成されることにより、枠状基体は変形しやすくなる。そのため、回路基板に接合された状態で生じる反りを、枠状基体の変形によって緩和することができる。また、複合部品が回路基板に接合された状態で熱応力や衝撃応力が作用しても、枠状基体の変形によって緩和することができるので、接合信頼性が向上する。
好ましくは、前記枠状基体は、樹脂製の枠部材から前記第１表面電極及び前記第２表面電極が露出している。
樹脂製の枠部材には、容易にスリットを形成することができる。また、セラミック等と比べると、樹脂製の枠部材は変形しやすいため、複合部品が接合された状態で生じる反りの緩和や、接合信頼性の向上の効果が高い。
好ましくは、前記枠状基体は、金属薄板の打ち抜き加工及び折り曲げ加工により前記第１表面電極と前記第２表面電極とが形成されている接続部材を有する。前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形された樹脂である。
この場合、接続部材の弾性変形によって熱応力や衝撃応力を吸収し、接合信頼性を向上することができる。また、枠状基体の製造工程を簡素化でき、製造コストを低減することができ、接続部材や枠部材の材質選択の自由度が高まる。
好ましくは、前記接続部材は可撓性を有している。
この場合、枠部材の変形に追随して接続部材がたわむことにより、あるいは接続部材が単独でたわむことにより、第１表面電極と第２表面電極との相対的な角度や距離が変わる。そのため、接合信頼性が低下することなく、反りを緩和することができる。
好ましくは、前記枠状基体の前記第２表面電極は、前記複合部品を回路基板に接続するための端子電極である。
この場合、複合部品と回路基板との間の接合部分に作用する応力を緩和し、接合信頼性を向上することができる。
好ましくは、前記平板状基体は、複数のセラミック層を積層してなるセラミック多層基板である。
セラミック多層基板は、内部に電気回路を構成することにより実装密度を高めることができるので、複合部品に好適である。セラミック多層基板は、アルミナ基板などと比べると脆いが、枠体にスリットを形成することにより、熱応力や衝撃応力を緩和し、基板の破壊を防止することができる。
本発明の複合部品は、枠状基体にスリットを形成するという簡単な構成によって、回路基板に接合された状態で生じる複合部品の反りを緩和することができ、接合信頼性を向上することができる。
以下、本発明の実施の形態として実施例について、図１〜図１６を参照しながら説明する。
＜基本構成＞ まず、各実施例に共通する複合部品１０の構成について、図１６を参照しながら説明する。
図１６（ａ）の断面図及び図１６（ｂ）の要部拡大断面図に示すように、複合部品１０は、平板状の基板１２の一方主面１２ｂに枠体２０が接合されている。
基板１２の一方主面１２ｂには、ＩＣチップ等のチップ状電子部品５２が搭載され、チップ状電子部品５２の端子と基板１２の一方主面１２ｂに設けられたパッド１７とがボンディングワイヤー５３によって接続されている。なお、基板１２の一方主面１２ｂには、ワイヤーボンディング以外で接続するチップ状電子部品、例えば表面実装型部品（ＳＭＤ）を搭載してもよい。
基板１２の他方主面１２ａには、必要に応じて、チップコンデンサやＩＣチップ等のチップ状電子部品４０，４２が搭載され、はんだリフローやフリップチップボンディングによって、チップ状電子部品４０，４２の端子と基板１２の他方主面１２ａに設けられた端子１８とが接続される。
基板１２は、高密度化のために、片面又は両面に電子部品を実装可能な構造であればよい。基板１２は、例えば、複数のセラミック層が積層されたセラミック多層基板である。セラミック多層基板は、面内導体パターン１４やビアホール導体１３を形成して内部に電気回路を構成することにより実装密度を高めることができるので、複合部品１０の基板１２として好ましい。もっとも、基板１２はセラミック多層基板に限らず、１層のみのセラミック基板であっても、セラミック以外の材料を用いた基板（例えば、プリント配線基板、フレキシブルプリント配線基板、アルミナ基板など）であってもよい。
枠体２０は、絶縁材料（例えば、樹脂）からなる枠部材２２に、複数の接続部材３０が配置されている。
枠部材２２は、中央に貫通穴２３を有し、矩形の基板１２の一方主面１２ｂの周縁部に沿って枠状に延在する。枠部材２２の貫通穴２３によって、凹部（キャビティー）が形成され、この凹部の底面となる基板１２の一方主面１２ｂに、前述したチップ状電子部品５２とパッド１７とが配置されている。凹部（キャビティー）には封止材５８が充填され、封止材５８によって、チップ状電子部品５２やボンディングワイヤー５３が封止されている。
各接続部材３０は、枠部材２２の貫通穴２３を介して互いに対向するように、枠部材２２の４辺に配置されている。各接続部材３０は、帯状の金属薄板を直角に折り曲げて２つの屈曲部３３，３５が形成された断面略コ字状の部材であり、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続している。中間片３４は、枠部材２２の内部を貫通している。第１片３２は、枠部材２２の基板１２に対向する第１主面２２ａに沿って延在する表面電極である。第２片３６は、枠部材２２の基板１２とは反対側の第２主面２２ｂに沿って延在し、外部に露出する表面電極である。第１片３２と第２片３６とは、接続部材３０が枠部材２２の貫通穴２３を介して対向する方向に延在している。
接続部材３０の第１片３２と第２片３６の同じ側の端部、すなわち枠部材２２の貫通穴２３側の端部は、それぞれ、中間片３４の両端に連続している。つまり、第１片３２と第２片３６とは、それぞれの先端３１，３７が外側を向くように配置され、中間片３４が内側に配置されている。
第１片３２と第２片３６とは、長さが異なる。すなわち、第２片３６の先端３７は枠部材２２の外周面２４に達していないが、第１片３２の先端３１は、枠部材２２の外周面２４に達している。
接続部材３０の第１片３２は、基板１２の一方主面１２ｂに設けられた端子１６に、はんだ１９で接合される。これによって、枠体２０は、第１片３２、はんだ１９、端子１６を介して、基板１２の一方主面１２ｂ側に接合される。
図１６（ｂ）の要部拡大断面図に示すように、枠部材２２の基板１２とは反対側の面２２ａに露出している接続部材３０の第２片３６は、マザー基板等の回路基板６０の接合用ランド等の表面電極６２に、はんだ６６や導電性ペースト等を介して接合される。これによって、基板１２の一方主面１２ｂに設けられた端子１６は、はんだ１９、接続部材３０、はんだ６６を介して、回路基板６０の表面電極６２と電気的に接続される。
接続部材３０に用いる金属薄板の厚みは、５０μｍ〜３００μｍが好ましい。
接続部材３０に用いる金属薄板の厚みが５０μｍ未満では、折り曲げ加工時のばらつきが大きくなり、第１片３２や第２片３６の位置や高さのばらつきが大きくなってしまう。第１片３２や第２片３６の位置や高さのばらつきが大きくなると、枠体２０と基板１２との位置合わせ精度が低下する。
枠体２０と基板１２とを確実に接合するために、第１片３２の位置ずれ分の余裕を見込んで、第１片３２と接合する基板１２の端子１６を大きくすると、基板１２の小型化、ひいては複合部品１０の小型化を損ねる。
第１片３２や第２片３６の高さがばらつくと、例えば、基板１２と枠体２０との間や、枠体２０と回路基板６０との間のはんだの厚みがばらつき、接合信頼性が損なわれる。高さのばらつき分を見込んで高さ寸法の余裕を大きくすると、複合部品１０の低背化を阻害する。
さらに、熱応力や衝撃応力により、接続部材３０の屈曲部３３，３５付近は繰り返し疲労を受けるが、厚みが小さいと疲労破壊しやすいため、接合信頼性を損ねる。
接続部材３０に用いる金属薄板の厚みが３００μｍを越えると、折り曲げ加工が難しくなり、曲げ角度のばらつき、高さのばらつきが大きくなる。また、打ち抜きや折り曲げの間隔を小さくし、第１片３２、中間片３４、第２片３６の長さ（第１片３２、中間片３４、第２片３６が連続する方向の寸法）や幅（第１片３２、中間片３４、第２片３６が連続する方向に直角方向の寸法）を小さくすることができないため、複合部品１０の小型化、低背化を阻害する。
接続部材３０には、基板１２や回路基板６０との接合に使用されるはんだや導電性接着剤との濡れ性をよくし、接合強度を高めるため、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／はんだなどをめっきしてもよい。このようなめっきは、接続部材３０の全面に施しても、第１片３２や第２片３６の接合面のみに施してもよい。
金属薄板を塑性加工で折り曲げて形成された接続部材３０は、それ自体が容易にＸ、Ｙ、Ｚの３方向に弾性変形する。接続部材３０は可撓性を有するので、枠部材２２の変形に追随することができる。
＜実施例１＞ 実施例１について、図１〜図１１を参照しながら説明する。
図１（ａ）の斜視図に示すように、枠体２０は、基板１２とは反対側の第２主面２２ｂに、斜線を付した接続部材３０の第２片３６が露出する。枠体２０の枠部材２２には、スリット２６が形成されている。スリット２６は、露出している接続部材３０の第２片３６の間において、基板１２とは反対側の第２主面２２ｂに連通している。スリット２６は、枠部材２２の外周面２４と内周面２５との間を貫通するが、枠部材２２の基板１２側の第１主面２２ａには達していない有底溝である。
スリット２６が図１（ａ）のように全部の接続部材３０の第２片３６の間に形成されていることは、必須ではない。例えば図１（ｂ）の斜視図に示すように、スリット２６が一部の接続部材３０の第２片３６の間にのみ形成されていてもよい。この場合、枠体２０ａが全方向に変形しやすいように、枠部材２２の各辺に少なくとも１本のスリット２６が形成されていることが好ましい。
図３の側面図に示すように、複合部品１０ａの枠体２０は、スリット２６が基板１２とは反対側に配置されるように、基板１２に接合される。
枠部材２２に、枠部材２２の外周面２４と内周面２５との間を貫通するスリット２６を設けると、スリット２６から封止材５８が流れ出る。これを防止するため、図２の断面図に示すように、基板１２に接合された枠体２０の内側には、枠体２０の内周面２５に沿って予めダム５９を形成しておき、ダム５９の内側に封止材５８を充填する。ダム５９は、チクソ性の高い、濡れ広がり性のないエポキシ系樹脂を塗布することにより形成する。
図４の断面図に示す複合部品１０ｂのように、基板１２の一方主面１２ｂ側の枠体２０の内側にワイヤーボンド実装がない場合、即ち、表面実装部品５０、ＩＣやＦＥＴ等のＡｕもしくは半田バンプによるフリップチップ実装部品５４，５６のみを搭載する場合には、フリップチップ実装においてアンダーフィル樹脂５５の充填の有無にかかわらず、封止材５８のない構成とすることができる。
図２、４に示したように、基板１２の他方主面１２ａには、チップ状電子部品４０，４２や、Ａｕもしくは半田バンプによるフリップチップ実装される電子部品４４が搭載される。基板１２の他方主面１２ａには、必要に応じて、金属ケース４６が接合される。これは複合部品１０ａ，１０ｂをマザー基板等の回路基板に実装する際、マウンターが吸着し易いようにするためと、特に高周波用に用いられる場合の電磁シールドのためである。
磁気シールドが不要な場合は、図５の断面図に示す複合部品１０ｃのように、基板１２の他方主面１２ａに、実装部品４０，４２，４４を被覆するようにエポキシ樹脂４８等の熱硬化性樹脂を塗布したり、トランスファー成形し、天面４９を平らにする。
図６の断面図に示すように、複合部品１０ａは、マザー基板等の回路基板６０に接合され、基板１２の両面１２ａ，１２ｂに実装された部品４０，４２，４４，５０，５２及び金属ケース４６が、回路基板６０に電気的に接続される。
次に、複合部品１０ａの作製工程について、図７〜図１１を参照しながら説明する。
まず、基板１２と枠体２０とを準備する。
基板１２は、セラミック多層基板の場合、例えば複数のセラミック層を積層してなる。図１６（ａ）の断面図に示すように、内部には、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕ、ＣｕＯなどを主成分とする導電性ペーストを用いて面内導体パターン１４やビアホール導体１３が形成されている。このような構成は、低抵抗のＡｇやＣｕを使うので、信号損失が小さく、高周波用の部品あるいはモジュールとして実用化されている。基板１２の一方主面１２ｂには、端子１６やパッド１７が形成され、他方主面１２ａには接合電極（接合用ランド）となる端子１８が形成されている。端子１６，１８やパッド１７には、必要に応じて、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／はんだをめっきする。
具体的には、面内導体パターン１４やビアホール導体パターン１３となる部分が形成された厚さ１０〜２００μｍ程度の未焼成セラミックグリーンシートと、セラミックグリーンシートの焼成温度よりも高温で焼結する拘束層とを準備する。未焼成セラミックグリーンシートは低温焼結セラミックス材料を含み、焼結温度は１０５０℃以下である。低温焼結セラミック材料としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ（Low Temperature Co-fired Ceramic）材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。また、拘束層はアルミナを含む材料からなっている。次いで、未焼成セラミックグリーンシートと拘束層とを適宜な順序で積層して、複数枚の未焼成セラミックグリーンシートを積層した積層体の両主面に拘束層が積層された複合積層体を形成する。次いで、この複合積層体を、セラミックグリーンシートの焼結温度で焼成した後、焼結していない拘束層を除去して、未焼成セラミックグリーンシートが焼結して形成された基板１２を取り出す。
枠体２０は、金属薄板の打ち抜きと折り曲げ加工により形成された接続部材３０を、樹脂モールド成型で枠部材２２に埋め込むことにより、作製する。
すなわち、図７の平面図に示すように、青銅、洋白、Ｎｉ合金などの金属薄板を金型で打ち抜いて、枠部７２の内側に、先端７６が互いに対向する複数の帯状部７４を有する板部材７０を形成する。
次いで、図８の要部斜視図に示すように、対向する帯状部７４の先端７６側を直角に２回折り曲げ、実線で示した接続部材３０となる部分を、枠部７２に接続された状態のまま形成する。
次いで、図９に示すように、接続部材３０となる部分に樹脂をモールドし、枠部材２２を形成する。このとき、接続部材３０の第１片３２となる部分と第２片３６となる部分とが金型の内面に沿い、中間片３４となる部分が金型の内面から離れるようにして、ＬＣＰ（液晶ポリマー）、ＰＰＳ（ポリフェニレンサルファイド）等の熱可塑性樹脂の射出成形、あるいは、エポキシ系樹脂などの熱硬化性樹脂のトランスファー成形により、樹脂成形する。
好ましくは、樹脂成形の際にスリット２６も同時に形成する。この場合、切削等により枠部材２２にスリット２６を形成する後工程が不要となる。
図１０の断面図に示すように、成形した樹脂（すなわち、枠部材２２）からはみ出した帯状部７４の枠部７２側の部分を、枠部材２２の外周面２４に沿って切り離す。これにより、第１片３２の先端３１は、枠部材２２の外周面２４に達している。
次に、図１１の断面図に示すように、基板１２と枠部材２２とを接合し、部品を搭載する。
すなわち、図１１（ａ）に示すように、基板１２の一方主面１２ｂの端子１６，１８（図１６（ａ）参照）に、はんだ、Ａｇ等を含む導電性ペーストを印刷し、枠体２０や表面実装部品５０を搭載し、枠体２０の接続部材３０の第１片３２や表面実装部品５０の表面電極が導電性ペーストに当接した状態で、導電性ペーストを熱硬化させ、導電性ペーストが固化したはんだにより、基板１２に枠体２０や表面実装部品５０を接合する。なお、枠体２０と表面実装型部品５０とは、基板１２に同時に接合せず、任意の順序で接合してもよい。
基板１２と枠体２０との接合後、洗浄を行って、基板１２の一方主面１２ｂに設けたパッド１７（図１６（ａ）参照）の汚れを除去する。
次いで、図１１（ｂ）に示すように、枠体２０の貫通穴２３から、基板１２の一方主面１２ｂに、ＩＣ、ＦＥＴなどのチップ状電子部品５２を、エポキシ系樹脂又は導電性樹脂等で搭載し、チップ状電子部品５０の端子と、基板１２の一方主面１２ｂに設けたパッド１７（図１６（ａ）参照）との間を、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー５３によって接続する。パッド１７（図１６（ａ）参照）は、接合強度を上げるべく、通常、Ｎｉ／ＡｕもしくはＮｉ／Ｐｄ／Ａｕめっきが施されている。
次いで、図１１（ｃ）に示すように、枠体２０の内周面２５に沿って、チクソ性の高い、濡れ広がり性のないエポキシ系樹脂を塗布して、ダム５９を形成する。
次いで、図１１（ｄ）に示すように、ダム５９の内側に、チクソ性の低いエポキシ系樹脂の封止材５８を充填して熱硬化し、チップ状電子部品５０やボンディングワイヤー５３、パッド１７を封止材５８で覆い、封止する。
なお、ダム５９や封止材５８の高さは、枠体２０を超えないようにする。複合部品１０を回路基板６０（図１６参照）に接合するときに、ダム５９や封止材５８が回路基板６０（図１６参照）に干渉しないようにするためである。
封止材５８が硬化したら、図１１（ｅ）に示すように上下を反転し、基板１２の他方主面１２ａの端子１８（図１６（ａ）参照）に、はんだ、Ａｇ等を含む導電性ペーストを印刷し、チップコンデンサ等のチップ状電子部品４０，４２を搭載して、リフローもしくは熱硬化して、あるいはＩＣチップ等のチップ状電子部品４４をはんだボールを介してフリップチップボンディングして、チップ状電子部品４０，４２，４４の端子と基板１２の他方主面１２ａの端子とを接合する。必要に応じて、フリップチップボンディングしたチップ状電子部品４４と基板１２の他方主面１２ａとの間に、エポキシ系樹脂からなるアンダーフィル樹脂４５を充填し、熱硬化する。
金属ケース４６を用いる場合には、図１１（ｆ）に示すように、チップ状電子部品４０，４２，４４の接合後に、洋白、りん青銅等からなる金属ケース４６を、基板１２の他方主面１２ａ上又は側面に搭載し、接合する。金属ケース４６の接合は、チップ状電子部品４０，４２，４４のの搭載工程と同時に行なわれてもよい。
以上により、複合部品１０ａが完成する。
複合部品１０ａ，１０ｂ，１０ｃの枠体２０，２２ａにスリットを形成することで、枠体の変形が容易となる。これにより、回路基板に複合部品を搭載するためのはんだ接合等の際に、熱膨張係数αの差の影響で生じるそりを、枠体の変形により抑えることができる。また、剛性の低い薄肉化した回路基板に複合部品を接合することができ、複合部品と回路基板とを接合した製品の低背化が可能である。
さらに、落下衝撃時に枠体が変形することにより、衝撃応力を吸収できるので、複合部品内における接続部材と基板との接合信頼性や、複合部品と回路基板との接合信頼性を向上することができる。特に、基板が、アルミナ基板などと比べて曲げ強度が低く、ガラス等を含み脆いセラミック多層基板の場合、熱応力や衝撃応力の緩和により、基板の破壊を防止する効果が大きい。
ヒートサイクルの信頼性においても、回路基板と複合部品との熱膨張係数αの差による熱応力を、枠体の変形にて吸収でき、はんだ等の接合部のクラックや破断と電気的信号の導通不良及び接続不良を抑制することができる。
複合部品の枠体の枠部材内に配置された接続部材は、塑性変形するよう折り曲げられた連続した金属端子であるので、Ｘ、Ｙ、Ｚ方向いずれにも弾性変形する。また、枠部材を構成する樹脂と金属端子である接続部材とは基本的に接合しておらず、接続部材は、樹脂成形後もＸ、Ｙ、Ｚ方向に自由に弾性変形する。したがって、接続部材は、枠部材の変形にも追随することができる。そのため、枠体を基板に接合する際や、複合部品をマザーボード等の回路基板に実装する際のリフロー、その後のヒートサイクル時の熱による各部の熱膨張係数αの差による熱応力を吸収でき、接合信頼性が高い。また、落下衝撃時の衝撃応力に対する接合信頼性も高い。
複合部品の枠体は、金属薄板を成形、折り曲げ加工し、それを被覆するように樹脂成形するので、工程が簡素化でき、製造コストを低減することができる。
複合部品の基板と回路基板とは、基本的に折り曲げられた金属端子である接続部材で接合されている。つまり、金属の弾性変形で応力吸収し、強度向上させている。よって、接続部材の材質選定の自由度は高い。
また、枠体は、枠部材の成形樹脂と接続部材の金属端子とが強固に接合されている必要はない。つまり、枠部材の樹脂材質の自由度も高い。安価な材質、折り曲げ易い材質、成型し易い材質を選定でき、工業上、有用である。
枠体の内周面に沿ってチクソ性の高い、濡れ広がり性の低いエポキシ系樹脂を塗布しダムを形成することにより、その内側にチクソ性の低いエポキシ系樹脂の封止材を充填することができる。ダムが封止材の枠からの漏れを防止するので、枠部材のスリットに封止材が入り込んで枠部材の変形を妨げることがない。
＜実施例２＞ 実施例２について、図１２を参照しながら説明する。
実施例２では、枠体を複数に分割する以外は、実施例１と同じ構成である。すなわち、図１２（ａ）の斜視図に示すように、第２主面２２ｂに露出する斜線を付した第２片３６の間にスリット２６が形成された２組のＬ字状の部材２０ｐ，２０ｑに分割された枠体を矩形に配置した状態で、不図示の基板に接合する。あるいは、図１２（ｂ）の斜視図に示すように、第２主面２２ｂに露出する斜線を付した第２片３６の間にスリット２６が形成された２対のＩ字状の部材２０ｓ，２０ｔに分割された枠体を矩形に配置した状態で、不図示の基板に接合する。なお、いずれの場合も、隣接する部材２０ｐ，２０ｑ；２０ｓ，２０ｔの間に隙間２８ｐ，２８ｑを設け、隣接する部材２０ｐ，２０ｑ；２０ｓ，２０ｔ間で変形が影響を及ぼし合わないようにすることが好ましい。
実施例２では、実施例１と同様の効果に加え、複数に分割し分離して枠形状にすることにより、熱膨張係数αの差の影響で生じるそりを、より効果的に抑制できる。
＜実施例３＞ 実施例３について、図１３を参照しながら説明する。
図１３の斜視図に示すように、枠体２０ｂには、第２主面２２ｂ側に形成されたスリット２６に加え、第１主面２２ａ側にもスリット２７を形成する。これにより、枠体２０ｂがより変形しやすくなり、特に、たわみ変形しやくなる。
＜実施例４＞ 実施例４について、図１４を参照しながら説明する。
図１４の斜視図に示すように、枠体２０ｃの内周面２５に沿ってスリット２８が形成される。
実施例１では、図１に示したように、枠体２０の外周面２４と内周面２５との間を貫通するスリット２６が形成されているため、図２に示したように、封止材５８が流れ出ないようにダムを形成する必要がある。これに対し、実施例４では、スリット２８が枠体２０ｃの貫通穴２３側と外部とを連通しないので、実施例１のようなダム５９（図２参照）が不要となる。
＜実施例５＞ 実施例５について、図１５を参照しながら説明する。
実施例５では、枠体２０ｘが樹脂モールド成型体でない。枠部材２２ｘには樹脂基板を用い、打ち抜き加工により貫通穴２３ｘを形成し、ダイサーでスリット２６ｘを形成し、レーザー等により貫通穴２２ｖを形成する。第１主面２２の表面電極３２ｘや第２主面２２ｍの表面電極３６ｘは、めっきや金属膜の転写によって形成する。表面電極３２ｘ，３６ｘは、貫通穴２２ｖに導電材３４ｘを充填したビアホール導体を介して、あるいは貫通穴２２ｖの内周面をめっきすることにより形成したスルーホール導体を介して、電気的に接続される。
＜まとめ＞ 以上に説明したように、枠体の基板とは反対側の第２主面に設けられた表面電極の間にスリットを形成するという簡単な構成で、回路基板に接合された状態で生じる反りを緩和することができる。また、複合部品と回路基板との間の接合部分に作用する熱応力や衝撃応力を緩和することができ、複合部品と回路基板との間の接合信頼性を向上することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、接続部材の形状は任意であり、屈曲部を直角に折り曲げる代わりに、アールが付いた形状としてもよい。また、中間片をく字状に折り曲げてもよい。あるいは、第１片と第２片との間を中間片で斜めに接続し、接続部材を断面Ｚ字状に形成してもよい。
また、複合部品の基板（すなわち、平板状基体）は、枠体（すなわち、枠状基体）に接続される複数の端子が同一平面上に設けられた基板であればよく、枠体が接続される平面部以外の部分に、凸部や凹部が設けられていてもよい。
枠体の斜視図図である。（実施例１） 複合部品の断面図である。（実施例１） 複合部品の側面図である。（実施例） 封止材のない複合部品を示す断面図である。（実施例１） 金属ケースのない複合部品を示す断面図である。（実施例１） 複合部品が搭載された状態を示す断面図である。（実施例１） 板部材の平面図である。（実施例１） 板部材の折り曲げ状態を示す斜視図である。（実施例１） 樹脂モールド成型時の状態を示す透視図である。（実施例１） 枠体の断面図である。（実施例１） 複合部品の作製工程を示す断面図である。（実施例１） 枠体の斜視図図である。（実施例２） 枠体の斜視図図である。（実施例３） 枠体の斜視図図である。（実施例４） 枠体の一部断面斜視図図である。（実施例５） 複合部品の（ａ）断面図、（ｂ）要部拡大断面図である。（実施例１〜５） 複合部品の（ａ）分解斜視図、（ｂ）断面図である。（従来例）
符号の説明
１０ 複合部品
１２ 基板（平板状基体）
１２ａ 他方主面
１２ｂ 一方主面
１６ 端子（表面電極）
２０ 枠体（枠状基体）
２２ 枠部材
２２ａ 面（第１主面）
２２ｂ 面（第２主面）
２３ 貫通穴
３０ 接続部材
３２ 第１片（第１表面電極）
３４ 中間片
３６ 第２片（第２表面電極）

Claims (6)

  1. 複数の表面電極が配置された主面を有する平板状基体と、
    複数の第１表面電極が配置された第１主面と、複数の第２表面電極が配置された第２主面とを有する枠状基体とを備え、
    前記平板状基体の前記主面に配置された複数の前記表面電極と前記枠状基体の前記第１主面に配置された前記第１表面電極とを介して、前記平板状基体と前記枠状基体とが貼り合わされてなる複合部品であって、
    前記枠状基体は、前記第２表面電極の間において前記第２主面に連通するスリットが形成されていることを特徴とする、複合部品。
  2. 前記枠状基体は、樹脂製の枠部材から前記第１表面電極及び前記第２表面電極が露出していることを特徴とする、請求項１に記載の複合部品。
  3. 前記枠状基体は、金属薄板の打ち抜き加工及び折り曲げ加工により前記第１表面電極と前記第２表面電極とが形成されている接続部材を有し、
    前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形された樹脂であることを特徴とする、請求項２に記載の複合部品。
  4. 前記接続部材は可撓性を有していることを特徴とする、請求項３に記載の複合部品。
  5. 前記枠状基体の前記第２表面電極は、前記複合部品を回路基板に接続するための端子電極であることを特徴とする、請求項１〜４のいずれか一項に記載の複合部品。
  6. 前記平板状基体は、複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項１〜４のいずれか一項に記載の複合部品。
JP2006276199A 2006-10-10 2006-10-10 複合部品 Active JP4957163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006276199A JP4957163B2 (ja) 2006-10-10 2006-10-10 複合部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276199A JP4957163B2 (ja) 2006-10-10 2006-10-10 複合部品

Publications (2)

Publication Number Publication Date
JP2008098273A true JP2008098273A (ja) 2008-04-24
JP4957163B2 JP4957163B2 (ja) 2012-06-20

Family

ID=39380830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276199A Active JP4957163B2 (ja) 2006-10-10 2006-10-10 複合部品

Country Status (1)

Country Link
JP (1) JP4957163B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171307A (ja) * 2009-01-26 2010-08-05 Panasonic Corp 撮像装置
JP2010212481A (ja) * 2009-03-11 2010-09-24 Panasonic Corp 撮像装置
JP2011228321A (ja) * 2010-04-15 2011-11-10 Furukawa Electric Co Ltd:The 基板および基板の製造方法
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
KR20140085875A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조방법
KR20140113321A (ko) * 2013-03-15 2014-09-24 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
JPWO2014128795A1 (ja) * 2013-02-22 2017-02-02 パナソニック株式会社 電子部品パッケージ
JP2021128526A (ja) * 2020-02-13 2021-09-02 パナソニックＩｐマネジメント株式会社 耐タンパ壁、及び、情報処理装置
WO2022209729A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280627A (ja) * 1985-05-08 1986-12-11 Sanyo Electric Co Ltd 半導体装置
JPH06169037A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体パッケージ
JPH06302709A (ja) * 1993-04-15 1994-10-28 Kokusai Electric Co Ltd 表面実装型混成集積回路装置
JP2000101348A (ja) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280627A (ja) * 1985-05-08 1986-12-11 Sanyo Electric Co Ltd 半導体装置
JPH06169037A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体パッケージ
JPH06302709A (ja) * 1993-04-15 1994-10-28 Kokusai Electric Co Ltd 表面実装型混成集積回路装置
JP2000101348A (ja) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171307A (ja) * 2009-01-26 2010-08-05 Panasonic Corp 撮像装置
JP2010212481A (ja) * 2009-03-11 2010-09-24 Panasonic Corp 撮像装置
JP2011228321A (ja) * 2010-04-15 2011-11-10 Furukawa Electric Co Ltd:The 基板および基板の製造方法
US9153549B2 (en) 2012-05-14 2015-10-06 Noda Screen Co., Ltd. Semiconductor device
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
KR101963722B1 (ko) * 2012-12-28 2019-07-31 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조방법
KR20140085875A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 그 제조방법
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
JPWO2014128795A1 (ja) * 2013-02-22 2017-02-02 パナソニック株式会社 電子部品パッケージ
KR20140113321A (ko) * 2013-03-15 2014-09-24 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
US9456503B2 (en) 2013-03-15 2016-09-27 Murata Manufacturing Co., Ltd. Module and method of manufacturing the same
KR101665992B1 (ko) * 2013-03-15 2016-10-13 가부시키가이샤 무라타 세이사쿠쇼 모듈 및 그 제조 방법
JP2021128526A (ja) * 2020-02-13 2021-09-02 パナソニックＩｐマネジメント株式会社 耐タンパ壁、及び、情報処理装置
US11432399B2 (en) 2020-02-13 2022-08-30 Panasonic Intellectual Property Management Co., Ltd. Tamper resistance wall structure
WO2022209729A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
JP4957163B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
JP4957163B2 (ja) 複合部品
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4858541B2 (ja) 中継基板および電子回路実装構造体
JP4111239B2 (ja) 複合セラミック基板
JP2007243207A (ja) 配線基板及びその製造方法、電子部品及びその製造方法、回路基板並びに電子機器
US7450395B2 (en) Circuit module and circuit device including circuit module
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP4725817B2 (ja) 複合基板の製造方法
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP4788581B2 (ja) 複合基板
JP2007049107A (ja) 複合セラミック基板
JP7182712B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP4463139B2 (ja) 立体的電子回路装置
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
JP5109361B2 (ja) 複合基板
JP2008130618A (ja) 多層配線基板
JP2001135937A (ja) 多層プリント配線板
JP2006100459A (ja) 電子回路モジュール部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150