JP5531122B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5531122B1 JP5531122B1 JP2013011729A JP2013011729A JP5531122B1 JP 5531122 B1 JP5531122 B1 JP 5531122B1 JP 2013011729 A JP2013011729 A JP 2013011729A JP 2013011729 A JP2013011729 A JP 2013011729A JP 5531122 B1 JP5531122 B1 JP 5531122B1
- Authority
- JP
- Japan
- Prior art keywords
- relay
- pad
- substrate
- semiconductor chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置は、半導体チップと、中継基板と、表面回路パターンと、ポストアレイを備える。表面回路パターンは、中継基板の一方の表面に形成され、半導体チップの外部接続パッドと接続されたチップ側パッド群、このチップ側パッド群に連なって中継基板の外周側に展開して延びる中継配線群及び各中継配線のチップ側パッドとは反対側の端部に連なる中継パッド群からなる。ポストアレイは、複数の導電路が中継基板の表面に対して交差する方向に延びて形成され、かつ各導電路が絶縁性樹脂によって相互に絶縁された状態とされ、導電路の中継基板側の端部が中継パッドに接続され、導電路の中継基板とは反対側の端部がプリント基板側に接続される。
【選択図】図1
Description
特許文献1の半導体装置はCSP構造の一例であり、半導体チップを有機材料(樹脂)製の中継基板に接合してパッケージ化してある。中継基板には多数の貫通孔が形成され、各貫通孔の上下に半田バンプが中継基板の上下両面に露出するように設けられている。半導体チップに設けられている外部接続パッドは中継基板の半田ポストの上端に接合され、その半田ポストの下端がマザーボードのパッドに半田ボール等によって接合される。これによると、パッケージ化された半導体装置のサイズは、半導体チップの個片よりも僅かに大きい程度となるから、最小サイズのパッケージングであるかのように考えられている。
ところが、半導体チップとプリント配線基板とを上下貫通型の導電ポストを有する中継基板によって接続する従来構造では半導体チップ及びプリント配線基板の両者のパッドの形成ピッチを同一にしなくてはならない。このため、半導体チップにおける外部接続パッドの形成ピッチはプリント配線基板側のパッド形成ピッチの制約を受ける。すなわち、従来構造の半導体パッケージでは、十分に微細化された配線ルールによって形成された汎用の半導体チップを使用しようとしても、プリント配線基板側のパッド形成ピッチを半導体チップ側の外部接続パッドの形成ピッチに合致させることができないため、最新の微細な半導体チップを使用できない。すなわち、プリント配線基板側のパッド形成ピッチがボトルネックとなっているのである。このことは、プリント配線基板側の配線ルールに合致する広い線幅の半導体チップを使用しなくてはならない、または外部接続パッド群だけを広い線幅にした特別な半導体チップを設計しなくてはならないことを意味するから、同一ゲート数でもチップ面積が広くなるため、半導体チップが高価になるという問題があった。
1.半導体装置の構成
図1は、本実施形態1の半導体装置1を含んだ概略的な断面図である。この半導体装置1は、中継基板10の一方(下方)の面に1個の半導体チップ20及び複数個のポストアレイ30をリフロー半田40によって接合してパッケージ化したもので、ポストアレイ30を介してガラスエポキシ製等の有機材料(樹脂)を含む周知のプリント配線基板50に実装されている。
この誘電体層18Dは、例えば本出願人の出願に係る特開2008−141121号公報に記載されているように、誘電体層の原料となる金属酸化物を溶解した溶液を超音波振動によってエアロゾル化してキャリアガスと共に加熱しつつシリコン基板上或いはガラス基板上に供給し、シリコン基板或いはガラス基板を例えば大気中で数百度に加熱することで金属酸化物の薄膜として成膜させるエアロゾルデポジション法によって形成することが望ましい。
この製法例ではポストアレイ30を、絶縁性樹脂32と金属線34とによって製造する。絶縁性樹脂32は、図9の上下方向において金属線34を区画する層間スペーサ32Aと、左右方向において金属線34を区画する列間スペーサ32Bとからなり、熱又は紫外線により固化する周知タイプのものが使用可能である。
3.本実施形態の効果
一方、シリコン製或いはガラス製の中継基板10と、一般に樹脂製であるプリント配線基板50との間では線熱膨張率の相違が比較的大きい。しかし、本実施形態ではこれらの間はポストアレイ30によって接続することとしており、そのポストアレイ30は複数本の金属線34が中継基板10の表面に対して直交する方向に延びて形成され、かつ各金属線34が絶縁性樹脂32によって相互に絶縁された状態とされているから、金属線34群が絶縁性樹脂32と共に中継基板10の面方向に沿うように撓むことによって熱応力が吸収される。したがって、一層、半田接合部分の信頼性を高く維持することができる。
<他の実施形態>
(1)上記実施形態では、ポストアレイ30として金属線34を絶縁性樹脂32内に埋め込んだ形態のものを使用したが、本発明はこれに限らず、絶縁性樹脂によって相互に絶縁された状態となっている複数の導電路を有するものであればよく、その導電路としては金属線に限らず、金属箔であってもよい。また、金属線を使用する場合でも、銅、銅合金に限らず、アルミニウム等の低抵抗の金属材料であってもよく、多芯線を使用しても良い。
(2)金属線を使用してポストアレイを製造する場合、上記実施形態のように金属線34を単位構造シート35や層間スペーサ32Aによって区分して配置するに限らず、例えば熱融着性の樹脂で金属線を被覆した電線を複数本集合させて熱融着性樹脂を固化させ、その後に、金属線を横断するようにスライスしてもよい。
(3)また、上記実施形態では、ポストアレイ30の1本の金属線34に対してそれぞれ一つの第1パッド36及び第2パッド38を対応させているが、これに限らず、図10に示すように、各1個の第1パッド36及び第2パッド38に対して、それらの直径よりも細い径寸法の複数本の金属線34を対応させるようにしてもよい。参考例の実施形態のポストアレイ30を、上記の構造としたものが、本発明の実施形態である。このようにすると、ポストアレイ30を製造する際に、第1パッド36及び第2パッド38を形成する位置が、予め予定されていた位置からずれてしまった場合でも、少なくとも1本の金属線34が両パッド36,38に接触することになる。したがって、各パッド35,36の形成精度が低くてもよく、この面からも生産性を高めることができる。
(4)上記実施形態では、ポストアレイ30が半導体チップ20とガラスエポキシ製のプリント配線基板50との間を接続する形態を例にして説明したが、回路基板は必ずしもガラスエポキシ等の有機材料系の回路基板でなくてもよく、シリコン基板及びガラス基板或いはその他の半導体等の無機材料系の回路基板であってもよい。
(5)中継基板10の基板材質としては、ホウケイ酸ガラス、石英ガラス、ソーダガラス等のガラス製であってもよく、薄膜形成加工及び金属微細加工が実施可能であればよい。
(6)上記実施形態では、1枚の中継基板10に1個の半導体チップ20を搭載した例を示したが、これに限らず一枚の中継基板10に複数個の半導体チップ20を搭載してもよく、また、図11に示すように中継基板10に半導体チップ20及びポストアレイ30を搭載した半導体装置1を更にシリコン或いはガラス製の補助中継基板200にポストアレイ30を介して接続し、その補助中継基板100に取り付けたポストアレイ300を介して図示しないプリント配線基板に接続する中継基板の多段構成を採用することもできる。このようにすると、中継基板100に薄膜形成加工及び金属微細加工プロセスによって周辺回路を形成して更に多機能化を図ることができる。加えて、図12に示すように、複数の中継基板10,100をポストアレイ30,300を介して多段に積み上げて三次元的に構成したマルチチップの半導体パッケージとして更なる多機能化を図ることもできる。この場合、最上段以外の中継基板には上下段の電気接続のためのスルーホールを形成する必要があるため、それらの中継基板をガラス製とすることが好ましい。
(7)上記実施形態では、バイパスコンデンサ18を図5に示すように、電源端子VDDQ,VSSQの一方に接続される第1面電極18Aを中継基板10表面に形成し、他方に接続される第2面電極18を誘電体層18Dを介して第1面電極18Aに積層する構成としたが、これに限らず、図13に示す構造でバイパスコンデンサ65を構成しても良い。この構造では、まず中継基板10の表面(好ましくは全面)に中間電極61を形成する。この中間電極61は、スパッタリング手法又はメッキ手法によって金属面電極として形成しても良いし、中継基板10の材質がシリコンの場合には比抵抗が低い(数10Ω以下)P型又はN型の拡散層を形成して金属電極の代わりにしてもよい。そして、その中間電極61の表面(好ましくは全面)に誘電体層62を上記実施形態と同様に形成する。このように全面に中間電極61及び誘電体層62を形成することとすると、マスキングないしエッチングのためのフォトリソ工程が不要になる。そして、さらにマスキングないしエッチング手法によって第1面電極63及び第2面電極64を形成し、これらが半田40によって各電源端子VDDQ,VSSQに接続されるようにすればよい。
Claims (3)
- プリント配線基板に実装される半導体装置であって、
所定の半導体集積回路及びその半導体集積回路を外部回路に接続するための外部接続パッド群を備えた半導体チップと、
シリコンウエハー或はガラス基板からなる中継基板と、
この中継基板の一方の表面に形成され、前記半導体チップの前記外部接続パッド群とリフロー半田付けによって接続されたチップ側パッド群、このチップ側パッド群に連なって前記中継基板の外周側に展開して延びる中継配線群及び各中継配線の前記チップ側パッドとは反対側の端部に連なる前記中継パッド群からなる表面回路パターンと、
複数の導電路が前記中継基板の表面に対して交差する方向に延びて形成され、かつ前記各複数の導電路が絶縁性樹脂によって相互に絶縁された状態で形成され、前記導電路の前記中継基板側の端面には、前記表面回路パターンの各中継パッドに接続される回路側パッド群が形成されており、前記導電路の前記中継基板側の端部は前記回路側パッドを介して前記中継パッドに接続され、前記導電路の前記プリント配線基板側端面には、前記プリント配線基板の各配線パッドに接続される基板側パッド群が形成されており、前記導電路の前記プリント配線基板側端部は前記基板側パッドを介して前記配線パッドに接続される接続部材と、を備え、
前記接続部材は、前記導電路を構成する複数の金属線と、その金属線間を埋めるように充填された前記金属線の撓み変形を許容する柔軟性を有する絶縁性樹脂とからなり、
前記導電路の径寸法は、前記回路側パッド又は前記基板側パッドよりも小さく形成されており、前記導電路は、前記絶縁性樹脂中に、前記回路側パッド又は前記基板側パッドに対して複数本が対応する密度で配置され、
前記基板側パッドと前記配線パッドは半田接続され、前記回路側パッドと前記中継パッドが半田接続されている半導体装置。 - 請求項1記載の半導体装置であって、
前記導電路は、前記絶縁性樹脂中に、一定のピッチで形成されており、
前記導電路のピッチは、前記回路側パッド又は前記基板側パッドのピッチよりも狭い半導体装置。 - 請求項1または2に記載の半導体装置であって、
前記金属線は多芯線である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011729A JP5531122B1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011729A JP5531122B1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110753A Division JP5474127B2 (ja) | 2012-05-14 | 2012-05-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5531122B1 true JP5531122B1 (ja) | 2014-06-25 |
JP2015026630A JP2015026630A (ja) | 2015-02-05 |
Family
ID=51175846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013011729A Expired - Fee Related JP5531122B1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5531122B1 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260234A (ja) * | 1993-03-04 | 1994-09-16 | Yamaichi Electron Co Ltd | 異方導電性エラスチックコネクタ |
JPH08340061A (ja) * | 1995-06-07 | 1996-12-24 | Internatl Business Mach Corp <Ibm> | ボール・グリッド・アレイ・パッケージ |
JP2001338836A (ja) * | 2000-03-24 | 2001-12-07 | Sumitomo Metal Ind Ltd | コンデンサ付き接続部材、その接続構造と製造方法 |
JP2003204015A (ja) * | 2002-01-10 | 2003-07-18 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 |
JP2005354060A (ja) * | 2004-06-07 | 2005-12-22 | Ma Com Inc | 表面実装型チップスケールパッケージ |
JP2007201188A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | 構造体および配線基板並びに配線付き構造体の製造方法 |
JP2007201189A (ja) * | 2006-01-26 | 2007-08-09 | Fuji Xerox Co Ltd | 有機電界発光素子 |
WO2008013054A1 (fr) * | 2006-07-24 | 2008-01-31 | Ibiden Co., Ltd. | Interposeur et dispositif électronique utilisant celui-ci |
JP2008098273A (ja) * | 2006-10-10 | 2008-04-24 | Murata Mfg Co Ltd | 複合部品 |
JP2010272562A (ja) * | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
JP2012069713A (ja) * | 2010-09-24 | 2012-04-05 | Casio Comput Co Ltd | インターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法 |
-
2013
- 2013-01-25 JP JP2013011729A patent/JP5531122B1/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06260234A (ja) * | 1993-03-04 | 1994-09-16 | Yamaichi Electron Co Ltd | 異方導電性エラスチックコネクタ |
JPH08340061A (ja) * | 1995-06-07 | 1996-12-24 | Internatl Business Mach Corp <Ibm> | ボール・グリッド・アレイ・パッケージ |
JP2001338836A (ja) * | 2000-03-24 | 2001-12-07 | Sumitomo Metal Ind Ltd | コンデンサ付き接続部材、その接続構造と製造方法 |
JP2003204015A (ja) * | 2002-01-10 | 2003-07-18 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 |
JP2005354060A (ja) * | 2004-06-07 | 2005-12-22 | Ma Com Inc | 表面実装型チップスケールパッケージ |
JP2007201188A (ja) * | 2006-01-26 | 2007-08-09 | Fujitsu Ltd | 構造体および配線基板並びに配線付き構造体の製造方法 |
JP2007201189A (ja) * | 2006-01-26 | 2007-08-09 | Fuji Xerox Co Ltd | 有機電界発光素子 |
WO2008013054A1 (fr) * | 2006-07-24 | 2008-01-31 | Ibiden Co., Ltd. | Interposeur et dispositif électronique utilisant celui-ci |
JP2008098273A (ja) * | 2006-10-10 | 2008-04-24 | Murata Mfg Co Ltd | 複合部品 |
JP2010272562A (ja) * | 2009-05-19 | 2010-12-02 | Shinko Electric Ind Co Ltd | 電子部品の実装構造 |
JP2012069713A (ja) * | 2010-09-24 | 2012-04-05 | Casio Comput Co Ltd | インターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015026630A (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5474127B2 (ja) | 半導体装置 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
EP2769412B1 (en) | Microelectronic package with stacked microelectronic units and method for manufacture thereof | |
KR101653856B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
KR102154039B1 (ko) | 접속 조인트부의 크랙이 억제된 칩 내장형 패키지 | |
TW201705429A (zh) | 堆疊封裝以及製造該堆疊封裝的方法 | |
KR20110032711A (ko) | 반도체 패키지 및 이의 제조 방법 | |
WO2006082620A1 (ja) | 積層型半導体装置及び積層型半導体装置の製造方法 | |
US9478525B2 (en) | Semiconductor device | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
JP6511695B2 (ja) | 半導体装置およびその製造方法 | |
JP2009518825A (ja) | 積層型マイクロエレクトロニクスパッケージ | |
WO2014088071A1 (ja) | 半導体装置 | |
JP2010135391A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
KR101096455B1 (ko) | 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지 | |
JP2015130492A (ja) | 半導体モジュール | |
JP5531122B1 (ja) | 半導体装置 | |
JP2011222901A (ja) | 半導体装置 | |
JP4668814B2 (ja) | 半導体装置 | |
TWI578451B (zh) | Semiconductor device | |
JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
KR101078721B1 (ko) | 적층 웨이퍼 레벨 반도체 패키지 | |
JP2012018988A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5531122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |