JP6511695B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6511695B2
JP6511695B2 JP2015008613A JP2015008613A JP6511695B2 JP 6511695 B2 JP6511695 B2 JP 6511695B2 JP 2015008613 A JP2015008613 A JP 2015008613A JP 2015008613 A JP2015008613 A JP 2015008613A JP 6511695 B2 JP6511695 B2 JP 6511695B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
chip
semiconductor device
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015008613A
Other languages
English (en)
Other versions
JP2016134516A (ja
Inventor
守 山上
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015008613A priority Critical patent/JP6511695B2/ja
Publication of JP2016134516A publication Critical patent/JP2016134516A/ja
Application granted granted Critical
Publication of JP6511695B2 publication Critical patent/JP6511695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
特許文献１は、基板と、基板上に形成された再配線と、基板の上面および側面を被覆する封止膜と、基板の下面を被覆する支持フィルムからなる樹脂膜とを含む半導体装置を開示している。
特開２０１１−１８１８５８号公報
本発明の目的は、小型化を実現できると共に、優れた放熱性を有し、かつ信頼性に優れた半導体装置およびその製造方法を提供することである。
上記目的を達成するためのこの発明の半導体装置は、半導体素子が形成された素子形成面と、前記素子形成面の反対側に位置する裏面と、前記素子形成面と前記裏面とを接続する側面とを有する基板と、前記半導体素子に電気的に接続されるように、前記素子形成面上に形成された電極と、前記電極を露出させるように前記基板の前記素子形成面および前記側面を被覆し、前記裏面を露出させる樹脂とを含む。
この構成によれば、基板の裏面は、樹脂から外部に露出した露出面を形成している。そのため、基板、とくに半導体素子で発生した熱を、基板の裏面から外部に放散させることができる。これにより、半導体装置内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置を提供できる。また、基板の素子形成面および側面を被覆する樹脂は、パッケージを兼ねることができるので、小型の半導体装置を提供できる。
前記露出面を形成する前記基板の裏面は、前記素子形成面の面積よりも大きい面積を有していることが好ましい。この構成によれば、基板で発生した熱を効果的に外部に放散させることができる。これにより、半導体装置内の温度上昇を効果的に抑制できるので、半導体装置の信頼性をより一層向上できる。
前記電極は、前記素子形成面の法線方向から見た平面視において、前記素子形成面の周縁に取り囲まれた領域内で外部端子を形成していてもよい。この構成によれば、平面視において、素子形成面の周縁に取り囲まれた領域内に外部端子が形成されたＦａｎ−ｉｎ型の半導体装置を提供できる。
前記半導体装置は、前記電極に電気的に接続され、前記素子形成面の法線方向から見た平面視において、前記素子形成面の周縁に取り囲まれた領域外に至る再配線と、前記再配線に電気的に接続され、前記平面視において、前記素子形成面の周縁に取り囲まれた領域外に少なくとも一部が位置する外部端子とをさらに含んでいてもよい。
この構成によれば、基板の側面を被覆するように樹脂が形成されているので、平面視において、基板外の樹脂上の領域を、再配線を形成するための領域として利用できる。したがって、再配線に電気的に接続される外部端子の配置が、基板の素子形成面の直上領域内に制限されない。これにより、基板の素子形成面よりも外側の領域に外部端子が形成されたＦａｎ−Ｏｕｔ型の半導体装置を提供できる。Ｆａｎ−Ｏｕｔ型とすることにより、多数の外部端子を設けることができる。
前記基板は、前記素子形成面としての第１表面と、前記素子形成面の反対側に位置する第１裏面と、前記第１表面と前記第１裏面とを接続し、前記基板の前記側面の一部を形成する第１側面とを有する半導体チップと、前記半導体チップの前記第１裏面に接合されて前記半導体チップを支持する第２表面と、前記第２表面の反対側に位置し、前記基板の裏面を形成する第２裏面と、前記第２表面と前記第２裏面とを接続し、前記基板の前記側面の一部を形成する第２側面とを有する支持基板とを含む。
この構成によれば、半導体チップは、第１裏面側から支持基板により支持され、かつ、第１側面が樹脂により被覆されているので、樹脂から外部に露出していない。これにより、半導体チップに対する外部からの影響を低減できるので、半導体チップの電気的特性を良好に保つことができる。
また、半導体チップで発生した熱を、支持基板の裏面（露出面）から、外部に放散させることができる。これにより、半導体装置内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。これにより、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置を提供できる。また、半導体チップおよび支持基板を被覆する樹脂が、パッケージを兼ねることができるので、半導体装置の小型化を実現できる。
前記支持基板は、前記素子形成面の法線方向から見た平面視において、前記半導体チップの面積よりも大きい面積を有していることが好ましい。この構成によれば、支持基板の裏面（露出面）が、半導体チップの素子形成面の面積よりも大きい面積を有しているので、半導体チップで発生した熱を効果的に外部に放散させることができる。これにより、半導体装置内の温度上昇を効果的に抑制できるので、半導体装置の信頼性を一層向上できる。
前記支持基板は、前記半導体チップと同種の半導体材料を含むことが好ましい。この構成によれば、半導体チップおよび支持基板の熱膨張率をほぼ等しくできるので、温度変化によらずに、半導体チップと支持基板との間の接合を安定に保持できる。したがって、熱サイクルに対する耐久性が高く、それに応じて信頼性の高い半導体装置を提供できる。加えて、半導体チップと支持基板との間の熱結合を安定に保持できるから、半導体チップで発生した熱を、支持基板に良好に伝達させることができるので、半導体装置の信頼性を向上できる。
前記支持基板は、不純物無添加シリコン基板であることが好ましい。この構成によれば、支持基板は、高い抵抗率（たとえば半導体チップよりも高い抵抗率）を有している。このような支持基板は、半導体チップからの電流の流入を効果的に抑制できる。これにより、半導体チップにおける不所望な電気的特性の変動を抑制し、併せて支持基板における熱の発生を抑制できる。しかも、不純物無添加シリコン基板は、熱伝導性が良好（たとえば半導体チップと同程度）であるので、半導体チップで発生した熱を、速やかに伝導させ、外部に露出した第２裏面（露出面）から効率的に放散する。それにより、半導体装置の温度上昇を効果的に抑制でき、したがって、信頼性の高い半導体装置を提供できる。
前記基板は、前記半導体チップと前記支持基板との間に介在し、前記半導体チップを前記支持基板に接合する金属膜をさらに含んでいてもよい。この構成によれば、半導体チップを支持基板上に金属膜を介して固定できる。これにより、支持基板から半導体チップが剥離することを抑制できる。金属膜の熱伝導率は高いので、半導体チップと支持基板との間の熱伝導は良好である。したがって、半導体チップで発生した熱を支持基板に良好に伝達させることができる。また、半導体チップと支持基板との熱膨張率に差がある場合でも、それらの間の熱膨張／熱収縮の差を、金属膜の延性によって吸収することができる。したがって、半導体チップと支持基板との間の接合は、熱サイクルに対する耐久性が高い。それに応じて、半導体チップと支持基板との間の機械的な結合および熱的な結合を維持できるから、半導体装置の信頼性を高めることができる。
前記金属膜は、半田または金属接着剤を含むことが好ましい。金属膜が半田または金属接着剤であれば、半導体チップを、支持基板に良好に固定できる。これにより、支持基板から半導体チップが剥離することを効果的に抑制できる。
前記樹脂は、前記半導体チップの前記第１側面の全域および前記支持基板の前記第２側面の全域を被覆していることが好ましい。この構成によれば、半導体チップおよび支持基板を、樹脂によって良好に保護できる。
前記基板は、半導体チップであってもよい。この場合に、前記素子形成面が前記半導体チップの第１主面であって、前記裏面が前記半導体チップの前記第１主面とは反対側の第２主面であってもよい。この構成によれば、半導体チップの第２主面が、樹脂から外部に露出する露出面を形成しているので、半導体チップで発生した熱を外部に放散させることができる。これにより、半導体装置内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置を提供できる。また、半導体チップの素子形成面および側面を被覆する樹脂がパッケージを兼ねることができるので、半導体装置の小型化を実現できる。
この発明の半導体装置の製造方法は、半導体素子が形成された素子形成面を有し、当該素子形成面上に電極が形成された複数の半導体チップを用意する工程と、前記半導体チップがそれぞれ配置される複数のチップ配置領域が設定された支持基板を用意する工程と、前記支持基板の表面に設定された前記チップ配置領域を区画するように、前記支持基板の表面側にトレンチを形成する工程と、前記支持基板上の前記複数のチップ配置領域に、前記複数の半導体チップをそれぞれ配置する工程と、前記トレンチを埋め、かつ前記複数の半導体チップを被覆するように前記支持基板を樹脂で被覆することにより、前記複数の半導体チップが前記樹脂により封止された封止構造を形成する封止構造形成工程と、前記半導体チップに形成された前記電極を、前記封止構造から露出させる電極露出工程と、前記トレンチに沿って、前記封止構造を切断することにより、前記半導体チップが前記樹脂によりそれぞれ封止された複数の半導体装置に個片化する個片化工程とを含む。
この方法によれば、封止構造形成工程において、半導体チップは、素子形成面および側面が樹脂により被覆され、かつ、裏面側が支持基板により支持されるので、樹脂から外部に露出しない。これにより、半導体チップに対する外部からの影響が低減されるので、半導体チップの電気的特性を良好に保つことができる。一方、支持基板の裏面が樹脂から外部に露出した状態で個片化工程が実行されるので、半導体装置では、支持基板の裏面は、樹脂から外部に露出する露出面となる。
これにより、半導体チップで発生した熱を、支持基板の露出面から外部に放散させることによって、半導体装置内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置を製造できる。さらに、半導体チップの素子形成面および側面、ならびに支持基板の側面を被覆する樹脂がパッケージを兼ねることができるので、半導体装置を小型化できる。
前記支持基板を用意する工程において、当該支持基板の表面の法線方向から見た平面視において、前記半導体チップの面積よりも大きい面積を有する前記チップ配置領域が設定されることが好ましい。
この方法によれば、支持基板におけるチップ配置領域が、半導体チップの面積よりも大きい面積を有しているので、半導体チップを配置する工程の際に、当該半導体チップの位置ずれによって生じる不都合を抑制できる。これにより、歩留りを向上できると共に、半導体装置の信頼性を向上できる。また、チップ配置領域を区画するトレンチに沿って、封止構造が切断されるので、個片化工程後に得られる半導体装置では、支持基板の裏面が、平面視において半導体チップの面積よりも大きい面積を有する露出面となる。したがって、半導体チップで発生した熱を効果的に外部に放散させる構造の半導体装置を製造できる。
前記支持基板を用意する工程において、前記半導体チップと同種の半導体材料を含む前記支持基板が用意されてもよい。この方法によれば、支持基板の熱膨張率が半導体チップとほぼ同等になる。したがって、温度変化によらずに、半導体チップと支持基板との間の接合を安定に保持できる。その結果、熱サイクルに対する耐久性が高く、それにより信頼性を向上した半導体装置を製造できる。加えて、半導体チップと支持基板との間の熱結合を安定に保持できるから、半導体チップで発生した熱を、支持基板に良好に伝達させることができる。これによっても、信頼性の高い半導体装置を提供できる。
前記支持基板を用意する工程において、不純物無添加シリコン基板が前記支持基板として用意されることが好ましい。この方法によれば、高い抵抗率（たとえば半導体チップよりも高い抵抗率）を有する支持基板が用意される。このような支持基板は、半導体チップからの電流の流入を効果的に抑制できる。これにより、半導体チップにおける不所望な電気的特性の変動を抑制し、併せて支持基板における熱の発生を抑制できる。しかも、不純物無添加シリコン基板は、熱伝導性が良好（たとえば半導体チップと同程度）であるので、半導体チップで発生した熱を、速やかに伝導させ、外部に露出した裏面（露出面）から効率的に放散する。それにより、半導体装置の温度上昇を効果的に抑制でき、したがって、信頼性の高い半導体装置を提供できる。さらに、この方法によれば、比較的に入手容易なシリコンを支持基板として用いるので、製造コストを削減できる。
前記半導体チップを配置する工程は、前記半導体チップの前記素子形成面とは反対側の裏面と、前記支持基板の表面とを金属膜で接合することにより、前記半導体チップを、前記支持基板の前記チップ配置領域に固定する工程を含むことが好ましい。この方法によれば、半導体チップが、金属膜によって支持基板に固定される。これにより、支持基板から半導体チップが剥離することを抑制できるので、半導体チップの配置工程後に半導体チップが位置ずれすることを効果的に抑制できる。その結果、歩留りを効果的に向上できると共に、半導体装置の信頼性をより一層向上できる。
また、金属膜の熱伝導率は高いので、半導体チップと支持基板との間の熱伝導は良好である。したがって、半導体チップで発生した熱を支持基板に良好に伝達させることができる。また、半導体チップと支持基板との熱膨張率に差がある場合でも、それらの間の熱膨張／熱収縮の差を、金属膜の延性によって吸収することができる。したがって、半導体チップと支持基板との間の接合は、熱サイクルに対する耐久性が高い。それに応じて、半導体チップと支持基板との間の機械的な結合および熱的な結合を維持できるから、信頼性を高めた半導体装置を製造できる。
前記金属膜は、半田または金属接着剤を含むことが好ましい。この方法によれば、半導体チップを、支持基板に良好に固定できる。これにより、支持基板から半導体チップが剥離することを効果的に抑制できる。
前記電極露出工程は、前記素子形成面の法線方向から見た平面視において、前記電極を、前記半導体チップの側面に取り囲まれた領域内に位置する外部端子として形成する工程を兼ねていてもよい。この方法によれば、電極を露出させる工程が外部端子を形成する工程を兼ねているので、平面視において半導体チップの側面に取り囲まれた領域内に外部端子が位置するＦａｎ−ｉｎ型の半導体装置を製造できる。
前記方法は、前記電極露出工程の後、前記個片化工程に先立って、前記電極と電気的に接続され、前記素子形成面の法線方向から見た平面視において、前記半導体チップの側面を横切り、前記半導体チップの側面に取り囲まれた領域外に至る再配線を形成する工程と、前記平面視において、前記半導体チップの側面に取り囲まれた領域外に、少なくとも一部が位置する外部端子を形成する工程とを含んでいてもよい。
この方法によれば、半導体チップの側面を被覆するように樹脂が形成されるので、平面視において半導体チップ外の樹脂上の領域を、再配線を形成するための領域として利用できる。したがって、再配線に電気的に接続される外部端子が形成される領域が、半導体チップの素子形成面の直上領域に制限されない。これにより、半導体チップよりも外側の領域に外部端子が形成されたＦａｎ−Ｏｕｔ型の半導体装置を提供できる。
前記個片化工程は、前記トレンチに沿って、前記封止構造の一部を前記トレンチの幅よりも狭い幅で前記素子形成面側から掘り下げることにより、前記トレンチ内に底部を有する切断溝を前記封止構造に形成する工程と、前記切断溝が露出するまで、前記支持基板の前記表面とは反対側の裏面を研削する工程とを含んでいてもよい。
この方法によれば、半導体チップの素子形成面の全域、半導体チップの側面の全域、および支持基板の側面の全域が樹脂により被覆された半導体装置を製造できる。これにより、半導体チップおよび支持基板を樹脂によって良好に保護できる半導体装置を提供できる。
前記個片化工程は、前記トレンチに沿って、前記封止構造の一部を前記トレンチの幅よりも狭い幅で前記素子形成面側から掘り下げることにより、前記半導体チップの前記素子形成面と前記トレンチの底部との間の深さに位置する底部を有する切断溝を前記封止構造に形成する工程と、前記切断溝が露出し、かつ前記支持基板の全部が除去されるまで、前記支持基板の前記表面とは反対側の裏面を研削する工程とを含んでいてもよい。
この方法によれば、半導体チップの裏面が樹脂から外部に露出する露出面を形成する構造の半導体装置を提供できる。この半導体装置は、半導体チップで発生した熱をその裏面から外部に放散させることができる。これにより、半導体装置内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置を提供できる。また、半導体チップの素子形成面および側面を被覆する樹脂がパッケージを兼ねることができるので、半導体装置の小型化を実現できる。さらに、半導体チップの素子形成面の全域、および半導体チップの側面の全域が、樹脂により被覆されている。これにより、半導体チップを樹脂により、良好に保護できる半導体装置を提供できる。
図１は、この発明の第１実施形態に係る半導体装置の斜視図である。 図２は、図１に示す半導体装置の底面図である。 図３は、図２に示すIII-III線に沿う断面図である。 図４は、図３の構成の部分拡大断面図である。 図５は、図１に示す半導体装置の製造方法の一例を示す工程図である。 図６は、図１に示す半導体装置の製造方法に使用される支持基板の平面図である。 図７は、図６に示す破線に囲まれた領域の拡大平面図である。 図８は、図６に示す支持部材の断面図である。 図９は、図８の次の工程を示す断面図である。 図１０は、図１に示す半導体装置の製造方法に使用される半導体ウエハの平面図である。 図１１は、図１０に示す破線に囲まれた領域の拡大平面図である。 図１２は、図１０に示す半導体ウエハの断面図である。 図１３は、図１２の次の工程を示す断面図である。 図１４は、図１３の次の工程を示す断面図である。 図１５は、図１４の次の工程を示す断面図である。 図１６は、図１５の次の工程を示す断面図である。 図１７は、図１６の次の工程を示す断面図である。 図１８は、図１７の次の工程を示す断面図である。 図１９は、図１８の次の工程を示す断面図である。 図２０は、図１９の次の工程を示す断面図である。 図２１は、この発明の第２実施形態に係る半導体装置の底面図である。 図２２は、図２１に示すXXII-XXII線に沿う断面図である。 図２３は、図２２の構成の部分拡大断面図である。 図２４は、図２１に示す半導体装置の製造方法の一例を示す工程図である。 図２５は、図２４に示す再配線構造形成工程の一例を示す工程図である。 図２６は、図２１に示す半導体装置の製造方法の一例を示す断面図である。 図２７は、図２６の次の工程を示す断面図である。 図２８は、図２７の次の工程を示す断面図である。 図２９は、図２８の次の工程を示す断面図である。 図３０は、図２９の次の工程を示す断面図である。 図３１は、この発明の第３実施形態に係る半導体装置の断面図である。 図３２は、この発明の第４実施形態に係る半導体装置の底面図である。 図３３は、図３２に示すXXXIII-XXXIII線に沿う断面図である。 図３４は、一変形例に係る半導体装置の断面図である。 図３５は、図３４に示す半導体装置の製造方法の一例を示す断面図である。 図３６は、図３５の次の工程を示す断面図である。 図３７は、他の変形例に係る半導体装置の断面図である。 図３８は、さらに他の変形例に係る半導体装置の断面図である。
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態に係る半導体装置１の斜視図である。図２は、図１に示す半導体装置１の底面図である。
半導体装置１は、半導体素子を含む基板２が封止樹脂３により封止された封止構造体４を含む。封止構造体４は、ほぼ直方体形状を有している。封止構造体４は、表面５と、裏面６と、表面５および裏面６を接続する４つの側面７とを含む。封止樹脂３は、基板２を封止するパッケージを兼ねている。
基板２は、この実施形態では、表面５の法線方向から見た平面視において、平面視ほぼ矩形状に形成されている。基板２は、後述するように、表面８と、当該表面８の反対側に位置する裏面９と、表面８と裏面９とを接続する４つの側面１０とを有している。
封止樹脂３は、基板２の裏面９を取り囲むように、基板２の表面８と側面１０とを被覆している。これにより、基板２の裏面９は、封止樹脂３から外部に露出する平面視ほぼ矩形状の露出面１１を形成している。この基板２の露出面１１と封止樹脂３とにより、封止構造体４の表面５が形成されている。一方、封止樹脂３により、封止構造体４の裏面６と側面７とが形成されている。
封止構造体４の表面５には、実装方向を示す指標１２が形成されている。より具体的には、指標１２は、基板２の露出面１１の角部に形成されている。この実施形態では、指標１２は、露出面１１に形成された標印である。指標１２は、露出面１１から封止構造体４の裏面６側に向かって窪んだ凹部であってもよい。
図２に示すように、封止構造体４の裏面６には、複数（この実施形態では４個）の外部端子１３が封止樹脂３から露出するように形成されている。複数の外部端子１３は、互いに間隔を空けて配置されており、それぞれほぼ矩形状に形成されている。複数の外部端子１３は、封止構造体４の側面７から内方に間隔を空けて配置されている。複数の外部端子１３は、たとえば、半田により、実装基板に設けられた配線に接続される。
図３は、図２に示すIII-III線に沿う断面図である。図４は、図３の構成の部分拡大断面図である。
基板２は、半導体チップ２０と、半導体チップ２０を支持する支持基板２１とを含む。半導体チップ２０は、たとえばほぼ直方体形状を有している。半導体チップ２０は、半導体素子が形成された表面２２と、当該表面２２の反対側に位置する裏面２３と、表面２２および裏面２３を接続する４つの側面２４とを有している。半導体チップ２０の表面２２が、基板２の表面８に対応している。以下では、半導体チップ２０の表面２２（基板２の表面８）を「素子形成面２２」という。半導体チップ２０の側面２４は、基板２の側面１０の一部を形成している。半導体チップ２０は、シリコンを含む。半導体チップ２０の素子形成面２２の面積は、たとえば０．２ｍｍ２以上１０ｍｍ２以下であってもよい。半導体チップ２０の厚さＴ１は、たとえば０．０１ｍｍ以上１ｍｍ以下（より具体的には、０．０５ｍｍ以上０．７７５ｍｍ以下）であってもよい。
半導体素子は、たとえば、半導体を用いて形成される様々な半導体素子を含む。半導体素子は、その一例として、トランジスタやダイオード等を含んでいてもよい。半導体素子は、ＳＳＩ（Small Scale Integration），ＬＳＩ（Large Scale Integration），ＭＳＩ（Medium Scale Integration），ＶＬＳＩ（Very Large Scale Integration）またはＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路の一部を形成していてもよい。また、半導体素子は、ＬＤＯ（Low Drop Out）等の電圧制御用素子の一部、またはＯＰアンプ等の増幅用素子の一部を形成していてもよい。
支持基板２１は、たとえばほぼ直方体形状を有している。支持基板２１は、半導体チップ２０の裏面２３に接合されて半導体チップ２０を支持する表面２５と、表面２５の反対側に位置する裏面２６と、表面２５と裏面２６とを接続する４つの側面２７とを有している。支持基板２１の裏面２６は、基板２の裏面９に対応している。すなわち、支持基板２１の裏面２６は、封止樹脂３から外部に露出する露出面１１を形成している。支持基板２１の側面２７は、基板２の側面１０の一部を形成している。
支持基板２１の露出面１１は、素子形成面２２の法線方向から見た平面視（以下、単に「平面視」という）において、半導体チップ２０の素子形成面２２の面積よりも大きい面積を有している。支持基板２１の露出面１１の面積は、たとえば０．２ｍｍ２以上１５ｍｍ２以下（より具体的には、０．２１ｍｍ２以上１０．９ｍｍ２以下）であってもよい。支持基板２１の厚さＴ２は、たとえば０．０１ｍｍ以上１ｍｍ以下（より具体的には、０．０５ｍｍ以上０．７７５ｍｍ以下）であってもよい。支持基板２１の厚さＴ２は、半導体チップ２０の厚さＴ１よりも大きくてもよいし、小さくてもよい。さらに、支持基板２１の厚さＴ２は、半導体チップ２０の厚さＴ１と略同一厚さでもよい。
支持基板２１は、半導体チップ２０と同種の半導体材料を含んでいてもよい。この実施形態では、支持基板２１が、不純物が添加されていないシリコンを含む不純物無添加シリコン基板である例について説明する。
なお、支持基板２１は、不純物無添加シリコン基板に代えて、半導体チップ２０の熱伝導率とほぼ等しい熱伝導率を有する基板、または、半導体チップ２０の熱伝導率よりも高い熱伝導率を有する基板であってもよい。半導体チップ２０の熱伝導率よりも高い熱伝導率を有する基板として、たとえば、アルミナ（酸化アルミニウム）基板、セラミック基板、アルミナセラミック基板、銅基板、アルミ基板等を挙げることができる。
また、支持基板２１は、不純物無添加シリコン基板に代えて、半導体チップ２０の抵抗率よりも高い抵抗率を有する基板であってもよい。半導体チップ２０の抵抗率よりも高い抵抗率を有する基板として、たとえば、アルミナ（酸化アルミニウム）基板、セラミック基板、アルミナセラミック基板、ガラス基板等を挙げることができる。
基板２は、半導体チップ２０と支持基板２１とを固定する金属膜２８をさらに含む。金属膜２８は、半導体チップ２０と支持基板２１との間に介在しており、半導体チップ２０を支持基板２１上で固定している。金属膜２８は、半田または金属接着剤を含んでいてもよい。
半田は、たとえば、錫、鉛、燐、銀、銅、ニッケル、ゲルマニウム、ビスマス、インジウム、亜鉛、アルミニウム、アンチモンおよびコバルトからなる群から選択される少なくとも２種以上を含む合金であってもよい。半田は、たとえば、錫と鉛とを含む合金、錫と燐とを含む合金、または、錫とアンチモンとを含む合金であってもよい。一方、金属接着剤は、たとえば、銀、金、白金または銅を含むペーストであってもよい。
図４に示すように、半導体チップ２０の素子形成面２２には、半導体素子に電気的に接続される配線膜２９が形成されている。配線膜２９は、たとえばアルミニウム膜であってもよい。この実施形態では、配線膜２９が素子形成面２２に接する最下層配線として形成された例を示している。たとえば、半導体チップ２０の素子形成面２２上に、多層配線構造が形成されている場合、配線膜２９は、当該多層配線構造の最表面から露出する最上層配線として形成されていてもよい。この場合、多層配線構造は、素子形成面２２上に形成された複数の絶縁層と、複数の絶縁層間に介在する複数の配線層と、絶縁層を挟んで上下に配置された配線層を電気的に接続するビア電極とを有していてもよい。
半導体チップ２０の素子形成面２２の全域を被覆するように、絶縁膜３０が形成されている。図４に示すように、絶縁膜３０は、パッシベーション膜３１と樹脂膜３２とを含む積層構造を有している。パッシベーション膜３１は、たとえば窒化膜であってもよい。樹脂膜３２は、たとえばポリイミド膜であってもよい。絶縁膜３０には、配線膜２９の一部を電極パッド３３として露出させるパッド開口３４が形成されている。素子形成面２２上には、配線膜２９に電気的に接続され、外部端子１３を形成する電極３５が形成されている。
より具体的には、電極３５は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域内に形成されている。電極３５は、第１電極層３６と、第２電極層３７とを含む積層構造を有している。図４に示すように、第１電極層３６は、パッド開口３４に埋設されている。第１電極層３６は、銅膜、金膜またはニッケル膜を含んでいてもよい。他方、第２電極層３７は、第１電極層３６に電気的に接続されるように、第１電極層３６上に形成されている。第２電極層３７は、たとえば銅膜を含むポスト電極として形成されていてもよい。
基板２（半導体チップ２０および支持基板２１）を被覆するように、封止樹脂３が形成されている。より具体的には、封止樹脂３は、半導体チップ２０の素子形成面２２（絶縁膜３０）の全域を被覆する第１部分３８と、半導体チップ２０の側面２４の全域を被覆し、支持基板２１の表面２５上に形成された第２部分３９と、支持基板２１の側面２７の全域を被覆する第３部分４０とを一体的に有している。
封止樹脂３の第１部分３８は、電極３５（第２電極層３７）を露出させるように、絶縁膜３０の全域を被覆している。封止樹脂３の第１部分３８は、電極３５（第２電極層３７）の表面が、封止構造体４の裏面６と面一になるように形成されている。これにより、第２電極層３７における封止樹脂３の第１部分３８から露出する部分が、外部端子１３として形成されている。
封止樹脂３の第１部分３８および第２部分３９により、封止構造体４の裏面６が平坦に形成されている。封止樹脂３の第２部分３９および第３部分４０により、封止構造体４の側面７が平坦に形成されている。封止樹脂３の第３部分４０および支持基板２１の露出面１１により、封止構造体４の表面５が平坦に形成されている。
半導体チップ２０の側面２４の法線方向に関する封止樹脂３の第２部分３９の厚さＴ３は、支持基板２１の側面２７の法線方向に関する封止樹脂３の第３部分４０の厚さＴ４よりも大きい。封止樹脂３の第２部分３９の厚さＴ３は、たとえば０．０１ｍｍ以上１ｍｍ以下（より具体的には、０．０５ｍｍ以上０．５ｍｍ以下）であってもよい。封止樹脂３の第３部分４０の厚さＴ４は、たとえば０．０１ｍｍ以上１ｍｍ以下（より具体的には、０．０５ｍｍ以上０．５ｍｍ以下）であってもよい。
この実施形態の構成によれば、基板２の裏面９は、封止樹脂３から外部に露出した露出面１１を形成している。そのため、基板２、とくに半導体素子で発生した熱を、基板２の裏面９から外部に放散させることができる。これにより、半導体装置１内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置１を提供できる。
より具体的には、基板２は、半導体チップ２０と、半導体チップ２０を支持する支持基板２１とを含む。半導体チップ２０で発生した熱を、支持基板２１の裏面２６（露出面１１）から、外部に放散させることができる。これにより、半導体装置１内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。
また、半導体チップ２０は、裏面２３側から支持基板２１により支持され、かつ、側面２４が封止樹脂３により被覆されているので、封止樹脂３から外部に露出していない。これにより、半導体チップ２０に対する外部からの影響を低減できるので、半導体チップ２０の電気的特性を良好に保つことができる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置１を提供できる。
また、露出面１１を形成する支持基板２１の裏面２６は、平面視において半導体チップ２０の素子形成面２２の面積よりも大きい面積を有している。これにより、基板２（半導体チップ２０）で発生した熱を効果的に外部に放散させることができる。その結果、半導体装置１内の温度上昇を効果的に抑制できるので、半導体装置１の信頼性をより一層向上できる。
また、支持基板２１は、半導体チップ２０と同種の半導体材料を含む。より具体的には、半導体チップ２０はシリコンを含み、支持基板２１は、不純物無添加シリコンを含む。これにより、半導体チップ２０および支持基板２１の熱膨張率をほぼ等しくできるので、温度変化によらずに、半導体チップ２０と支持基板２１との間の接合を安定に保持できる。したがって、熱サイクルに対する耐久性が高く、それに応じて信頼性の高い半導体装置１を提供できる。加えて、半導体チップ２０と支持基板２１との間の熱結合を安定に保持できるから、半導体チップ２０で発生した熱を、支持基板２１に良好に伝達させることができるので、半導体装置１の信頼性を向上できる。
さらに、この構成によれば、支持基板２１は、半導体チップ２０よりも高い抵抗率を有している。このような支持基板２１は、半導体チップ２０からの電流の流入を効果的に抑制できる。これにより、半導体チップ２０における不所望な電気的特性の変動を抑制し、併せて支持基板２１における熱の発生を抑制できる。しかも、不純物無添加シリコン基板は、熱伝導性が良好（たとえば半導体チップ２０と同程度）であるので、半導体チップ２０で発生した熱を、速やかに伝導させ、外部に露出した裏面２６（露出面１１）から効率的に放散する。それにより、半導体装置１の温度上昇を効果的に抑制でき、したがって、信頼性の高い半導体装置１を提供できる。
また、基板２は、半導体チップ２０と支持基板２１との間に介在する金属膜２８を含む。これにより、半導体チップ２０を支持基板２１上に金属膜２８としての半田または金属接着剤を介して良好に固定できる。これにより、支持基板２１から半導体チップ２０が剥離することを効果的に抑制できる。また、金属膜２８の熱伝導率は高いので、半導体チップ２０と支持基板２１との間の熱伝導は良好である。したがって、半導体チップ２０で発生した熱を支持基板２１に良好に伝達させることができる。
また、半導体チップ２０と支持基板２１との熱膨張率に差がある場合でも、それらの間の熱膨張／熱収縮の差を、金属膜２８の延性によって吸収することができる。したがって、半導体チップ２０と支持基板２１との間の接合は、熱サイクルに対する耐久性が高い。それに応じて、半導体チップ２０と支持基板２１との間の機械的な結合および熱的な結合を維持できるから、半導体装置１の信頼性を高めることができる。
また、電極３５（第２電極層３７）は、平面視において半導体チップ２０の側面２４に取り囲まれた領域内において外部端子１３を形成している。これにより、平面視において半導体チップ２０の側面２４に取り囲まれた領域内に、外部端子１３が位置するＦａｎ−ｉｎ型の半導体装置１を提供できる。
また、封止樹脂３は、半導体チップ２０の素子形成面２２（絶縁膜３０）の全域を被覆する第１部分３８、半導体チップ２０の側面２４の全域を被覆する第２部分３９、および支持基板２１の側面２７の全域を被覆する第３部分４０を有している。これにより、半導体チップ２０および支持基板２１を封止樹脂３により保護できるので、半導体装置１の信頼性を向上できる。また、封止樹脂３が基板２を封止するパッケージを兼ねているので、半導体装置１の小型化を実現できる。
図５は、図１に示す半導体装置１の製造方法の一例を示す工程図である。図６は、図１に示す半導体装置１の製造方法に使用される支持基板２１の平面図である。図７は、図６に示す破線に囲まれた領域Ｄ１の拡大平面図である。図８は、図６に示す支持部材の断面図である。図９は、図８の次の工程を示す断面図である。
半導体装置１を製造するには、まず、図６〜図８に示すように、支持基板５０が用意される（ステップＳ１：支持基板用意）。この際、半導体チップ２０と同種の半導体材料を含む支持基板２１が用意されてもよい。この実施形態では、支持基板５０として不純物が添加されていない半導体ウエハが用意される。以下、支持基板５０を「不純物無添加半導体ウエハ５０」という。不純物無添加半導体ウエハ５０の表面５１は、支持基板２１の表面２５に対応しており、不純物無添加半導体ウエハ５０の裏面５２は、支持基板２１の裏面２６（露出面１１）に対応している。
図７に示すように、不純物無添加半導体ウエハ５０の一表面には、後の工程において複数の半導体チップ２０がそれぞれ配置される複数のチップ配置領域５３が設定されている（図７の二点鎖線部参照）。チップ配置領域５３は、不純物無添加半導体ウエハ５０の表面５１の法線方向から見た平面視において、半導体チップ２０の素子形成面２２の面積よりも大きい面積に設定されている。複数のチップ配置領域５３は、この実施形態では、行方向および当該行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設定されている。隣り合うチップ配置領域５３の間には、境界領域５４が設定されている。境界領域５４は、ほぼ一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。
次に、図９に示すように、不純物無添加半導体ウエハ５０に境界領域５４（図７参照）に整合するトレンチ５５が形成される（ステップＳ２：トレンチ形成）。より具体的には、まず、たとえば熱酸化法により、不純物無添加半導体ウエハ５０の表面５１に熱酸化膜５６が形成される。次に、境界領域５４（図７参照）に整合する開口を有するレジストマスク（図示せず）が形成される。当該レジストマスクを介するエッチングにより、熱酸化膜５６の不要な部分が除去されて、境界領域５４（図７参照）に整合する開口５６ａが熱酸化膜５６に形成される。その後、レジストマスクは除去される。次に、熱酸化膜５６をマスクとするエッチング（たとえば、プラズマエッチング）により、不純物無添加半導体ウエハ５０の表面５１から所定の深さまで除去される。これにより、チップ配置領域５３を区画するトレンチ５５が形成される。その後、熱酸化膜５６が除去される。
図１０は、図１に示す半導体装置１の製造方法に使用される半導体ウエハ６０の平面図である。図１１は、図１０に示す破線に囲まれた領域Ｄ２の拡大平面図である。図１２は、図１０に示す半導体ウエハ６０の断面図である。図１３〜図２０は、図１２以降の工程を示す断面図である。
不純物無添加半導体ウエハ５０が用意される一方で、不純物無添加半導体ウエハ５０上に配置される半導体チップ２０が用意される。より具体的には、図１０〜図１２に示すように、まず、半導体ウエハ６０が用意される（ステップＳ３：半導体ウエハ用意）。半導体ウエハ６０の表面６１は、半導体チップ２０の素子形成面２２に対応しており、半導体ウエハ６０の裏面６２は、半導体チップ２０の裏面２３に対応している。
図１１に示すように、半導体ウエハ６０の表面６１には、複数の半導体チップ２０に対応する複数のチップ領域６３が設定されている。複数のチップ領域６３は、行方向および当該行方向に直交する列方向に沿って、互いに間隔を空けて行列状に設定されている。各チップ領域６３には、半導体素子が形成されている。隣り合うチップ領域６３の間には、切断線が通る境界領域６４が設定されている。境界領域６４は、ほぼ一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。
次に、半導体ウエハ６０の表面６１上に、半導体素子に電気的に接続される配線膜２９（図４参照）が形成される（ステップＳ４：配線膜形成）。より具体的には、たとえばスパッタにより、アルミニウム膜が素子形成面２２上に形成される。次に、たとえばフォトリソグラフィおよびエッチングにより、アルミニウム膜がパターニングされて、配線膜２９が形成される。
次に、図１３に示すように、絶縁膜３０が形成される（ステップＳ５：絶縁膜形成）。より具体的には、まず、配線膜２９（図４参照）を被覆するように、パッシベーション膜３１（図４参照）が形成される。次に、パッシベーション膜３１上に、たとえば感光性ポリイミド等の樹脂膜３２（図４参照）が塗布される。樹脂膜３２は、パッド開口３４に対応するパターンで露光された後、現像される。その後、必要に応じて、樹脂膜３２をキュアするための熱処理が行われる。次に、樹脂膜３２をマスクとして、パッシベーション膜３１の不要な部分がエッチングによって除去される。これにより、配線膜２９の一部を電極パッド３３として露出させるパッド開口３４を有する絶縁膜３０が形成される。
次に、各チップ領域６３に複数の電極３５がそれぞれ形成される（ステップＳ６：電極形成）。より具体的には、たとえばスパッタにより、第１電極層３６がパッド開口３４を埋め、絶縁膜３０を被覆するように形成される。第１電極層３６は、たとえばニッケル膜であってもよい。次に、エッチバックにより、絶縁膜３０上に形成された第１電極層３６の不要な部分が除去される。これにより、パッド開口３４に第１電極層３６が埋設される。
次に、第１電極層３６を露出させる開口を選択的に有するレジストマスク（図示せず）が絶縁膜３０上に形成される。次に、無電解めっきまたは電解めっきにより、開口内に銅膜が形成される。その後、レジストマスクが除去される。これにより、第１電極層と、第１電極層３６上に形成された第２電極層３７とを含む電極３５が形成される。
次に、半導体ウエハ６０の表面６１または裏面６２に、粘着面を有する支持テープ６５が貼着されて、半導体ウエハ６０が支持テープ６５に固定される。この実施形態では、半導体ウエハ６０の裏面６２に支持テープ６５が貼着された例を示している。
次に、図１４に示すように、半導体ウエハ６０が半導体チップ２０に個片化される（ステップＳ７：半導体チップに個片化）。より具体的には、半導体ウエハ６０が支持テープ６５に固定された状態で、各チップ領域６３間に設定された境界領域６４（図１１参照）に沿って、半導体ウエハ６０の表面６１から裏面６２に向けて半導体ウエハ６０が切断される。半導体ウエハ６０は、ダイシングブレードにより切断されてもよいし、エッチングによって切断されてもよい。これにより、半導体ウエハ６０が、複数の半導体チップ２０に個片化される。
次に、図１５に示すように、複数の半導体チップ２０が、不純物無添加半導体ウエハ５０の表面５１上に配置される（ステップＳ８：半導体チップを支持部材に固定）。より具体的には、不純物無添加半導体ウエハ５０のチップ配置領域５３（図７も併せて参照）上に、半田または金属接着剤を含む金属膜２８が形成される。次に、半導体チップ２０の裏面２３を不純物無添加半導体ウエハ５０のチップ配置領域５３に対向させた状態で、半導体チップ２０が金属膜２８上に配置される。その後、金属膜２８が加熱されて、半導体チップ２０が不純物無添加半導体ウエハ５０のチップ配置領域５３に固定される。
次に、図１６に示すように、複数の半導体チップ２０が不純物無添加半導体ウエハ５０に固定された状態で、たとえばエポキシ樹脂によるコーティングまたはモールドにより、複数の半導体チップ２０が封止樹脂３により一括して被覆される（ステップＳ９：封止構造形成）。この際、封止樹脂３は、トレンチ５５を埋め、半導体チップ２０の側面２４の全域および素子形成面２２の全域を被覆し、かつ不純物無添加半導体ウエハ５０の表面５１の全域を被覆するように形成される。その後、封止樹脂３が加熱されて、封止樹脂３が硬化される。これにより、複数の半導体チップ２０が封止樹脂３により一括して封止された封止構造６６が形成される。
次に、図１７に示すように、たとえばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、半導体チップ２０の素子形成面２２上を被覆する封止樹脂３が、電極３５（第２電極層３７）が露出するまで研削される（ステップＳ１０：封止樹脂研削）。これにより、第２電極層３７の表面が封止樹脂３から露出し、外部端子１３が形成される。
次に、図１８に示すように、粘着面を有する支持テープ６７が、封止構造６６の裏面（不純物無添加半導体ウエハ５０の裏面５２）に貼着されて、封止構造６６が支持テープ６７に固定される。次に、封止構造６６が支持テープ６７に固定された状態で、たとえばハーフカットダイシングにより、トレンチ５５に沿う切断溝６８が形成される（ステップＳ１１：切断溝形成）。ハーフカットダイシングでは、たとえばダイシングソーにより、封止構造６６の表面側から裏面側に向けて封止構造６６の一部がトレンチ５５の幅よりも狭い幅で研削される。これにより、半導体チップ２０の側面２４および不純物無添加半導体ウエハ５０の表面５１を横切って、トレンチ５５内に位置する底部を有する切断溝６８が形成される。なお、ハーフカットダイシングに代えて、エッチング（たとえば、ドライエッチング）により封止構造６６の一部を除去することにより、切断溝６８を形成してもよい。
次に、封止構造６６が支持テープ６７に固定された状態で、複数の半導体チップ２０に対して、電気テストが行われる（ステップＳ１２：電気テスト）。電気テストでは、封止樹脂３から露出する電極３５に、測定用のプローブ６９が押し当てられる。これにより、半導体チップ２０の電気的特性が検査される。その後、支持テープ６７が除去される。
次に、図１９に示すように、粘着面を有する支持テープ７０が、封止構造６６の表面に貼着されて、封止構造６６が支持テープ７０に固定される（ステップＳ１３：裏面研削、封止構造の個片化）。次に、たとえばＣＭＰ法により、不純物無添加半導体ウエハ５０の裏面５２が研削される。不純物無添加半導体ウエハ５０の裏面５２の研削は、切断溝６８が露出するまで行われる。これにより、図２０に示すように、切断溝６８（トレンチ５５）に沿って、封止構造６６が切断されて、半導体チップ２０が封止樹脂３により封止された封止構造体４に個片化される。以上の工程を経て、半導体装置１が製造される。
以上の方法によれば、半導体チップ２０は、ステップＳ８の工程において、その裏面２３が不純物無添加半導体ウエハ５０により支持され、かつ、ステップＳ９の工程において、素子形成面２２および側面２４が封止樹脂３により被覆されるので、封止樹脂３から外部に露出しない。これにより、半導体チップ２０に対する外部からの影響が低減されるので、半導体チップ２０の電気的特性を良好に保つことができる。一方、不純物無添加半導体ウエハ５０の裏面５２が封止樹脂３から外部に露出した状態で個片化工程が実行されるので、封止構造体４では、支持基板２１の裏面２６（不純物無添加半導体ウエハ５０の裏面５２）は、封止樹脂３から外部に露出する露出面１１となる。
これにより、半導体チップ２０で発生した熱を、支持基板２１の露出面１１から外部に放散させることによって、半導体装置１内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置１を製造できる。さらに、半導体チップ２０の素子形成面２２および側面２４、ならびに支持基板２１の側面２７を被覆する封止樹脂３がパッケージを兼ねることができるので、半導体装置１を小型化できる。さらに、半導体チップ２０の素子形成面２２の全域、半導体チップ２０の側面２４の全域、および支持基板２１の側面２７の全域が封止樹脂３により被覆された半導体装置１を製造できる。これにより、半導体チップ２０および支持基板２１を封止樹脂３によって良好に保護できる半導体装置１を提供できる。
また、この方法によれば、平面視において半導体チップ２０よりも大きい面積を有するチップ配置領域５３が設定された不純物無添加半導体ウエハ５０が用意される（図７参照）。これにより、ステップＳ８における半導体チップ２０を配置する工程の際に、当該半導体チップ２０の位置ずれによって生じる不都合を抑制できる。その結果、歩留りを向上できると共に、半導体装置１の信頼性を向上できる。
また、この方法によれば、チップ配置領域５３を区画するトレンチ５５に沿って、封止構造６６が切断される。これにより、ステップＳ１３の個片化工程後の封止構造体４（すなわち半導体装置１）では、平面視において半導体チップ２０の素子形成面２２の面積よりも大きい面積を有する露出面１１を有する支持基板２１が形成される（図２０参照）。したがって、半導体チップ２０で発生した熱を効果的に外部に放散させることができる半導体装置１を提供できる。
また、この方法によれば、半導体チップ２０と同種の半導体材料を含む不純物無添加半導体ウエハ５０が用意される。これにより、不純物無添加半導体ウエハ５０の熱膨張率が半導体チップ２０とほぼ同等になる。したがって、温度変化によらずに、半導体チップ２０と不純物無添加半導体ウエハ５０との間の接合を安定に保持できる。その結果、熱サイクルに対する耐久性が高く、それにより信頼性を向上した半導体装置１を製造できる。加えて、半導体チップ２０と不純物無添加半導体ウエハ５０との間の熱結合を安定に保持できるから、半導体チップ２０で発生した熱を、不純物無添加半導体ウエハ５０に良好に伝達させることができる。これによっても、信頼性の高い半導体装置１を提供できる。
さらに、この方法によれば、半導体チップ２０よりも高い抵抗率を有する不純物無添加半導体ウエハ５０が用意される。このような不純物無添加半導体ウエハ５０により得られる支持基板２１は、半導体チップ２０からの電流の流入を効果的に抑制できる。これにより、半導体チップ２０における不所望な電気的特性の変動を抑制し、併せて支持基板２１における熱の発生を抑制できる。しかも、支持基板２１は、熱伝導性が良好（たとえば半導体チップ２０と同程度）であるので、半導体チップ２０で発生した熱を、速やかに伝導させ、外部に露出した裏面２６（露出面１１）から効率的に放散する。それにより、半導体装置１の温度上昇を効果的に抑制でき、したがって、信頼性の高い半導体装置１を提供できる。さらに、この方法によれば、比較的に入手容易なシリコンを不純物無添加半導体ウエハ５０として用いるので、製造コストを削減できる。
また、この方法によれば、半導体チップ２０が、金属膜２８としての半田または金属接着剤により、不純物無添加半導体ウエハ５０に良好に固定される。これにより、不純物無添加半導体ウエハ５０から半導体チップ２０が剥離することを効果的に抑制できるので、ステップＳ８の半導体チップ２０の配置工程後における半導体チップ２０の位置ずれを効果的に抑制できる。その結果、歩留りを効果的に向上できると共に、半導体装置１の信頼性をより一層向上できる。
また、金属膜２８の熱伝導率は高いので、半導体チップ２０と不純物無添加半導体ウエハ５０との間の熱伝導は良好である。したがって、半導体チップ２０で発生した熱を不純物無添加半導体ウエハ５０に良好に伝達させることができる。また、半導体チップ２０と不純物無添加半導体ウエハ５０との熱膨張率に差がある場合でも、それらの間の熱膨張／熱収縮の差を、金属膜２８の延性によって吸収することができる。したがって、半導体チップ２０と不純物無添加半導体ウエハ５０との間の接合は、熱サイクルに対する耐久性が高い。それに応じて、半導体チップ２０と不純物無添加半導体ウエハ５０との間の機械的な結合および熱的な結合を維持できるから、信頼性を高めた半導体装置１を製造できる。
また、この方法によれば、ステップＳ１０の封止樹脂研削工程が、外部端子１３を形成する工程を兼ねている。これにより、平面視において半導体チップ２０の側面２４に取り囲まれた領域内に外部端子１３が位置するＦａｎ−ｉｎ型の半導体装置を製造できる。
＜第２実施形態＞
図２１は、この発明の第２実施形態に係る半導体装置８１の底面図である。図２２は、図２１に示すXXII-XXII線に沿う断面図である。図２３は、図２３の構成の部分拡大断面図である。図２１〜図２３において、前述の図１〜図２０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置８１は、封止構造体４の裏面６上に形成された再配線構造８２をさらに有している。この実施形態では、基板２を封止する封止樹脂３と、再配線構造８２とがパッケージを兼ねている。
再配線構造８２は、電極３５に電気的に接続され、封止樹脂３の第１部分３８上に形成された再配線８３と、再配線８３を被覆するように、封止樹脂３の第１部分３８上に形成された裏面側絶縁膜８４と、ポスト電極８５を介して再配線８３に電気的に接続された外部端子８６とを含む。
再配線８３は、素子形成面２２の法線方向から見た平面視（以下、単に「平面視」という）において、封止樹脂３の第１部分３８上を延び、半導体チップ２０の側面２４を横切って、封止樹脂３の第２部分３９に至るように形成されている。図２３に示すように、再配線８３は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域内に位置する一端部８７と、平面視において、半導体チップ２０の側面２４に取り囲まれた領域外において、封止樹脂３の第２部分３９上に位置する他端部８８とを有している。再配線８３の一端部８７は、電極３５に電気的に接続されている。一方、再配線８３の他端部８８は、封止樹脂３の第２部分３９を挟んで、支持基板２１の表面２５と対向している。この実施形態では、再配線８３の他端部８８が、平面視において半導体チップ２０の側面２４と支持基板２１の側面２７との間の領域に位置している例を示している。再配線８３の他端部８８は、平面視において支持基板２１の側面２７をさらに横切るように形成されていてもよい。再配線８３は、たとえば銅配線であってもよい。
裏面側絶縁膜８４は、再配線８３を被覆するように、封止構造体４の裏面６上、すなわち封止樹脂３の第１部分３８上および第２部分３９上に形成されている。裏面側絶縁膜８４は、封止構造体４の裏面６に整合するほぼ四角形状に形成されている。裏面側絶縁膜８４は、たとえば窒化膜等の絶縁膜であってもよいし、ポリイミド等の樹脂膜であってもよい。裏面側絶縁膜８４には、再配線８３の他端部８８の一部を電極パッド８９として露出させるパッド開口９０が形成されている。パッド開口９０には、ポスト電極８５が埋設されている。
ポスト電極８５は、ＵＢＭ膜（アンダーバンプメタル膜）９１と、ＵＢＭ膜９１上に形成された電極膜９２とを含む積層構造を有している。ＵＢＭ膜９１は、表面および裏面が、パッド開口９０の内面に沿って形成されている。ＵＢＭ膜９１は、パッド開口９０内において再配線８３（電極パッド８９）に電気的に接続されている。ＵＢＭ膜９１は、たとえば、チタン膜、銅膜、またはチタン膜と銅膜とがこの順で積層された積層膜を含んでいてもよい。電極膜９２は、ＵＢＭ膜９１がパッド開口９０に入り込んで形成された凹状の空間に埋設されている。電極膜９２は、ＵＢＭ膜９１を介して再配線８３（電極パッド８９）に電気的に接続されている。電極膜９２は、たとえば、銅膜、金膜、またはアルミニウム膜を含んでいてもよい。この実施形態では、電極膜９２は、銅膜である。ポスト電極８５に電気的に接続されるように、複数（この実施形態では１０個）の外部端子８６が、裏面側絶縁膜８４上に形成されている。
図２１に示すように、複数の外部端子８６は、互いに間隔を空けて配置されており、それぞれほぼ矩形状に形成されている。複数の外部端子８６は、封止構造体４の側面７に沿って形成されている。複数の外部端子８６は、封止構造体４の側面７から内方に間隔を空けて形成されている。複数の外部端子８６は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域外に少なくとも一部が位置していることが好ましい。図２３に示すように、この実施形態では、複数の外部端子８６は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域外に位置する外側領域９３を有している。外部端子８６の外側領域９３は、封止樹脂３の第２部分３９を挟んで、支持基板２１の表面２５と対向している。外部端子８６の外側領域９３は、さらに、平面視において、支持基板２１の側面２７により取り囲まれた領域外に少なくとも一部が位置していてもよい。外部端子８６は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域外に、その全部が位置していてもよい。外部端子８６は、たとえば、ニッケル膜と、ニッケル膜上に形成されたパラジウム膜と、パラジウム膜上に形成された金膜とを有する積層膜であってもよい。
この実施形態の構成によっても、前述の半導体装置１と同様の効果を奏することができる。加えて、この実施形態の構成によれば、基板２の側面１０を被覆するように封止樹脂３が形成されている。より具体的には、半導体チップ２０の側面２４を被覆するように封止樹脂３の第２部分３９が形成されている。これにより、平面視において半導体チップ２０外の封止樹脂３の第２部分３９上の領域を、再配線８３を形成するための領域として利用できる。したがって、再配線８３に電気的に接続される外部端子８６が形成される領域が、半導体チップ２０（基板２）の素子形成面２２の直上領域に制限されない。これにより、半導体チップ２０（基板２）の素子形成面２２よりも外側の領域に多数の外部端子８６が形成されたＦａｎ−Ｏｕｔ型の半導体装置８１を提供できる。
図２４は、図２１に示す半導体装置８１の製造方法の一例を示す工程図である。図２５は、図２４に示す再配線構造８２の形成工程の一例を示す工程図である。図２６〜図３０は、図２１に示す半導体装置８１の製造方法の一例を示す断面図である。
半導体装置８１の製造方法が、前述の半導体装置１の製造方法と異なる点は、図２４および図２５に示すように、ステップＳ１０の封止樹脂研削工程の後、ステップＳ１１の切断溝形成工程に先立って、ステップＳ１０１の再配線構造８２を形成する工程を含む点である。その他の工程は、前述の半導体装置１の製造方法と同一であるので、この実施形態では主要な工程についてのみ説明する。
半導体装置８１を製造するには、まず、図２６に示すように、ステップＳ１０の封止樹脂研削工程を経て、封止樹脂３から露出する電極３５が形成された封止構造６６が用意される。
次に、図２７に示すように、再配線８３が形成される（ステップＳ１０２：再配線形成）。より具体的には、まず、たとえばスパッタにより、封止構造６６の表面上に銅膜が形成される。次に、たとえばフォトリソグラフィおよびエッチングにより、銅膜がパターニングされて、電極３５に電気的に接続される再配線８３が形成される。
次に、たとえばＣＶＤ法により、封止構造６６の表面に窒化膜が積層されて裏面側絶縁膜８４が形成される（ステップＳ１０３：裏面側絶縁膜形成）。次に、裏面側絶縁膜８４上に電極パッド８９（図２３参照）を形成すべき領域に選択的に開口を有するレジストマスク（図示せず）が形成される（ステップＳ１０４：パッド開口形成）。このレジストマスクを介するエッチングにより、裏面側絶縁膜８４に、再配線８３の一部を電極パッド８９として露出させるパッド開口９０（図２３参照）が形成される。パッド開口９０が形成された後、レジストマスクは除去される。
次に、たとえば電解めっきまたは無電解めっきによりＵＢＭ膜９１および電極膜９２が、パッド開口９０内に順に成膜される（ステップＳ１０５：ポスト電極形成）。これにより、再配線８３に電気的に接続されるポスト電極８５が形成される。
次に、図２８に示すように、たとえば無電解めっきまたは電解めっきにより、裏面側絶縁膜８４上に、ニッケル膜と、パラジウム膜と、金膜とが順に成膜される（ステップＳ１０６：外部端子形成）。次に、たとえばフォトリソグラフィおよびエッチングにより、ニッケル膜、パラジウム膜、および金膜を含む積層膜がパターニングされる。これにより、外部端子８６が形成される。
次に、裏面側絶縁膜８４を被覆するように、たとえば感光性ポリイミド９４が塗布される（ステップＳ１０７：切断溝形成）。感光性ポリイミド９４は、封止構造６６の表面の法線方向から見た平面視において、トレンチ５５に沿う溝９５が形成されるように、露光された後、現像される。感光性ポリイミド９４に形成された溝９５は、封止構造６６の表面の法線方向から見た平面視において、トレンチ５５の開口幅よりも狭い開口幅を有しており、当該トレンチ５５の内側の領域に位置している。その後、必要に応じて、感光性ポリイミド９４をキュアするための熱処理が行われる。次に、感光性ポリイミド９４をマスクとするエッチングにより、裏面側絶縁膜８４の不要な部分が除去される。これにより、感光性ポリイミド９４に形成された溝９５に整合する切断溝９６が裏面側絶縁膜８４に形成されると同時に、再配線構造８２が形成される。その後、感光性ポリイミド９４が除去される。
次に、図２９に示すように、支持テープ６７が、封止構造６６の裏面（不純物無添加半導体ウエハ５０の裏面５２）に貼着されて、封止構造６６が支持テープ６７に固定される（ステップＳ１１：切断溝形成）。次に、封止構造６６が支持テープ６７に固定された状態で、たとえばハーフカットダイシングにより、トレンチ５５に沿い、切断溝９６に連通する切断溝６８が形成される。
次に、封止構造６６が支持テープ６７に固定された状態で、複数の半導体チップ２０に対して、電気テストが行われる（ステップＳ１２：電気テスト）。電気テストでは、測定用のプローブ６９が、外部端子８６に押し当てられる。これにより、半導体チップ２０の電気的特性が検査される。その後、支持テープ６７が除去される。
次に、図３０に示すように、粘着面を有する支持テープ７０が、封止構造６６の表面に貼着されて、封止構造６６が支持テープ７０に固定される（ステップＳ１３：封止構造の個片化）。次に、たとえばＣＭＰ法により、不純物無添加半導体ウエハ５０の裏面５２が研削される。不純物無添加半導体ウエハ５０の裏面５２は、切断溝６８が露出するまで研削される。これにより、切断溝９６および切断溝６８に沿って、封止構造６６が切断されて、半導体チップ２０が封止樹脂３により封止された封止構造体４に個片化される。以上の工程を経て、封止構造体４と、再配線構造８２とを含む半導体装置８１が製造される。
＜第３実施形態＞
図３１は、この発明の第３実施形態に係る半導体装置１０１の断面図である。図３１において、前述の図１〜図３０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置１０１は、再配線構造８２が、裏面側絶縁膜８４に形成されたパッド開口９０において、再配線８３に直接接続された外部端子８６を含む点で、前述の半導体装置８１と異なる。つまり、半導体装置１０１では、ポスト電極８５が形成されていない。半導体装置１０１のその他の構成は、前述の半導体装置８１と同様である。
以上の構成によっても、前述の半導体装置８１と同様の効果を奏することができる。
＜第４実施形態＞
図３２は、この発明の第４実施形態に係る半導体装置１０２の底面図である。図３３は、図３２に示すXXXIII-XXXIII線に沿う断面図である。図３２および図３３において、前述の図１〜図３０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置１０２は、再配線構造８２が、外部端子８６に代えて、外部端子としての複数（この実施形態では１１個）の半田ボール１０３を含む点で、前述の半導体装置８１と異なる。複数の半田ボール１０３は、それぞれポスト電極８５に電気的に接続されるように、封止樹脂３の第１部分３８上（封止構造体４の裏面６上）に形成されている。
複数の半田ボール１０３は、互いに間隔を空けて配置されており、それぞれほぼ半球形状に形成されている。複数の半田ボール１０３は、封止構造体４の側面７から内方に間隔を空けて形成されている。より具体的には、複数の半田ボール１０３は、封止構造体４の側面７に沿って形成された複数の側面側半田ボール１０４と、側面側半田ボール１０４よりも内側の領域に形成された１つの内側半田ボール１０５とを含む。複数の半田ボール１０３は、複数の内側半田ボール１０５を含んでいてもよいし、内側半田ボール１０５を含んでいなくてもよい。
複数の側面側半田ボール１０４は、平面視において、半導体チップ２０の側面２４に取り囲まれた領域外に少なくとも一部が位置していることが好ましい。図３３に示すように、この実施形態では、平面視において半導体チップ２０の側面２４に取り囲まれた領域外に、複数の側面側半田ボール１０４が位置している例を示している。複数の側面側半田ボール１０４は、封止樹脂３の第２部分３９を挟んで、支持基板２１の表面２５と対向している。複数の側面側半田ボール１０４は、さらに、平面視において、支持基板２１の側面２７により取り囲まれた領域外に少なくとも一部が位置していてもよい。
複数の半田ボール１０３は、それぞれ、たとえば、錫、鉛、燐、銀、銅、ニッケル、ゲルマニウム、ビスマス、インジウム、亜鉛、アルミニウム、アンチモンおよびコバルトからなる群から選択される少なくとも２種以上を含む合金であってもよい。複数の半田ボール１０３は、たとえば、錫、銀、および銅を含むＳｎＡｇＣｕ合金であってもよい。
このような半導体装置１０２は、前述のステップＳ１０６の外部端子８６（図２５参照）を形成する工程に代えて、半田ボール１０３を形成する工程を実行することにより形成できる。半田ボール１０３を形成する工程は、たとえば、ポスト電極８５に電気的に接続されるように、複数の半田ボール１０３を一括して封止構造６６上に印刷する工程であってもよい。
以上の構成によっても、前述の半導体装置８１と同様の効果を奏することができる。
以上、この発明の複数の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、基板２が、半導体チップ２０および支持基板２１を含む例について説明したが、図３４に示すように、基板２が半導体チップ２０である半導体装置１１１が形成されてもよい。半導体チップ２０は、素子形成面２２と、当該素子形成面２２の反対側に位置する裏面２３と、素子形成面２２および裏面２３を接続する４つの側面２４とを有している。半導体チップ２０の素子形成面２２および側面２４は封止樹脂により被覆されている。半導体チップ２０の裏面２３が、封止樹脂３から外部に露出する露出面１１として形成されている。
この場合、たとえば、図３５に示すように、ステップＳ１３の裏面研削工程（図５および図２４も併せて参照）において、半導体チップ２０の裏面２３が露出するように、不純物無添加半導体ウエハ５０の全部および金属膜２８の全部を除去すればよい。これにより、図３６に示すように、基板２が半導体チップ２０である半導体装置１１１が製造される。この場合、ステップＳ１１の切断溝形成工程（図５および図２４も併せて参照）において、トレンチ５５内に底部を有する切断溝６８が形成される必要はない。たとえば、ステップＳ１１の切断溝形成工程（図５および図２４も併せて参照）において、半導体チップ２０の素子形成面２２とトレンチ５５の底部との間の深さに位置する底部を有する切断溝６８が形成されてもよい。
図３４に示す構成によれば、半導体チップ２０の裏面２３が、封止樹脂３から外部に露出する露出面１１を形成しているので、半導体チップ２０で発生した熱を外部に放散させることができる。これにより、半導体装置１１１内の温度上昇を抑制できるので、温度上昇に伴う半導体素子の電気的特性の変動を抑制できる。その結果、優れた放熱性を有し、それに応じて信頼性に優れた半導体装置１１１を提供できる。また、半導体チップ２０の素子形成面２２および側面２４を被覆する封止樹脂３がパッケージを兼ねることができるので、半導体装置１１１の小型化を実現できる。図３４では、半導体装置１１１が、前述の第１実施形態に係る半導体装置１の変形例として示されているが、むろん、他の実施形態に係る半導体装置８１，１０１，１０２にも同様の構成を採用できる。
また、前述の各実施形態では、封止樹脂３により１つの基板２（１つの半導体チップ２０および１つの支持基板２１）が封止された半導体装置１，８１，１０１，１０２の例について説明したが、図３７に示すように、複数（２つ以上）の基板２が封止樹脂３により封止された半導体装置１１２が形成されてもよい。さらに、図３８に示すように、複数（２つ以上）の支持基板２１を１つの支持基板２１に共通化することにより、共通化された１つの支持基板２１上に、複数（２つ以上）の半導体チップ２０が配置された半導体装置１１３が形成されてもよい。図３７および図３８では、前述の第２実施形態に係る半導体装置８１の変形例として、半導体装置１１２，１１３を示しているが、むろん、他の実施形態に係る半導体装置１，１０１，１０２にも同様の構成を採用できる。
前述の各実施形態では、ステップＳ１１の切断溝形成工程後に、ステップＳ１２の電気テストが実行される例について説明したが、これらの順番を入れ替えてもよい（図５および図２４も併せて参照）。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 基板
３ 封止樹脂
４ 封止構造体
８ 基板の表面
９ 基板の裏面
１０ 基板の側面
１１ 露出面
１３ 外部端子
２０ 半導体チップ
２１ 支持基板
２２ 半導体チップの表面（素子形成面）
２３ 半導体チップの裏面
２４ 半導体チップの側面
２８ 金属膜
３５ 電極
５０ 不純物無添加半導体ウエハ（支持基板）
５１ 不純物無添加半導体ウエハの表面
５２ 不純物無添加半導体ウエハの裏面
５３ チップ配置領域
５５ トレンチ
６６ 封止構造
６８ 切断溝
８１ 半導体装置
８３ 再配線
８６ 外部端子
９６ 切断溝
１０１ 半導体装置
１０２ 半導体装置
１１１ 半導体装置
１１２ 半導体装置
１１３ 半導体装置

Claims (25)

  1. 一方側の第１主面、研削面からなる他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側面を有する支持基板と、
    一方側の第１チップ主面、前記支持基板の前記第１主面に接合された他方側の第２チップ主面、ならびに、前記第１チップ主面および前記第２チップ主面を接続するチップ側面を有する半導体チップと、
    前記半導体チップの前記第１チップ主面の上に形成された電極と、
    前記支持基板の前記第２主面および前記電極を露出させるように前記支持基板および前記半導体チップを被覆する樹脂であって、前記支持基板の前記側面を被覆し、前記第２主面との間で一つの研削面を形成する側面被覆部を有する樹脂と、を含む、半導体装置。
  2. 前記電極は、電極面を有し、
    前記樹脂は、前記半導体チップの前記第１チップ主面を被覆し、前記電極の前記電極面との間で一つの平坦面を形成する主面被覆部を有している、請求項１に記載の半導体装置。
  3. 前記電極の前記電極面は、研削面からなり、
    前記樹脂の前記主面被覆部は、前記電極の前記電極面との間で一つの研削面を形成している、請求項２に記載の半導体装置。
  4. 前記第２主面は、前記第１チップ主面の面積よりも大きい面積を有している、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記電極は、前記第１チップ主面の法線方向から見た平面視において、前記第１チップ主面の周縁に取り囲まれた領域内で外部端子を形成している、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記電極に電気的に接続され、前記第１チップ主面の法線方向から見た平面視において、前記第１チップ主面外の領域に引き出された再配線をさらに含む、請求項１〜４のいずれか一項に記載の半導体装置。
  7. 前記再配線は、前記電極に接続された一端部、および、前記平面視において前記支持基板の前記側面および前記半導体チップの前記チップ側面の間の領域に位置する他端部を含む、請求項６に記載の半導体装置。
  8. 前記再配線は、前記電極に接続された一端部、および、前記平面視において前記支持基板外の領域に位置する他端部を含む、請求項６に記載の半導体装置。
  9. 前記再配線に電気的に接続された外部端子をさらに含む、請求項６〜８のいずれか一項に記載の半導体装置。
  10. 前記外部端子の少なくとも一部が、前記平面視において前記半導体チップ外の領域に位置している、請求項９に記載の半導体装置。
  11. 前記樹脂の上において前記再配線を被覆する絶縁膜をさらに含み、
    前記外部端子は、前記絶縁膜の上に形成されている、請求項９または１０に記載の半導体装置。
  12. 前記支持基板は、前記半導体チップと同種の半導体材料を含む、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記半導体チップは、シリコンを含み、
    前記支持基板は、不純物無添加シリコンを含む、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記支持基板の前記第１主面および前記半導体チップの前記第２チップ主面の間に介在し、前記半導体チップを前記支持基板に接合する金属膜をさらに含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記金属膜は、半田または金属接着剤を含む、請求項１４に記載の半導体装置。
  16. 半導体素子が形成された素子形成面を有し、当該素子形成面上に電極が形成された複数の半導体チップを用意する工程と、
    前記半導体チップがそれぞれ配置される複数のチップ配置領域が設定された支持基板を用意する工程と、
    前記支持基板の表面に設定された前記チップ配置領域を区画するように、前記支持基板の表面側にトレンチを形成する工程と、
    前記支持基板上の前記複数のチップ配置領域に、複数の前記半導体チップをそれぞれ配置する工程と、
    前記トレンチを埋め、かつ前記複数の半導体チップを被覆するように、前記支持基板を樹脂で被覆することにより、前記複数の半導体チップが前記樹脂により封止された封止構造を形成する封止構造形成工程と、
    前記半導体チップに形成された前記電極を、前記封止構造から露出させる電極露出工程と、
    前記トレンチに沿って、前記封止構造を切断することにより、前記半導体チップが前記樹脂によりそれぞれ封止された複数の半導体装置に個片化する個片化工程とを含む、半導体装置の製造方法。
  17. 前記支持基板を用意する工程において、前記支持基板の表面の法線方向から見た平面視において、前記半導体チップの面積よりも大きい面積を有する前記チップ配置領域が設定される、請求項１６に記載の半導体装置の製造方法。
  18. 前記支持基板を用意する工程において、前記半導体チップと同種の半導体材料を含む前記支持基板が用意される、請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記支持基板を用意する工程において、不純物無添加シリコン基板が前記支持基板として用意される、請求項１８に記載の半導体装置の製造方法。
  20. 前記半導体チップを配置する工程は、前記半導体チップの前記素子形成面とは反対側の裏面と、前記支持基板の表面とを金属膜で接合することにより、前記半導体チップを、前記支持基板の前記チップ配置領域に固定する工程を含む、請求項１６〜１９のいずれか一項に記載の半導体装置の製造方法。
  21. 前記金属膜は、半田または金属接着剤を含む、請求項２０に記載の半導体装置の製造方法。
  22. 前記電極露出工程は、前記素子形成面の法線方向から見た平面視において、前記電極を、前記半導体チップの側面に取り囲まれた領域内に位置する外部端子として形成する工程を兼ねている、請求項１６〜２１のいずれか一項に記載の半導体装置の製造方法。
  23. 前記電極露出工程の後、前記個片化工程に先立って、前記電極と電気的に接続され、前記素子形成面の法線方向から見た平面視において、前記半導体チップの側面を横切り、前記半導体チップの側面に取り囲まれた領域外に至る再配線を形成する工程と、
    前記平面視において、前記半導体チップの側面に取り囲まれた領域外に、少なくとも一部が位置する外部端子を形成する工程とを含む、請求項１６〜２１のいずれか一項に記載の半導体装置の製造方法。
  24. 前記個片化工程は、
    前記トレンチに沿って、前記封止構造の一部を前記トレンチの幅よりも狭い幅で前記素子形成面側から掘り下げることにより、前記トレンチ内に底部を有する切断溝を前記封止構造に形成する工程と、
    前記切断溝が露出するまで、前記支持基板の前記表面とは反対側の裏面を研削する工程とを含む、請求項１６〜２３のいずれか一項に記載の半導体装置の製造方法。
  25. 前記個片化工程は、
    前記トレンチに沿って、前記封止構造の一部を前記トレンチの幅よりも狭い幅で前記素子形成面側から掘り下げることにより、前記半導体チップの前記素子形成面と前記トレンチの底部との間の深さに位置する底部を有する切断溝を前記封止構造に形成する工程と、
    前記切断溝が露出し、かつ前記支持基板の全部が除去されるまで、前記支持基板の前記表面とは反対側の裏面を研削する工程とを含む、請求項１６〜２３のいずれか一項に記載の半導体装置の製造方法。
JP2015008613A 2015-01-20 2015-01-20 半導体装置およびその製造方法 Active JP6511695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015008613A JP6511695B2 (ja) 2015-01-20 2015-01-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015008613A JP6511695B2 (ja) 2015-01-20 2015-01-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016134516A JP2016134516A (ja) 2016-07-25
JP6511695B2 true JP6511695B2 (ja) 2019-05-15

Family

ID=56464596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015008613A Active JP6511695B2 (ja) 2015-01-20 2015-01-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6511695B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123799A1 (ja) 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP7201296B2 (ja) * 2018-02-06 2023-01-10 ローム株式会社 半導体装置およびその製造方法
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
JP7179526B2 (ja) * 2018-08-10 2022-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP7314886B2 (ja) * 2020-09-01 2023-07-26 株式会社デンソー 素子パッケージおよび半導体装置
KR102570496B1 (ko) * 2021-04-27 2023-08-24 주식회사 네패스 반도체 패키지 제조방법
WO2024029279A1 (ja) * 2022-08-03 2024-02-08 株式会社村田製作所 樹脂モールド部品及び高周波モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317832A (ja) * 2004-04-30 2005-11-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
JP2014086598A (ja) * 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物

Also Published As

Publication number Publication date
JP2016134516A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6511695B2 (ja) 半導体装置およびその製造方法
TWI528504B (zh) 晶圓層次堆疊晶粒封裝
CN103635996B (zh) 无焊内建层封装的翘曲减小
US7619315B2 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US12009281B2 (en) Package structure and method of manufacturing the same
US9305859B2 (en) Integrated circuit die with low thermal resistance
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
JP2012069585A (ja) 半導体装置およびその製造方法
JP2006245226A (ja) 半導体装置及びその製造方法
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN106971997A (zh) 半导体结构及其制造方法
JP6300301B2 (ja) 半導体装置および半導体装置の製造方法
US9425170B2 (en) Stacked chips electrically connected by a plurality of juncture portions
US8901754B2 (en) Semiconductor device and manufacturing method thereof
JP6662602B2 (ja) 半導体装置の製造方法および半導体装置
JP3189799B2 (ja) 半導体装置の製造方法
JP6336298B2 (ja) 半導体装置
US7906838B2 (en) Electronic component package and method of manufacturing same
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
JP4696152B2 (ja) 半導体装置の製造方法および半導体装置
US11552054B2 (en) Package structure and method of manufacturing the same
US9082738B2 (en) Semiconductor package with improved thermal properties
JP2007180445A (ja) 回路装置およびその製造方法
US20070052094A1 (en) Semiconductor wafer level chip package and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6511695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250