TWI528504B - 晶圓層次堆疊晶粒封裝 - Google Patents

晶圓層次堆疊晶粒封裝 Download PDF

Info

Publication number
TWI528504B
TWI528504B TW100100511A TW100100511A TWI528504B TW I528504 B TWI528504 B TW I528504B TW 100100511 A TW100100511 A TW 100100511A TW 100100511 A TW100100511 A TW 100100511A TW I528504 B TWI528504 B TW I528504B
Authority
TW
Taiwan
Prior art keywords
discrete component
die
semiconductor substrate
coupled
substrate
Prior art date
Application number
TW100100511A
Other languages
English (en)
Other versions
TW201135878A (en
Inventor
丹 金澤
劉永
史蒂芬 馬丁
Original Assignee
菲爾卻德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 菲爾卻德半導體公司 filed Critical 菲爾卻德半導體公司
Publication of TW201135878A publication Critical patent/TW201135878A/zh
Application granted granted Critical
Publication of TWI528504B publication Critical patent/TWI528504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

晶圓層次堆疊晶粒封裝
諸如蜂巢式電話、個人資料助理、數位相機、膝上型電腦等電子器件通常包括裝配至互連基板上之若干已封裝的半導體積體電路(IC)晶片及表面黏著組件。存在將更多功能性及特徵併入至電子器件中，同時減小電子器件之大小之持續市場需求。此又對互連基板之設計、大小及裝配提出增加之需求。隨著裝配的組件數目增加，基板面積及成本增加，同時對較小形狀因數之需求增加。
本文件論述一種IC封裝，其包括安裝有IC晶粒之單片電路，其中模製化合物安置於IC晶粒上方以形成IC封裝。該單片電路可包括製造於半導體基板中的彼此鄰近之第一及第二離散組件。IC晶粒可安裝至半導體基板之被動側且藉由複數個穿基板通孔耦合至第一及第二離散組件。IC封裝可包括位於半導體基板之主動側上的複數個接合墊，用於將IC封裝安裝至互連基板。
此概述意欲提供本專利申請案之標的物的概述。其不意欲提供本發明之排他性或詳盡解釋。包括詳細描述以提供關於本專利申請案之更多資訊。
圖式未必按比例繪製，在圖式中，相同數字可在不同視圖中描述類似組件。具有不同字母後綴之相同數字可表示類似組件之不同例項。圖式作為實例而非限制來大體上說明本文件中論述的各種實施例。
本發明之發明人已認識到，可藉由在半導體基板(例如，矽晶圓)中製造至少一離散組件且在半導體基板上安裝IC晶粒來產生緊湊的IC封裝。可接著用電絕緣材料(例如，模製化合物)覆蓋IC晶粒並切開IC晶粒以形成IC封裝。在一實例中，IC封裝可包括複數個接觸區以用於以覆晶方式安裝至互連基板(例如，印刷電路板)。
在一實例中，將IC封裝內之IC晶粒以覆晶方式安裝至半導體基板的被動側且電耦合至離散組件。半導體基板可包括複數個穿基板通孔，該等穿基板通孔可將IC晶粒電耦合至離散組件且電耦合至半導體基板之主動側上的該複數個接觸區。
圖1大體上說明IC封裝100之實例的橫截面圖。IC封裝100可包括製造至半導體基板106中之第一離散組件102及第二離散組件104。換言之，第一離散組件102及第二離散組件104連同半導體基板106形成單片積體電路。在一實例中，半導體基板106可包括矽晶圓。在其他實例中，半導體基板106可包括鍺、砷化鎵、碳化矽或分層半導體基板(例如，絕緣體上矽)。在一些實例中，半導體基板106可經摻雜，如熟習此項技術者已知。如本文中提及，半導體基板106包括主動側108及被動側110。半導體基板106之主動側108可包括半導體基板106之表面，在該表面中製造有第一離散組件102及第二離散組件104。半導體基板106之被動側110與主動側108對置。
在一實例中，第一離散組件102及第二離散組件104在半導體基板106內彼此鄰近。在一實例中，半導體基板106可包括隔離間隙112，該隔離間隙112安置於第一離散組件102與第二離散組件104之間以用於電隔離第一離散組件102與第二離散組件104。在一實例中，藉由在半導體基板106中蝕刻出凹槽且在凹槽中沈積電絕緣材料來形成隔離間隙112。在一實例中，電絕緣材料可包括模製化合物，例如環氧樹脂、聚矽氧、聚醯亞胺或此等材料中之一或多者之組合。在一實例中，隔離間隙112之寬度可係基於第一離散組件102及第二離散組件104處存在之電壓。值得注意的是，當較高電壓可存在於第一離散組件102或第二離散組件104處時，隔離間隙112應較寬以提供增大之電絕緣。
在一實例中，IC封裝100亦可包括複數個穿基板通孔122，該複數個穿基板通孔122與導電層116及124組合地將半導體基板106之主動側108上的第一離散組件102及第二離散組件104電耦合至半導體基板106之被動側110上的元件。換言之，該複數個穿基板通孔122(例如，當半導體基板106為矽時，為穿矽通孔(TSV))穿過半導體基板106提供主動側108與被動側110之間的電耦合。藉由穿過半導體基板106蝕刻出孔隙且在該孔隙內沈積導電材料來形成該複數個穿基板通孔122中之每一者。在一些實例中，導電材料可包括鎢。
在某些實例中，IC封裝100可包括IC晶粒114，該IC晶粒114安裝在半導體基板106上且電耦合至第一離散組件102及第二離散組件104。IC晶粒114以及第一離散組件102及第二離散組件104形成用於IC封裝100之電路。在一實例中，IC晶粒114安裝在半導體基板106之被動側110上。IC晶粒114藉由該複數個穿基板通孔122電耦合至第一離散組件102及第二離散組件104。
在一實例中，第一經圖案化導電層116可安置在半導體基板106之被動側108上。第一經圖案化導電層116提供IC晶粒114至該複數個穿基板通孔122之電耦合。第一經圖案化導電層亦可提供IC晶粒114上之不同觸點之間的耦合。在一實例中，第一經圖案化導電層製造於半導體基板106之被動側110上，使得經圖案化導電層116之一部分安置在IC晶粒114與半導體基板106之間。第一經圖案化導電層116可包括複數個跡線以用於將IC晶粒114電耦合至該複數個穿基板通孔122。在一實例中，第一經圖案化導電層116亦可包括複數個導電區(例如，接合墊)以用於將IC晶粒114安裝且電耦合至經圖案化導電層116。在一實例中，IC晶粒114可以覆晶方式安裝至經圖案化導電層116。在一實例中，IC晶粒114可使用焊球118之球狀柵格陣列來在電學上及在實體上將IC晶粒114耦合至第一經圖案化導電層116。
IC晶粒114可使用該複數個穿基板通孔中的至少一者電耦合至第一離散組件102及第二離散組件104。舉例而言，IC晶粒114可耦合至第一經圖案化導電層116，該經圖案化導電層116耦合至穿基板通孔122。穿基板通孔122可接著耦合至第一離散組件102及第二離散組件104。在一實例中，第二經圖案化導電層124製造於半導體基板106之主動側108上以用於將複數個穿基板通孔122耦合至第一離散組件102及第二離散組件104。
在一實例中，IC封裝100可包括複數個導電區以用於將IC封裝100實體安裝且電耦合至互連基板(例如，印刷電路板)。在一實例中，該複數個導電區可為第二經圖案化導電層124之外部暴露部分。在一實例中，第二經圖案化導電層124將IC晶粒114電耦合至該複數個導電區中的至少一者以實現外部電連接。雖然IC晶粒114展示為耦合至半導體基板106之被動側110，但在其他實例中，IC晶粒114可耦合至半導體基板106之主動側108，且用於將IC封裝100耦合至互連基板之複數個導電區安置在半導體基板106之被動側110上。在一實例中，用於IC晶粒114之輸入/輸出接腳藉由該複數個穿基板通孔122中的一者(或多者)耦合至接觸區124。
在一實例中，電絕緣材料120安置於IC晶粒114及半導體基板106之被動側110的至少一部分上方。電絕緣材料120使IC晶粒114電絕緣以免受外部影響。在一實例中，電絕緣材料120可包括模製化合物，例如環氧樹脂、聚矽氧、聚醯亞胺或此等材料中之一或多者的組合。在一實例中，電絕緣材料120經安置以使得IC晶粒114背側(底部)表面被暴露以實現較佳的熱耗散。
在一實例中，第一離散組件102及第二離散組件104可包括電晶體，且IC晶粒114可包括用於該等電晶體之控制器。詳言之，第一離散組件及第二離散組件可包括高側及低側金屬氧化物半導體場效電晶體(MOSFET)，該等金屬氧化物半導體場效電晶體連同IC晶粒114一起形成功率轉換器。在特定實例中，功率轉換器可包括降壓轉換器。
圖2大體上說明來自圖1之IC封裝100之實例的仰視橫截面圖。圖2說明半導體基板106之主動側108，其展示第二經圖案化導電層124及複數個穿基板通孔122。在一實例中，第二經圖案化導電層124之第一源極區202可耦合至高側MOSFET之源極。另外，在一實例中，第二源極區204耦合至低側MOSFET之源極。
在一實例中，高側及低側MOSFET之汲極耦合至穿基板通孔122以用於耦合至半導體基板106之被動側110。在一實例中，高側MOSFET之汲極耦合至穿基板通孔122之第一群組(大體上在區206處展示)，且低側MOSFET之汲極耦合至穿基板通孔122之第二群組(大體上在區208處展示)。在一實例中，第二經圖案化導電層124將高側源極電耦合至低側汲極。因此，低側電晶體之汲極電耦合至第一源極區202。在一實例中，第一源極區202及第二源極區204可包括大表面區域。半導體基板106之主動側108上的耦合至高側及低側MOSFET的源極之大表面區域可歸因於可用於外部接合墊置放之大熱耗散區域(例如，該複數個導電區)而提供良好熱效能。另外，在一實例中，將複數個導電區置放在半導體基板106之主動側108上將高側及低側MOSFET定位於複數個導電區附近以有效地自高側及低側MOSFET移除熱量。
如圖2所示，使用複數個穿基板通孔122(說明為正方形)來將IC晶粒114耦合至IC封裝100之外部接合墊。另外，圖2說明隔離間隙112。隔離間隙112可包括跨越半導體基板106在高側MOSFET與低側MOSFET之間延伸的凹槽。圖2亦說明耦合至高側MOSFET之閘極的高側閘極區210。亦展示低側閘極區212，且其耦合至低側MOSFET之閘極。
圖3說明IC封裝100之被動側110的實例之大體俯視橫截面圖。圖3說明半導體基板106之被動側110上的第一經圖案化導電層116。如圖所示，穿基板通孔122之第一群組206耦合至第一經圖案化導電層116之第一汲極區302以用於高側汲極。第一汲極區302又耦合至控制器114(虛線展示控制器114在被動側110上之位置)。類似地，穿基板通孔122之第二群組304耦合至用於低側汲極及高側源極的第二汲極區304。IC晶粒114在區306處耦合至高側MOSFET之閘極，且在區308處耦合至低側MOSFET之閘極。IC晶粒114可藉由閘極區306及308來控制高側MOSFET及低側MOSFET。
圖4至圖11說明用於製作晶圓層次堆疊晶粒IC封裝(諸如IC封裝100)之方法。在圖4中，將第一離散半導體102及第二離散半導體104製造於單個半導體晶圓(例如基板106)中。在一實例中，製造可包括掩蔽及蝕刻半導體晶圓以及沈積適當材料以在半導體晶圓中形成第一離散半導體及第二離散半導體的多個步驟。接著藉由蝕刻及沈積金屬(例如鎢)以形成穿基板通孔122來修整主動側108。接下來，將第二經圖案化導電層124添加至主動側108。在圖5處，將半導體晶圓安裝至在IC封裝構造期間用於支撐的膜載體502。在圖6處，薄化半導體晶圓之被動側110，以使穿基板通孔122暴露。在一實例中，使半導體晶圓薄化至約25微米。在圖7處，將第一經圖案化導電層116添加至半導體基板106之被動側110。添加第一經圖案化導電層116可包括為汲極區302、304以及用於耦合至穿基板通孔122的各區添加厚的具有圖案的銅金屬化。在圖8處，在半導體基板106之被動側中，在第一離散組件102與第二離散組件104之間，電漿蝕刻出半導體基板106中用於隔離間隙112之凹槽802。在圖9處，用電絕緣材料填充凹槽802，以形成隔離間隙112。在一些實例中，電絕緣材料可包括高強度環氧樹脂或高強度玻璃。在圖10處，將IC晶粒114以覆晶方式安裝至半導體基板106。在圖11處，將電絕緣材料安置在IC晶粒114周圍以及半導體基板106之被動側110上。圖4至圖10中所說明的過程在單個晶圓上的多個位置中完成，且接著鋸開該晶圓以產生個別IC封裝100。
額外附註
上文的詳細描述包括對附圖的參考，附圖形成詳細描述之一部分。圖式以說明方式展示可實踐本發明之具體實施例。此等實施例在本文亦稱為「實例」。此等實例可包括除所展示及描述的元件之外的元件。然而，本發明人亦預期僅提供所展示及描述之元件的實例。
本文件中所提到之所有公開案、專利及專利文件均以全文引用之方式併入本文中，就像以引用的方式個別地併入本文中一樣。若本文件與以引用方式併入的文件之間出現不一致的用法，則應將所併入參考中的用法視為本文件的用法之補充；對於不能調和的不一致處，以本文件中的用法為主。
如在專利文件中常見，在本文件中，使用術語「一」來包括一或一個以上，獨立於「至少一」或「一或多個」的任何其他例項或用法。在本文件中，使用術語「或」來指代非排他性或，使得「A或B」包括「A但非B」、「B但非A」以及「A及B」，除非另有指示。在所附申請專利範圍中，使用術語「包括」及「其中」作為各別術語「包含」及「其中」的易懂等效術語。另外，在所附申請專利範圍中，術語「包括」及「包含」係開端術語，亦即包括申請專利範圍中除此術語之後列出的元件之外的元件之系統、器件、物品或過程仍被認為屬於該申請專利範圍之範疇內。此外，在以下申請專利範圍中，僅將術語「第一」、「第二」及「第三」等用作標籤，且並不意欲對其對象外加數字要求。
另外，在本文件中，當稱第一元件(諸如材料或IC晶粒)「在」第二元件「上」(例如安裝在第二元件上)時，第一元件可直接在第二元件上，或亦可存在介入元件。在本文件中，當稱第一元件(諸如層、區或基板)「耦合至」第二元件時，第一元件可直接耦合至第二元件，或可存在一或多個介入元件。相反，當稱第一元件「直接在」另一元件「上」或「直接耦合至」另一元件時，不存在介入元件。
本文所描述之方法實例可至少部分地由機器或電腦實施。一些實例可包括編碼有指令的電腦可讀媒體或機器可讀媒體，該等指令可操作以組態電子器件使其執行如上述實例中所描述的方法。此等方法之實施可包括程式碼，諸如微碼、組合語言碼、較高階語言碼等。此程式碼可包括用於執行各種方法之電腦可讀指令。該程式碼可形成電腦程式產品之若干部分。另外，該程式碼可在執行期間或在其他時間有形地儲存在一或多個揮發性或非揮發性電腦可讀媒體上。此等電腦可讀媒體可包括(但不限於)硬碟、可移除式磁碟、可移除式光碟(例如，緊密光碟及數位視訊光碟)、磁帶、記憶卡或記憶棒、隨機存取記憶體(RAM)、唯讀記憶體(ROM)等。
上述描述意欲為說明性的而非限制性的。舉例而言，上述實例(或其一或多個態樣)可彼此組合而使用。舉例而言，一般熟習此項技術者在審閱以上描述後可使用其他實施例。提供摘要以遵守37 C.F.R. §1.72(b)，以允許讀者快速地確定技術揭示內容的本質。應理解，提出摘要並非為了將其用於解釋或限制申請專利範圍的範疇或意義。此外，在以上實施方式中，可將各種特徵分組在一起以將揭示內容連成一整體。此不應被解釋為希望未主張的所揭示特徵對任一技術方案係不可或缺的。實情為，本發明之標的物可在於少於特定所揭示實施例的所有特徵之特徵。因此，以下申請專利範圍特此併入實施方式中，其中每一技術方案獨立地作為一單獨實施例。應參考所附申請專利範圍以及此申請專利範圍有權具有的等效物的完整範疇來判定本發明之範疇。
100．．．IC封裝
102．．．第一離散組件
104．．．第二離散組件
106．．．半導體基板
108．．．主動側
110．．．被動側
112．．．隔離間隙
114．．．IC晶粒
116．．．導電層
118．．．焊球
120．．．電絕緣材料
122．．．穿基板通孔
124．．．導電層
202．．．第一源極區
204．．．第二源極區
206．．．區/穿基板通孔之第一群組
208．．．區
210．．．高側閘極區
212．．．低側閘極區
302．．．第一汲極區
304．．．第二汲極區
306．．．閘極區
308．．．閘極區
502．．．膜載體
圖1大體上說明晶圓層次堆疊晶粒IC封裝之實例的橫截面圖。
圖2大體上說明圖1之晶圓層次堆疊晶粒IC封裝的仰視橫截面圖。
圖3大體上說明圖1之晶圓層次堆疊晶粒IC封裝之實例的俯視橫截面圖。
圖4說明製造於單個半導體晶圓中的第一及第二離散半導體之實例。
圖5說明安裝至用於在IC封裝建構期間的支撐之膜載體的圖4之半導體晶圓之實例。
圖6說明經薄化以暴露穿基板通孔之圖5的半導體晶圓之實例。
圖7說明添加至圖6的半導體晶圓之經圖案化導電層之實例。
圖8說明在圖7之半導體晶圓中蝕刻出的凹槽之實例。
圖9說明用電絕緣材料填充以形成隔離間隙之圖8的凹槽之實例。
圖10說明安裝至圖9的半導體晶圓之IC晶粒覆晶之實例。
圖11說明圍繞圖10之IC晶粒及半導體晶圓而安置的電絕緣材料之實例。
100．．．IC封裝
102．．．第一離散組件
104．．．第二離散組件
106．．．半導體基板
108．．．主動側
110．．．被動側
112．．．隔離間隙
114．．．IC晶粒
116．．．導電層
118．．．焊球
120．．．電絕緣材料
122．．．穿基板通孔
124．．．導電層

Claims (19)

  1. 一種積體電路(IC)封裝，其包含：一半導體基板；一第一離散組件，其製造於該半導體基板中；一第二離散組件，其製造於該半導體基板中，其中該第一離散組件鄰近於該第二離散組件；及一積體電路(IC)晶粒，其安裝於該半導體基板上且耦合至該第一離散組件及該第二離散組件，其中該半導體基板包括一包括該第一離散組件及該第二離散組件之主動側及一與該主動側對置之被動側，及其中該IC晶粒安裝至該半導體基板之該被動側。
  2. 如請求項1之IC封裝，其中該半導體基板包括一矽晶圓。
  3. 如請求項1及2中任一項之IC封裝，其中該IC封裝包括複數個穿基板通孔，其中一第一穿基板通孔耦合至該第一離散組件，且一第二穿基板通孔耦合至該第二離散組件；及一經圖案化導電層，其位於該半導體基板之該被動側上，該經圖案化導電層耦合至該第一穿基板通孔及該第二穿基板通孔，其中該IC晶粒藉由該經圖案化導電層耦合至該第一穿基板通孔及該第二穿基板通孔。
  4. 如請求項3之IC封裝，其包含位於該半導體基板之該主動側上的用於耦合至一外部互連基板的複數個導電區，其中至少一穿基板通孔將該IC晶粒耦合至至少一導電 區。
  5. 如請求項3之IC封裝，其中該第一離散組件包括一第一電晶體，該第二離散組件包括一第二電晶體，且該IC晶粒包括用於控制該第一電晶體及該第二電晶體之操作，使得該IC封裝作為一功率轉換器而操作的一控制器。
  6. 如請求項5之IC封裝，其中該第一電晶體包括一高側金屬氧化物半導體場效電晶體(MOSFET)，且該第二電晶體包括一低側MOSFET，其中至少一穿基板通孔將該高側MOSFET之一源極耦合至該低側MOSFET之一汲極。
  7. 如請求項1之IC封裝，其包含位於該半導體基板中在該第一離散組件與該第二離散組件之間的一隔離間隙。
  8. 如請求項7之IC封裝，其中該隔離間隙包括蝕刻於該半導體基板中之一凹槽，一絕緣物沈積於該凹槽中。
  9. 如請求項1之IC封裝，其中該IC晶粒以覆晶方式安裝至該半導體基板。
  10. 如請求項1之IC封裝，其包含安置於該IC晶粒及該半導體基板之該被動側的至少一部分上之一電絕緣材料。
  11. 一種製作一積體電路(IC)封裝之方法，其包含：在一半導體基板中製造第一離散組件及第二離散組件，其中該第一離散組件鄰近於該第二離散組件；將一積體電路(IC)晶粒安裝於該半導體基板之一第一側上，其中該IC晶粒耦合至該第一離散組件及該第二離散組件；及使一電絕緣材料固化於該IC晶粒及該半導體基板之該 第一側的至少一部分上，其中該製造該第一離散組件及該第二離散組件包括在該半導體基板之一第二側上製造該第一離散組件及該第二離散組件。
  12. 如請求項11之方法，其包含：在該半導體基板中製造複數個穿基板通孔，其中一第一穿基板通孔耦合至該第一離散組件，一第二穿基板通孔耦合至該第二離散組件，且一第三基板通孔耦合至該IC晶粒。
  13. 如請求項12之方法，其包含：在該半導體基板之該第一側上沈積一經圖案化導電層，該經圖案化導電層耦合至該複數個穿基板通孔中的至少一者；其中該安裝該IC晶粒包括將該IC晶粒耦合至該經圖案化導電層。
  14. 如請求項13之方法，其中該沈積該經圖案化導電層包括將耦合至該第一離散組件的該第一穿基板通孔耦合至該IC晶粒及將耦合至該第二離散組件的該第二穿基板通孔耦合至該IC晶粒。
  15. 如請求項14之方法，其包括：在該半導體基板之該第二側上形成用於耦合至一外部電路的複數個導電區。
  16. 如請求項11至15中任一項之方法，其包含：在該半導體基板中在該第一離散組件與該第二離散組 件之間蝕刻出一凹槽；及在該凹槽中沈積一絕緣材料。
  17. 如請求項11至15中任一項之方法，其中該安裝包括將該IC晶粒以覆晶方式安裝至該半導體基板。
  18. 一種功率轉換器系統，其包含：一矽晶圓，其具有一主動側及一被動側；一高側電晶體，其製造於該矽晶圓之該主動側中；一低側電晶體，其製造於該矽晶圓之該主動側中，該低側電晶體鄰近於該高側電晶體；一隔離間隙，其形成於該矽晶圓中在該高側電晶體與該低側電晶體之間；複數個穿矽通孔，其中一第一穿矽通孔耦合至該高側電晶體之一汲極，且一第二穿矽通孔耦合至該低側電晶體之一汲極；一經圖案化導電層，其沈積於該矽晶圓之該被動側上；一積體電路(IC)晶粒，其安裝至該矽晶圓之該被動側且耦合至該經圖案化導電層，該IC晶粒包括用於該高側電晶體及該低側電晶體之一控制器，其中該第一離散組件及該第二離散組件藉由將該第一穿矽通孔及該第二穿矽通孔耦合至該IC晶粒之該經圖案化導電層而耦合至該IC晶粒；一電絕緣材料，其安置於該IC晶粒及該矽晶圓之該被動側的至少一部分上；及 複數個接合墊，其位於該矽晶圓之該主動側上用於耦合至一印刷電路板，至少一接合墊耦合至該高側電晶體，至少一接合墊耦合至該低側電晶體，且至少一接合墊耦合至耦合至該IC晶粒之一穿矽通孔。
  19. 如請求項18之功率轉換器系統，其中該複數個接合墊經組態以用於以覆晶方式安裝至一印刷電路板。
TW100100511A 2010-01-06 2011-01-06 晶圓層次堆疊晶粒封裝 TWI528504B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/683,058 US8115260B2 (en) 2010-01-06 2010-01-06 Wafer level stack die package

Publications (2)

Publication Number Publication Date
TW201135878A TW201135878A (en) 2011-10-16
TWI528504B true TWI528504B (zh) 2016-04-01

Family

ID=44224210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100511A TWI528504B (zh) 2010-01-06 2011-01-06 晶圓層次堆疊晶粒封裝

Country Status (5)

Country Link
US (2) US8115260B2 (zh)
KR (1) KR101834389B1 (zh)
CN (1) CN102157474B (zh)
DE (1) DE102011008457A1 (zh)
TW (1) TWI528504B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115260B2 (en) 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
US8384430B2 (en) * 2010-08-16 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. RC delay detectors with high sensitivity for through substrate vias
JP5988192B2 (ja) * 2011-12-06 2016-09-07 不二越機械工業株式会社 ワーク貼着方法およびワーク貼着装置
US9460972B2 (en) * 2012-01-09 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection
TWI538125B (zh) * 2012-03-27 2016-06-11 南茂科技股份有限公司 半導體封裝結構的製作方法
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9698143B2 (en) * 2012-09-07 2017-07-04 Fairchild Semiconductor Corporation Wireless module with active devices
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
CN103441124B (zh) * 2013-08-27 2016-01-06 矽力杰半导体技术(杭州)有限公司 电压调节器的叠层封装方法及相应的叠层封装装置
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
JP2016058655A (ja) * 2014-09-11 2016-04-21 株式会社ジェイデバイス 半導体装置の製造方法
US10535634B2 (en) 2015-07-22 2020-01-14 Intel Corporation Multi-layer package
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法
US10312194B2 (en) * 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10840216B2 (en) * 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
WO2023090809A1 (ko) * 2021-11-18 2023-05-25 엘지이노텍 주식회사 Sip 모듈

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US6682955B2 (en) 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP2004158595A (ja) * 2002-11-06 2004-06-03 Sanyo Electric Co Ltd 回路装置、回路モジュールおよび回路装置の製造方法
CN1723601A (zh) * 2002-12-10 2006-01-18 皇家飞利浦电子股份有限公司 集成的半桥功率电路
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
KR100906065B1 (ko) * 2007-07-12 2009-07-03 주식회사 동부하이텍 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
KR100909562B1 (ko) * 2007-12-21 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US8030743B2 (en) 2008-01-07 2011-10-04 Fairchild Semiconductor Corporation Semiconductor package with an embedded printed circuit board and stacked die
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US20090278241A1 (en) 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8314499B2 (en) 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
CN101510549B (zh) * 2009-03-31 2010-12-01 电子科技大学 一种半导体横向器件
US8866258B2 (en) * 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
US8362555B2 (en) * 2009-11-24 2013-01-29 Intersil Americas Inc. Voltage converter and systems including same
US8115260B2 (en) 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package

Also Published As

Publication number Publication date
CN102157474B (zh) 2015-10-21
CN102157474A (zh) 2011-08-17
US8211747B2 (en) 2012-07-03
US20120088331A1 (en) 2012-04-12
TW201135878A (en) 2011-10-16
US8115260B2 (en) 2012-02-14
US20110163391A1 (en) 2011-07-07
DE102011008457A1 (de) 2011-07-28
KR20110081097A (ko) 2011-07-13
KR101834389B1 (ko) 2018-03-05

Similar Documents

Publication Publication Date Title
TWI528504B (zh) 晶圓層次堆疊晶粒封裝
US11037819B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
US8526186B2 (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
CN102446863B (zh) 半导体封装件及其制造方法
US9343432B2 (en) Semiconductor chip stack having improved encapsulation
US7750459B2 (en) Integrated module for data processing system
US9780079B2 (en) Semiconductor die assembly and methods of forming thermal paths
KR101828063B1 (ko) 반도체 장치 및 그 형성방법
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
JP2012142572A (ja) 半導体パッケージ及びその製造方法
JP6511695B2 (ja) 半導体装置およびその製造方法
JP2012501077A (ja) チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。
US20230245923A1 (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
KR20150092675A (ko) 반도체 소자의 제조 방법
JP2012015225A (ja) 半導体装置
US9455243B1 (en) Silicon interposer and fabrication method thereof
US11049796B2 (en) Manufacturing method of packaging device
CN116207062A (zh) 半导体器件的封装结构及其封装方法
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
US12040304B2 (en) Semiconductor package and method of fabricating the same
US20230099787A1 (en) Semiconductor package and method of fabricating the same