JP2021158336A - パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上 - Google Patents

パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上 Download PDF

Info

Publication number
JP2021158336A
JP2021158336A JP2020194702A JP2020194702A JP2021158336A JP 2021158336 A JP2021158336 A JP 2021158336A JP 2020194702 A JP2020194702 A JP 2020194702A JP 2020194702 A JP2020194702 A JP 2020194702A JP 2021158336 A JP2021158336 A JP 2021158336A
Authority
JP
Japan
Prior art keywords
die
dielectric layer
rdl
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020194702A
Other languages
English (en)
Inventor
ワグナー トーマス
Thomas Wagner
ワグナー トーマス
プロシュヴィッツ ジャン
Proschwitz Jan
プロシュヴィッツ ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2021158336A publication Critical patent/JP2021158336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】拡張された再配分層（ＲＤＬ）構造により取り囲まれるアクティブダイ領域を用いたウェハレベルパッケージングアーキテクチャを提供する。【解決手段】電子パッケージ１００は、第１の誘電体層内１０３にある導電層１３０と、導電性及び第１の誘電体層の上方にある第２の誘電体層１０２とを有する再分配層（ＲＤＬ）１２０を備える。ＲＤＬは、第１の誘電体層の底面から第２の誘電体層の最上部表面へと垂直に延在する第１の厚さＴ４を有する拡張されたＲＤＬ部分１２１を有する。電子パッケージは、ＲＤＬ上にあるダイ１１０を備える。ダイは、側壁面と、上面と、上面とは反対側にある底面と、ダイの底面上にあるアクティブ領域１１１とを有する。第１の厚さは、第１の誘電体層の底面からダイの底面へと垂直に延在するＲＤＬの第２の厚さＴ３よりも厚い。拡張された部分は、側壁面の上方及び周囲にある。【選択図】図１Ａ

Description

本開示の実施形態は、半導体デバイス、より具体的には、拡張された再配分層（ＲＤＬ）構造により取り囲まれるアクティブダイ領域を用いたウェハレベルパッケージングアーキテクチャに関する。
フォームファクタの小型化に対する要求及び高性能を目的とした向上したレベルの集積は、半導体産業における洗練されたパッケージングアプローチを推進する。１つのそのようなアプローチは、ウェハレベルパッケージングアーキテクチャを用いてスモールフォームファクタの小型化及び高性能を可能にすることである。そのようなアーキテクチャは、通常、ウェハ上のターゲットダイをダイシングするダイシング処理に依存する。例えば、そのようなダイシングプロセスは、既存の産業で利用可能な最も小さいパッケージのうちの１つと考えられるウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）をダイシングするために実施されてきた。しかしながら、そのようなウェハレベルパッケージングアーキテクチャはこれら独自の集積化の課題も有する。
１つの課題は、ウェハレベルパッケージが機械による組立工程及び後続の配線工程（ＢＥＯＬ）での利用に極めて影響を受けやすいという問題があるということである。この課題は、主に、ウェハレベルパッケージが保護されていない又は露出した表面及び領域を有するということに起因する。特に、そのようなウェハレベルパッケージは、ＢＥＯＬアクティブエリアから保護されていないシリコンを有し、かつ、アセンブリの歩留まりロス、及び、湿度及び／又は熱−機械応力などの信頼性問題に対する影響を過度に受けやすい露出したアクティブダイ領域（例えば、底面及び／又は側壁の周辺領域）を有する。
別の課題は、ウェハレベルパッケージには、ダイシング処理の間に一般的に生成される露出したアクティブシリコン領域においてマイクロクラックが生じるという問題があるということである。しかしながら、多くの場合、製造及び組立工程の間に、そのようなマイクロクラックが検出されることはない。マイクロクラックの伝搬を減らすために、ウェハレベルパッケージ内にクラック止め構造を実装することが提案されている。同様に、深刻なマイクロクラックを発生させるリスクを低下させるために、ブレードダイシング処理の前のレーザプレカット処理など、特別なダイシング処理も提案されている。
フリップ−チップチップスケールパッケージ（ＦＣＣＳＰ）などの他のウェハレベルパッケージング技術では、アンダーフィル及び／又はモールド材料で重要なアクティブエリアを覆うために後続の組立工程を実施している。しかしながら、追加の処理及び材料が必要とされるので、ＦＣＣＳＰではまた、組立時間の長期化、製造費用の高額化、ロバスト性の向上及び基板エリアの拡大などのこれら独自の集積化の課題を抱えている。他の課題は、特に、ＦＣＣＳＰには、オンボードアセンブリ中の熱−機械応力、及び、マイクロクラックの伝搬を強制するフィールド内の温度／湿度の問題という問題がある。
したがって、ウェハレベルパッケージング構造及び処理は、そのようなマイクロクラックの伝搬を大幅に減らすこともなければ回避することもなく、最終的に、エンドデバイスの機能障害をもたらす。したがって、既存のパッケージング技術では、ウェハレベルパッケージによりもたらされる利点を打ち消すことになり、望ましい解決手段ではない。
実施形態に係るダイと、再分配層（ＲＤＬ）と、拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電性コンタクトを有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電性ピラーを有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電性コンタクト及び導電性ピラーを有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るパッケージ基板と、ＲＤＬと、パッケージ基板に電気的に結合される導電性ピラーを有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図の一部を拡大した図である。
実施形態に係るダイと、ＲＤＬと、導電性リングを有する拡張されたＲＤＬ部分とを備える電子パッケージの平面図である。
実施形態に係るダイと、ＲＤＬと、複数の導電性ピラーを有する拡張されたＲＤＬ部分とを備える電子パッケージの平面図である。
実施形態に係るダイと、ＲＤＬと、拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電配線を有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、拡張されたＲＤＬ部分と、導電性シールドとを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電配線を有する拡張されたＲＤＬ部分と、導電性シールドとを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電配線を有する拡張されたＲＤＬ部分とを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、拡張されたＲＤＬ部分と、導電性シールドとを備える電子パッケージの断面図である。
実施形態に係るダイと、ＲＤＬと、導電配線を有する拡張されたＲＤＬ部分と、導電性シールドとを備える電子パッケージの断面図である。
いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクトを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。
いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は１つ又は複数の導電性ピラーを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は１つ又は複数の導電性ピラーを有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。
いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は導電性ピラーを有する拡張されたＲＤＬ部分と、パッケージ基板とを有する電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は導電性ピラーを有する拡張されたＲＤＬ部分と、パッケージ基板とを有する電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は導電性ピラーを有する拡張されたＲＤＬ部分と、パッケージ基板とを有する電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電性コンタクト及び／又は導電性ピラーを有する拡張されたＲＤＬ部分と、パッケージ基板とを有する電子パッケージを実装する一連の処理の一部を示す断面図である。
いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電配線を有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電配線を有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電配線を有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。 いくつかの実施形態に係るダイと、ＲＤＬと、１つ又は複数の導電配線を有する拡張されたＲＤＬ部分とを有する１つ又は複数の電子パッケージを実装する一連の処理の一部を示す断面図である。
実施形態に係るダイと、ＲＤＬと、導電性インターコネクトを有する拡張されたＲＤＬ部分とを有する電子パッケージを備えるコンピューティングデバイスの概略的な図である。
本明細書では、様々な実施形態に係る拡張された再分配層（ＲＤＬ）構造で保護されたアクティブダイ領域を有する電子パッケージを説明する。以下の説明では、例示的な実施形態の様々な態様が、当業者により一般に用いられる用語を用いて、他の当業者にこれらの研究の大部分を伝えるために説明される。しかしながら、本発明が説明される態様の一部のみで実施され得ることが当業者に明らかである。説明の目的で、例示的な実施形態の深い理解を与えるために特定の数、材料及び構成が記載される。しかしながら、本発明は、具体的な詳細を用いることなく実施され得ることが当業者に明らかである。他の例において、例示的な実施形態を不明瞭にしないために周知の特徴が省略又は簡略化される。
様々な動作が、本発明を理解するのに最も役立つ方法で、順番に複数の別個の動作として説明されるが、説明の順序は、これらの順序が必ずしも順序に依存することを意味するものと解釈されるべきでない。特に、これらの動作は、表示される順序で実行される必要はない。
上述のように、現在のパッケージングソリューションは、ウェハレベルパッケージングアーキテクチャを使用し始めている。しかしながら、既存のウェハレベルパッケージングアーキテクチャには問題がないわけではない。例えば、そのようなウェハレベルパッケージにはアセンブリの歩留まり及び信頼性が低いという問題がある。特に、アクティブダイ領域の周り（及びアクティブダイ領域の周辺（ｐｅｒｉｐｈｅｒｙ））に配置されている保護されていない表面及び露出した領域は、熱−機械応力、湿度、機械による組立工程の問題及び他の後続の配線工程（ＢＥＯＬ）での利用に対して極めて影響を受けやすい。そのため、保護層又はスクリーニング及び検出測定（例えば、赤外線（ＩＲ）検査）を追加するために、追加の複雑な組立処理段階が提案されており、そのような保護されていない表面及び／又は領域において、製造失敗から保護する又はこれを識別することを試みる。しかしながら、追加のアセンブリ段階、材料及び機器を含めることは、歩留まりの低下、費用の追加、信頼性調査及び開発時間の増大、及び、パッケージ基板エリアの拡大につながる。したがって、本明細書で説明される実施形態は、拡張されたＲＤＬ構造を利用して、露出したアクティブダイ領域を保護し、さらにシールド接続を提供する電子パッケージを含む。
したがって、本明細書で説明される実施形態は、アクティブ領域を有するダイと、１つ又は複数の拡張されたＲＤＬ構造を有するＲＤＬとを含む。特に、拡張されたＲＤＬ構造は、拡張されたＲＤＬ部分、導電性ピラー及び／又はリング、及び、導電性シールドを有してよい。拡張されたＲＤＬ部分は、アクティブダイの露出された周辺領域の上方及び周囲に拡大されたシームレスな拡張部をＲＤＬが有するので、「拡張された」と称される。つまり、アクティブダイは、ＲＤＬのフットプリント上で、全体的にフットプリント内の中央に位置し得ることで、ＲＤＬ上に占有されていない空間を生じ、拡張された部分として、ＲＤＬのそのような占有されていない空間が用いられ得る。本明細書における実施形態では、電子パッケージは、重要なＢＥＯＬアクティブダイ領域に途切れていない（又は、切れ目のない）誘電体保護層を有し得る。例えば、露出した周辺領域は、ＢＥＯＬアクティブダイ領域の周囲に配置されたダイシングされたトレンチ表面（又は、エッジ）であってよい。当該表面は、アクティブダイの側壁面上の領域を直接パターニングするグルービング処理（例えば、レーザブレード又はリソグラフグルービング）で実装されたトレンチの一部などであってよく、グルービングされた領域の厚さは、アクティブダイ領域の厚さよりも大きい。
したがって、アクティブダイ領域の周囲にあるダイシングされた側壁面に起因する露出した周辺領域の上方及び周囲に、シームレスな拡張されたＲＤＬ部分が直接配置されてよい。拡張されたＲＤＬ部分は、カーフエリア全体にわたって拡大される１つ又は複数のＲＤＬ構造と組み合わせて、変更された処理フローの順序を有する既存の組立工程を用いて実装されてよい。拡張されたＲＤＬ部分は、ウェハレベルパッケージングアーキテクチャに対する１つ又は複数の保護層を提供して、マイクロクラックを防ぐ、及び／又は、デバイスの寿命のためにマイクロクラックの伝搬の速度を少なくとも実質的に落とす。さらに、いくつかの実施形態において、拡張されたＲＤＬ部分は、電子パッケージの側面において１つ又は複数の露出した表面を有するために、導電性インターコネクト（例えば、パッド又は配線など）を拡張することにより、任意のパッケージシールドへの最適な電気的接続を可能にする。したがって、実施形態は、熱−機械応力、湿度及び他の機械による組立段階、例えば、ダイシング、ハンドリング、試験及びオンボードアセンブリに対してより高いロバスト性を可能にする。そのため、本明細書で説明される実施形態は、高い歩留まり及び信頼性、低プラットフォーム費用、より高密度な製品設計、並びに、パッケージング材料の削減及び信頼性のある測定を可能にする。
図１Ａを参照すると、実施形態に係る電子パッケージ１００の断面図が示される。実施形態では、電子パッケージ１００は任意のタイプのウェハレベルパッケージであってよい。例えば、電子パッケージ１００は、ＷＬＣＳＰ又はファンイン型ウェハレベルパッケージ（ＦＩ−ＷＬＰ）などであってよい。実施形態では、電子パッケージ１００は、任意の他のチップスケールパッケージングアーキテクチャ（例えば、フリップ−チップチップスケールパッケージ（ＦＣＣＳＰ）など）と組み合わせられてよい。また、簡単にするために、図１Ａには、ダイ１１０の単一の側壁面上に単一の拡張されたＲＤＬ部分１２１が示されているが、任意の数の拡張されたＲＤＬ部分１２１がダイ１１０の側壁面のいずれかに配置されてよいことが理解されるべきである。
いくつかの実施形態において、電子パッケージ１００は、ダイ１１０及びＲＤＬ１２０を備えてよい。ダイ１１０は、ＲＤＬ１２０の上方に配置されてよい。ダイ１１０は、側壁面、上面及び上面とは反対側にある底面を有してよい。例示的な実施形態において、ダイ１１０の底面は、ＲＤＬ１２０の上面に直接配置されてよい。さらに、そのような例示的な実施形態において、複数の半田ボール１３４（又は、半田バンプ）は、ＲＤＬ１２０の上面とは反対側にあるＲＤＬ１２０の底面に配置されてよい。例えば、半田ボール１３４は、ＲＤＬ１２０の導電性パッドをパッケージ基板（例えば、プリント回路基板（ＰＣＢ））又はインターポーザなどに電気的に結合してよい。ダイ１１０の底面にある能動素子（例えば、トランジスタなど）に半田ボール１３４を電気的に結合するメタライゼーションインターコネクト（例えば、第１レベルインターコネクト（ＦＬＩ））を提供するためのＲＤＬ１２０の使用が以下でより詳細に説明される。
実施形態では、ダイ１１０は任意のタイプのダイであってよい。例えば、ダイ１１０は、半導体ダイ、電子デバイス（例えば、無線デバイス）、集積回路（ＩＣ）、中央処理装置（ＣＰＵ）、グラフィックスプロセッシングユニット（ＧＰＵ）、マイクロプロセッサ（又は、プロセッサ）、プラットフォームコントローラハブ（ＰＣＨ）、メモリ（例えば、広帯域幅メモリ（ＨＢＭ））又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などであってよい。いくつかの実施形態において、ダイ１１０は、アクティブ領域１１１及びクラック止めコンポーネント１１２を有してよい。実施形態では、アクティブ領域及びクラック止めコンポーネント１１１−１１２は厚さＴ１を有してよい。
実施形態では、アクティブ領域１１１は、ダイ１１０の底面上に位置してよい。実施形態では、アクティブ領域１１１は、ＲＤＬ１２０に電気的に結合されるアクティブ面を有してよい。いくつかの実施形態において、アクティブ領域１１１は、任意のタイプの能動素子（他の実施形態において、任意のタイプの能動素子及び／又は受動素子）を備えてよい。例えば、アクティブ領域１１１は、信号を処理するのに適している回路又はトランジスタなどを備えてよい。アクティブ領域１１１は、互いの最上部に積層される能動素子のＢＥＯＬエリアとして機能する。
例示的な実施形態において、クラック止めコンポーネント１１２は、ダイ１１０の底面に位置してもよい。特に、実施形態では、クラック止めコンポーネント１１２は、アクティブ領域１１１の周囲にあるダイ１１０の底面の領域上に位置してよい。いくつかの実施形態において、クラック止めコンポーネント１１２は、ダイ１１０の底面の周辺領域上に位置してよい。実施形態では、クラック止めコンポーネント１１２は、アクティブ領域１１１を囲むピクチャ−フレーム構造などとして実装されてよい。したがって、いくつかの実施形態において、クラック止めコンポーネント１１２は、ダイ１１０の部分（例えば、シリコンバルクなど）によりアクティブ領域１１１から分離されてよい。
上述のように、ダイ１１０は、１つ又は複数のトレンチ状の領域１２２を有してよい。実施形態では、トレンチ状の領域１２２は、ダイ１１０の側壁面のうちの１つ又は複数に位置してよい。いくつかの実施形態において、トレンチ領域１２２（又は、トレンチ形状の領域）は、ダイ１１０の側壁面の少なくとも１つ又は複数の底部に直接パターニングされてよい。すなわち、トレンチ領域１２２は、ダイ１１０の底面の１つ又は複数の周辺領域（例えば、ダイ１１０の底面の１つ又は複数のコーナーエッジ）の周囲に位置してよい。例えば、トレンチ領域１２２は、ダイ１１０の４つの側壁面のそれぞれに位置してよい。しかしながら、例示的な実施形態では、単一のトレンチ領域１２２がダイ１１０の右側の側壁面に示されている。しかしながら、実施形態は、任意の数のトレンチ領域１２２を含んでよく、ダイ１１０の側壁面のいずれかにパターニングされることが理解されるべきである。複数のトレンチ領域１２２の例が以下でより詳細に提供される。
上述のように、いくつかの実施形態において、トレンチ領域１２２は、グルービング処理などにより実装されるトレンチ又は溝などの一部であってよい。例えば、グルービング処理は、レーザ、ブレード又はエッチング（例えば、化学ウェットエッチング）などを用いて、ダイ１１０の側壁面上のトレンチ領域１２２へ後にダイシングされるトレンチを直接パターニングしてよい。いくつかの実施形態において、トレンチ領域１２２は、厚さＴ２を有してよい。実施形態では、トレンチ領域１２２の厚さＴ２は、アクティブ領域及びクラック止めコンポーネント１１１−１１２の厚さＴ１よりも大きくてよい。トレンチ領域１２２を形成するために用いられるグルービング処理の例が以下でより詳細に提供される。
いくつかの実施形態において、ＲＤＬ１２０は、１つ又は複数の拡張されたＲＤＬ部分１２１、複数のビア１３１、導電層１３０及び１つ又は複数の誘電体層１０２−１０３を備えてよい。実施形態では、導電層１３０は誘電体層１０３内に配置されてよい。実施形態では、誘電体層１０２は、導電層１３０及び誘電体層１０３の上方に配置されてよい。実施形態では、ＲＤＬ１２０は厚さＴ３を有してよい。図１Ａに示されるように、厚さＴ３は、誘電体層１０３の底面からダイ１１０の底面まで規定されてよい。ビア１３１は、誘電体層１０２を通じて広がってよい。実施形態では、ビア１３１は、導電層１３０の上面からダイ１１０の底面へと垂直に延在してよい。いくつかの実施形態において、ビア１３１は、半田ボール１３４及び導電層１３０をダイ１１０のアクティブ領域１１１に電気的に結合してよい。
導電層１３０は任意のタイプの導電性インターコネクトであってよい。例えば、導電層１３０は、半田ボール１３４及びビア１３１などに電気的に結合され得る銅パッド、配線、ライン又は平面など（例えば、導電性シールド、ピラー、リングなど）を備えてよい。ビア１３１は、任意のタイプの形状（例えば、スルーシリコンビア（ＴＳＶ）、リソグラフィで画定されたビアなど）を有する任意のタイプのビアインターコネクトであってよい。例示的な実施形態において、ビア１３１を有する単一の導電層１３０がＲＤＬ１２０に示される。しかしながら、ＲＤＬ１２０は、任意の数の積層されたビア１３１を有する任意の数の導電層１３０を備えてよいことが理解されるべきである。また、例示的な実施形態において、ビア１３１は、実質的に垂直な側壁外形を有するように示されている。ビア開口がリソグラフィで画定されている場合に、そのような実施形態が提供されてよい。しかしながら、実施形態は、テーパ状の側壁外形を有するビア１３１を備えてもよいことが理解されるべきである。一般的に、ビア開口がレーザ穴あけ処理で形成される場合に、そのような実施形態が形成される。
いくつかの実施形態において、誘電体層１０２−１０３は、ビルドアップフィルム、半田レジスト層（例えば、半田マスク）、感光性層間絶縁（ＰＩＤ）、エポキシ材料又は任意の他の誘電体材料であってよい。実施形態では、誘電体層１０２−１０３は同一の誘電体材料を含んでよい。一方、他の実施形態では、誘電体層１０２−１０３は異なる誘電体材料を含んでよい。例えば、誘電体層１０３は半田レジスト層であってよく、誘電体層１０２はビルドアップフィルムであってよい。また、例示的な実施形態では、ＲＤＬ１２０内に２つの誘電体層１０２−１０３が示される。しかしながら、実施形態は、ＲＤＬ１２０内に任意の数の誘電体層１０２−１０３（例えば、単一の誘電体層又は２つよりも多くの誘電体層）を含んでよいことが理解されるべきである。
上述のように、ＲＤＬ１２０は、１つ又は複数の拡張されたＲＤＬ部分１２１を備えてよい。例示的な実施形態では、ダイ１１０のトレンチ領域１２２の上方及び周囲に、１つ又は複数の拡張されたＲＤＬ部分１２１が示されている。特に、拡張されたＲＤＬ部分１２１は、ダイ１１０の底面の周辺領域（すなわち、ダイ１１０の底部コーナーエッジ）を超えて横方向に延在するように、また、垂直に延在してダイ１１０の側壁面の底部を囲むように示されている。例えば、拡張されたＲＤＬ部分１２１は、誘電体層１０３の底面から誘電体層１０２の最上部表面（すなわち、トレンチ領域１２２の上面）へと垂直に延在してよい。
例示的な実施形態において、拡張されたＲＤＬ部分１２１は、上方端部において半トレンチ状の側壁外形（又は、半グルーピング型の側壁外形）を有するように示されている。しかしながら、実施形態は、実質的に側壁外形又はテーパ状の側壁外形などを有する拡張されたＲＤＬ部分１２１を備えてもよいことが理解されるべきである。そのような外形を有する複数の拡張されたＲＤＬ部分１２１の例が以下でより詳細に提供される。
例示的な実施形態において、拡張されたＲＤＬ部分１２１は、アクティブ領域１１１の厚さＴ１と重複する厚さＴ４を有してよい。実施形態では、厚さＴ４は、実質的に厚さＴ１よりも大きくてよい。実施形態では、厚さＴ４は、ＲＤＬ１２０の厚さＴ３とトレンチ領域１２２の厚さＴ２の和にほぼ等しくてよい。一方、他の実施形態において、拡張されたＲＤＬ部分１２１は、（例えば、以下の図２Ａ〜図２Ｂに示されるように）ＲＤＬ１２０の厚さＴ３とトレンチ領域１２２の厚さＴ２の和よりも大きい厚さを有してよい。さらに、ＲＤＬ１２０及び拡張されたＲＤＬ部分１２１は、ダイ１１０の底面のフットプリントよりも大きい複合型のフットプリントを有してよい。例えば、ダイ１１０の底面のフットプリントは、全体的に、ＲＤＬ１２０及び拡張されたＲＤＬ部分１２１の複合型のフットプリント内にあってよい。
したがって、拡張されたＲＤＬ部分１２１が、トレンチ領域１２２及び／又はダイ１１０の側壁面に直接配置されるので、拡張されたＲＤＬ部分１２１は、アクティブ領域１１１に１つ又は複数の追加の保護バリアを提供するＲＤＬ１２０の直接的にシームレスな拡張部として機能する。すなわち、実施形態において、拡張されたＲＤＬ部分１２１は、トレンチ領域１２２とアクティブ領域１１１の厚さＴ１とを全体的に囲むことにより、ダイ１１０のＢＥＯＬアクティブエリアに対する追加の保護層として機能するように、誘電体層１０２の一部を用いてよい。例えば、拡張されたＲＤＬ部分１２１は、ウェハレベルパッケージングアーキテクチャに悪影響を及ぼす追加の保護層、例えば、モールド及びアンダーフィル層を必要とすることなく、アクティブ領域１１１の外側の側壁面と電子パッケージ１００の外部に露出した側壁面との間の空間（又は、幅）の範囲を広げる。
例示的な実施形態において、拡張されたＲＤＬ部分１２１は、誘電体層１０２、誘電体層１０３及び導電層１３０をそれぞれ備える部分の積層体として示されている。しかしながら、いくつかの実施形態において、拡張されたＲＤＬ部分１２１は、誘電体層１０２及び導電層１３０のみからの部分を備えてよいことが理解されるべきである。一方で、他の実施形態において、拡張されたＲＤＬ部分１２１は、任意の数の誘電体層１０２−１０３及び導電層１３０で構成される任意の数の部分を備えてよいことが理解されるべきである。複数の拡張されたＲＤＬ部分１２１の例が以下でより詳細に提供される。
図１Ｂを参照すると、さらなる実施形態に係る電子パッケージ１０１の断面図が示される。実施形態において、図１Ｂの電子パッケージ１０１は、拡張されたＲＤＬ部分１２１のうちの１つが１つ又は複数の導電性コンタクト１３２を備え得ることを除いて、図１Ａの電子パッケージ１００と実質的に同様であってよい。いくつかの実施形態において、導電性コンタクト１３２は、ＲＤＬ１２０及び／又はダイ１１０のアクティブ領域１１１を任意の他の電気コンポーネントに電気的に結合してよい。例えば、そのような電気コンポーネントは、より詳細に後述されるように、導電性シールド又はインターコネクトなどを含んでよい。実施形態において、導電性コンタクト１３２は、露出した側壁面を有する任意のタイプの導電性拡張部であってよい。実施形態において、導電性コンタクト１３２は、導電性プラグ、トレンチ、溝又はピラーなどであってよい。そのため、いくつかの実施形態において、導電性コンタクト１３２は、傾斜した（又はテーパ状の）表面、丸みを帯びた表面、グルービングされた表面（すなわち、トレンチの一部の表面）又は実質的に垂直な表面などを有してよい。
いくつかの実施形態において、導電性コンタクト１３２の露出した側壁面は、ＲＤＬ１２０に対する電気的接続を強化する厚さＴ５を有してよい。例えば、厚さＴ５は、任意のタイプの導電性シールド又はインターコネクトなどとの最適な電気的接続を有するように、導電性コンタクト１３２に対してより大きく露出した表面エリアを提供してよい。いくつかの実施形態において、導電性コンタクト１３２は、ＲＤＬ１２０において直接パターニングされ、その結果、任意のタイプのパッケージシールディングアーキテクチャに対する最適な電気的接続を可能にし得る１つ又は複数のアクティブエッジを露出させてよい。
例示的な実施形態において、厚さＴ５は、ＲＤＬ１２０の厚さＴ３より小さくてよい。しかしながら、他の実施形態において、厚さＴ５は、ＲＤＬ１２０の厚さＴ３にほぼ等しくてよい、又は、これよりも大きくてよい。例えば、厚さＴ５は、ダイ１１０の側壁面の厚さよりも大きくてよく、当該厚さは、ダイ１１０の底面から上面へと垂直に延在する。導電性コンタクト１３２（又は、導電配線とも称される）のそのような例が以下でより詳細に提供されることに留意する。また、例示的な実施形態では、拡張されたＲＤＬ部分１２１はダイ１１０のトレンチ領域１２２のそれぞれに配置されるように示されており、一方、電気的コンタクト１３２は電子パッケージ１０１の側壁面のうちの１つのみに配置されるように示されている。しかしながら、実施形態は、ダイ１１０及び電子パッケージ１０１の側壁面のいずれかに配置され得る任意の数の電気的コンタクト１３２を有する任意の数の拡張されたＲＤＬ部分１２１を含んでよいことが理解されるべきである。
図２Ａを参照すると、さらなる実施形態に係る電子パッケージ２００の断面図が示される。実施形態において、図２Ａの電子パッケージ２００は、１つ又は複数の拡張されたＲＤＬ部分２２１が１つ又は複数の導電性ピラー２３３を備え得ることを除いて、図１Ａ〜図１Ｂの電子パッケージ１００−１０１と実質的に同様であってよい。いくつかの実施形態において、導電性ピラー２３３は、そのようなアンダーフィル材料などいかなる追加の手段を必要とすることなく、電子パッケージ２００の半田接合の信頼性を向上させるために、パッケージ基板（など）に結合されてよい。 上述のように、図２Ａにおけるアクティブ領域２１１、クラック止めコンポーネント２１２及びトレンチ領域２２２を有するダイ２１０と、導電層２３０、ビア２３１、誘電体層２０２−２０３、拡張されたＲＤＬ部分２２１及び半田ボール２３４を有するＲＤＬ２２０とは、図１Ａにおけるアクティブ領域１１１、クラック止めコンポーネント１１２及びトレンチ領域１２２を有するダイ１１０と、導電層１３０、ビア１３１、誘電体層１０２−１０３、拡張されたＲＤＬ部分１２１及び半田ボール１３４を有するＲＤＬ１２０と実質的に同様であってよい。
いくつかの実施形態において、導電性ピラー２３３は、半田インターコネクト（例えば、半田ペースト）により任意のタイプの基板に電気的に結合されてよい。特に、導電性ピラー２３３は、そのような基板の周辺領域に配置され、かつ、結合されてよい。実施形態において、導電性ピラー２３３は、実質的に垂直な側面を有する任意のタイプの導電性インターコネクトであってよい。いくつかの実施形態において、導電性ピラー２３３は、以下の図２Ｃ〜図２Ｄに示されるように、複数のパターニング構造を形成するようにＲＤＬ２２０の周囲に位置し得る。
図２Ｂを参照すると、さらなる実施形態に係る電子パッケージ２０１の断面図が示される。実施形態において、図２Ｂの電子パッケージ２０１は、１つ又は複数の拡張されたＲＤＬ部分２２１が１つ又は複数の導電性コンタクト２３２及び１つ又は複数の導電性ピラー２３３を備え得ることを除いて、図２Ａの電子パッケージ２００と実質的に同様であってよい。いくつかの実施形態において、１つ又は複数の拡張されたＲＤＬ部分２２１は、導電性コンタクト２３２の上方端部から導電性ピラー２３３の底部へと垂直に延在し得る。したがって、そのような拡張されたＲＤＬ部分２２１は、パッケージシールディングアーキテクチャに対する半田接合の信頼性の向上及び電気的接続の拡大（など）を可能にする厚さ及び露出した側壁面を有してよい。また、例示的な実施形態において、電気的コンタクト２３２及び導電性ピラー２３３は、拡張されたＲＤＬ部分２２１のうちの１つのみに一緒に配置されるように示されている。しかしながら、実施形態は、任意の数の拡張されたＲＤＬ部分２２１に配置される電気的コンタクト２３２及び導電性ピラー２３３を含んでよいことが理解されるべきである。
図２Ｃを参照すると、実施形態に係る拡張されたＲＤＬ部分２２１の導電性ピラー２３３がパッケージ基板２６０に電気的に結合された後の、図２Ｃの一部を拡大した図の断面図が示されている。すなわち、例示的な実施形態において、導電性ピラー２３３は、半田バンプ２３６によりパッケージ基板２６０（例えば、ＰＣＢ又はインターポーザなど）に電気的に結合されてよい。一方で、ＲＤＬ２２０の導電層２３０は、半田ボール２３４によりパッケージ基板２６０に電気的に結合されてよい。導電性ピラー２３３は幅Ｗを有してよい。実施形態において、幅Ｗは、約１００μｍより小さくてよい。実施形態において、幅Ｗは、約５０μｍに等しくてよい、又は、これより小さくてよい。
図２Ｄ〜図２Ｅを参照すると、さらなる実施形態に係る電子パッケージ２５０−２５１の底面から見た一連の設計図が示されている。いくつかの実施形態において、図２Ｄ〜図２Ｅの電子パッケージ２５０−２５１は、図２Ｄでは導電性リング２３３が用いられており、図２Ｅでは複数の導電性ピラー２３３が用いられていることを除いて、図２Ａ〜図２Ｂの電子パッケージ２００−２０１の少なくとも一方と実質的に同様であってよい。そのため、図２Ｄ〜図２Ｅの導電性リング及びピラー２３３は、図２Ａ〜図２Ｂの導電性ピラー２３３と実質的に同様であってよい。
すなわち、図２Ａ〜図２Ｂの実施形態では、１つ又は複数の導電性インターコネクト、例えば、図２Ｄに示される導電性リング又は図２Ｅに示される導電性ピラーなどを形成するために、ＲＤＬ２２０の外側周辺領域（すなわち、拡張されたＲＤＬ部分２２１）に導電性ピラー２３３がパターニングされてよい。図２Ｄの例示的な実施形態では、導電性リング２３３は、誘電体２０３及び半田ボール２３４を全体的に囲む単一の連続的な導電性インターコネクトであってよい。一方で、図２Ｅの例示的な実施形態では、導電性ピラー２３３は、誘電体２０３及び半田ボール２３４をまとめて囲むギャップ２３５で間隔が空いている導電性インターコネクトであってよい。
さらに、本明細書で説明されるいくつかの実施形態において、導電性インターコネクトは、ダイの側壁面上の予め定められた領域に配置されてよく、かつ、（例えば、図２Ｄにおいて導電性インターコネクトを用いて示されるように）ギャップ間隔によって互いに間隔が空けられてよい導電性コンタクト、ピラー及び／又は配線などを含む。それにもかかわらず、本明細書で説明される他の実施形態では、導電性インターコネクトのいずれかが、（例えば、図２Ｅにおいて導電性インターコネクトを用いて示されるように）ダイのそのような側壁面の幅／長さ全体を囲むように、ダイの側壁面に配置されてもよい。したがって、拡張されたＲＤＬ部分にある本明細書で説明されるそのような導電性インターコネクトは、電子パッケージに対する支持を向上させて、いずれかの熱−機械的圧力及び電子パッケージとボード（又は、パッケージ基板）との間熱膨張係数（ＣＴＥ）の不一致に関連する圧力を実質的に減らす。例えば、これらの導電性インターコネクトは、電子パッケージが、自動車産業などで通常経験される厳しい条件（例えば、−４０／１２５℃及び−５５／１２５℃など）において向上した信頼性を有することを可能にする。さらに、導電性インターコネクトのそのような実施形態は、機能に対して必要不可欠ではない（ＮＣ）支持半田ボール（例えば、図２Ｄ〜図２Ｅの半田ボール２３４）を必要としなくてよいので、電子パッケージを実質的により小さくすることを可能にする。
図３Ａを参照すると、さらなる実施形態に係る電子パッケージ３００の断面図が示される。実施形態において、図３Ａの電子パッケージ３００は、トレンチ領域を必要とすることなく、拡張されたＲＤＬ部分３２１内の誘電体層３０２が誘電体層３０２の底面からダイ３１０の上面へと垂直に延在していることを除いて、図２Ａの電子パッケージ２００と実質的に同様であってよい。したがって、図３Ａにおけるアクティブ領域３１１及びクラック止めコンポーネント３１２を有するダイ３１０と、導電層３３０、ビア３３１、誘電体層３０２−３０３、拡張されたＲＤＬ部分３２１及び半田ボール３３４を有するＲＤＬ３２０とは、図２Ａにおけるアクティブ領域２１１及びクラック止めコンポーネント２１２を有するダイ２１０と、導電層２３０、ビア２３１、誘電体層２０２−２０３、拡張されたＲＤＬ部分２２１及び半田ボール２３４を有するＲＤＬ２２０と実質的に同様であってよい。
例示的な実施形態において、拡張されたＲＤＬ部分３２１内の誘電体層３０２は、実質的に垂直な側壁外形を有してよい。しかしながら、拡張されたＲＤＬ部分３２１内の誘電体層３０２は、テーパ状の側壁外形又は任意の他の所望の外形を有してよいことが理解されるべきである。上述のように、実施形態において、拡張されたＲＤＬ部分３２１は、ダイ３１０の上面と実質的に同一平面である上面を有してよい。いくつかの実施形態において、誘電体層３０２を有する拡張されたＲＤＬ部分３２１はダイ３１０の側壁面のそれぞれを全体的に覆ってよい。一方、他の実施形態において、誘電体層３０２を有する拡張されたＲＤＬ部分３２１はダイ３１０の側壁面のそれぞれを部分的に覆ってよい。
図３Ｂを参照すると、さらなる実施形態に係る電子パッケージ３０１の断面図が示される。実施形態において、図３Ｂの電子パッケージ３０１は、拡張されたＲＤＬ部分３２１内の導電配線３３２が導電層３３０の上面からダイ３１０の上面へと垂直に延在しており、また、拡張されたＲＤＬ部分３２１内の誘電体層３０２を囲んでいることを除いて、図３Ａの電子パッケージ３０１と実質的に同様であってよい。例えば、拡張されたＲＤＬ部分３２１の導電配線３３２及び誘電体層３０２は両方とも、ダイ３１０の上面と実質的に同一平面である上面を有してよい。いくつかの実施形態において、導電配線３３２を有する拡張されたＲＤＬ部分３２１は、拡張されたＲＤＬ部分３２１内の誘電体層３０２の側壁面のそれぞれを全体的に覆ってよい。一方、他の実施形態において、導電配線３３２を有する拡張されたＲＤＬ部分３２１は、拡張されたＲＤＬ部分３２１内の誘電体層３０２の側壁面のそれぞれを部分的に覆ってよい。また、いくつかの実施形態において、導電配線３３２は、ダイ３１０の側壁面上の予め定められた位置に配置されてよく（かつ、予め定められたギャップ間隔で互いに間隔が空いている（図示せず））。一方で、他の実施形態において、導電配線３３２は、ダイ３１０の側壁面の幅／長さ全体に延在してよい。
図３Ｃを参照すると、さらなる実施形態に係る電子パッケージ３５０の断面図が示される。実施形態において、図３Ｃの電子パッケージ３５０は、導電性シールド３６０が、導電層３３０の露出した側壁面に電気的に結合されており、かつ、導電性シールド３６０が拡張されたＲＤＬ部分３２１及びダイ３１０を埋め込んでいることを除いて、図３Ａの電子パッケージ３００と実質的に同様であってよい。例えば、導電性シールド３６０は、拡張されたＲＤＬ部分３２１の外側の側壁面の上方及び周囲に直接配置されてよい。さらに、実施形態において、導電性シールド３６０は、拡張されたＲＤＬ部分３２１及びダイ３１０の上面に直接配置されてよい。
いくつかの実施形態において、導電性シールド３６０は任意のタイプのパッケージングシールドアーキテクチャであってよい。実施形態において、導電性シールド３６０は任意の導電性材料を有してよい。例えば、導電性材料は、銅、アルミニウム、金、ニッケル、チタン、銀又はステンレス鋼などを有してよい。さらに、他の実施形態において、導電性シールド３６０は、互いの最上部に積層される導電層の積層体を備えてよい。実施形態において、導電性シールド３６０は、スパッタリングツールなどで実装されてよい。
図３Ｄを参照すると、さらなる実施形態に係る電子パッケージ３５１の断面図が示される。実施形態において、図３Ｄの電子パッケージ３５１は、導電性シールド３６０が、導電層３３０及び導電配線３３２の露出した側壁面に電気的に結合されており、かつ、導電性シールド３６０が拡張されたＲＤＬ部分３２１及びダイ３１０を埋め込んでいることを除いて、図３Ｃの電子パッケージ３５０と実質的に同様であってよい。例えば、導電性シールド３６０は、拡張されたＲＤＬ部分３２１の外側の側壁面の上方及び周囲に直接配置されてよい。すなわち、例示的な実施形態に示されるように、導電性シールド３６０は、誘電体層３０３並びに導電層３３０及び導電配線３３２の外側の側壁面に直接配置されてよい。さらに、いくつかの実施形態において、導電性シールド３６０は、拡張されたＲＤＬ部分３２１及びダイ３１０の上面に直接配置されてよい。すなわち、例示的な実施形態に示されるように、導電性シールドは、導電配線３３２、誘電体層３０２及びダイ３１０の上面に直接配置されてよい。
図４Ａを参照すると、さらなる実施形態に係る電子パッケージ４００の断面図が示される。実施形態において、図４Ａの電子パッケージ４００は、拡張されたＲＤＬ部分４２１が、ダイ４１０の側壁面の上方及び周囲に配置される誘電体層４０４を有しており、誘電体層４０４が、ダイ１１０の底面にある周辺領域の上方にも配置されており、かつ、誘電体層４０４が、ＲＤＬ４２０内の誘電体層４０２と直接結合されていることを除いて、図３Ａの電子パッケージ３００と実質的に同様であってよい。したがって、図４Ａにおけるアクティブ領域４１１及びクラック止めコンポーネント４１２を有するダイ４１０と、導電層４３０、ビア４３１、誘電体層４０２−４０４、拡張されたＲＤＬ部分４２１及び半田ボール４３４を有するＲＤＬ４２０とは、図３Ａにおけるアクティブ領域３１１及びクラック止めコンポーネント３１２を有するダイ３１０と、導電層３３０、ビア３３１、誘電体層３０２−２０３、拡張されたＲＤＬ部分３２１及び半田ボール３３４を有するＲＤＬ３２０と実質的に同様であってよい。
いくつかの実施形態において、誘電体層４０４は、誘電体層４０２（及び／又は、いくつかの実施形態において、誘電体層４０３）の誘電体材料と同一又はこれとは異なる誘電体材料を備えてよい。実施形態において、誘電体層４０２及び４０４が異なる誘電体材料で構成されている場合、拡張されたＲＤＬ部分４２１は、誘電体層４０３、導電層４３０及び誘電体層４０４からの部分を備えてよい。
例示的な実施形態において、誘電体層４０４は、誘電体層４０４（及び／又は、誘電体層４０２）の底面からダイ４１０の上面へ垂直に延在してよい。そのような実施形態において、誘電体層４０４は実質的に垂直な側壁外形を有してよい。しかしながら、誘電体層４０４は、テーパ状の側壁外形又は任意の他の所望の外形を有してよいことが理解されるべきである。上述のように、実施形態において、拡張されたＲＤＬ部分４２１は、ダイ４１０の上面と実質的に同一平面である上面を有してよい。いくつかの実施形態において、誘電体層４０４を有する拡張されたＲＤＬ部分４２１はダイ４１０の側壁面のそれぞれを全体的に覆ってよい。一方、他の実施形態において、誘電体層４０４を有する拡張されたＲＤＬ部分４２１は、ダイ４１０の側壁面のそれぞれを部分的に覆ってよい。
図４Ｂを参照すると、さらなる実施形態に係る電子パッケージ４０１の断面図が示される。実施形態において、図４Ｂの電子パッケージ４０１は、拡張されたＲＤＬ部分４２１内の導電配線４３２が、導電層４３０の上面からダイ４１０の上面へと垂直に延在しており、また、拡張されたＲＤＬ部分４２１内の誘電体層４０４を囲んでいることを除いて、図４Ａの電子パッケージ４０１と実質的に同様であってよい。例えば、拡張されたＲＤＬ部分４２１の導電配線４３２及び誘電体層４０４は両方とも、ダイ４１０の上面と実質的に同一平面である上面を有してよい。いくつかの実施形態において、導電配線４３２を有する拡張されたＲＤＬ部分４２１は拡張されたＲＤＬ部分４２１内の誘電体層４０４の側壁面のそれぞれを全体的に覆ってよい。一方、他の実施形態において、導電配線４３２を有する拡張されたＲＤＬ部分４２１は拡張されたＲＤＬ部分４２１内の誘電体層４０４の側壁面のそれぞれを部分的に覆ってよい。
図４Ｃを参照すると、さらなる実施形態に係る電子パッケージ４５０の断面図が示される。実施形態において、図４Ｃの電子パッケージ４５０は、導電性シールド４６０が導電層４３０の露出した側壁面に電気的に結合されており、かつ、導電性シールド４６０が拡張されたＲＤＬ部分４２１及びダイ４１０を埋め込んでいることを除いて、図４Ａの電子パッケージ４００と実質的に同様であってよい。特に、例えば、導電性シールド４６０は、拡張されたＲＤＬ部分４２１の誘電体及び導電層４０３−４０４及び４３０の外側の側壁面の上方及び周囲に直接配置されてよい。さらに、実施形態において、導電性シールド４６０は、ダイ４１０及び拡張されたＲＤＬ部分４２１の誘電体層４０４の上面に直接配置されてよい。実施形態において、図４Ｃの導電性シールド４６０は、図３Ｃの導電性シールド３６０と実質的に同様であってよい。
図４Ｄを参照すると、さらなる実施形態に係る電子パッケージ４５１の断面図が示される。実施形態において、図４Ｄの電子パッケージ４５１は、導電性シールド４６０が導電層４３０及び導電配線４３２の露出した側壁面に電気的に結合されており、かつ、導電性シールド４６０が拡張されたＲＤＬ部分４２１及びダイ４１０を埋め込んでいることを除いて、図４Ｃの電子パッケージ４５０と実質的に同様であってよい。例えば、導電性シールド４６０は、拡張されたＲＤＬ部分４２１の誘電体層４０３、導電層４３０及び導電配線４３２の外側の側壁面の上方及び周囲に直接配置されてよい。さらに、いくつかの実施形態において、導電性シールド４６０は、ダイ４１０の上面、並びに、拡張されたＲＤＬ部分４２１の導電配線４３２及び誘電体層４０４の上面に直接配置されてよい。
図５Ａ〜図５Ｆを参照すると、いくつかの実施形態に係る１つ又は複数の電子パッケージ５００−５０１を形成するために、ウェハ５９０をパターニングするための処理を示す一連の断面図が示されている。図５Ｄ〜図５Ｅの電子パッケージ５００−５０１は、図１Ａ〜図１Ｂの電子パッケージ１００−１０１に関して示され、説明されたものと実質的に同様である。しかしながら、実質的に同様である電子パッケージ５００−５０１は、図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｄに関して上述した構造のいずれかと同様の構造（例えば、拡張されたＲＤＬ部分）を用いて実装されてよいことが理解されるべきである。
図５Ａを参照すると、実施形態に係るウェハ５９０の断面図が示される。いくつかの実施形態において、ウェハ５９０は任意の好適なタイプのウェハであってよい。例えば、ウェハ５９０は、バルクシリコンウェハ、シリコンオンインシュレータ（ＳＯＩ）ウェハ、１つ又は複数の半導体材料（例えば、結晶シリコン、アモルファスシリコン、ポリシリコンなど）などを有する設計基板（ｅｎｇｉｎｅｅｒｅｄ ｓｕｂｓｔｒａｔｅ）であってよい。実施形態において、ウェハ５９０は、予め定められた厚みまで研磨されてよい。
いくつかの実施形態において、ウェハ５９０は、ダイ５１０及びカーフ領域５４０を備えてよい。例示的な実施形態において、ダイ５１０のそれぞれは、カーフ領域５４０により他のウェハダイ領域から間隔を空けて離れているウェハ５９０内のウェハダイ領域（破線で示されている）のうちの１つから形成されてよい。実施形態において、ダイ５１０のそれぞれは、アクティブ領域５１１及びクラック止めコンポーネント５１２を備えてよい。一実施形態において、カーフ領域５４０は、プロセスコントロールモニタ（ＰＣＭ）領域などを備えてよい。そのような実施形態において、アクティブ領域５１１、クラック止めコンポーネント５１２及びＰＣＭ領域は、ＢＥＯＬ処理などにより実装され得るウェハ５９０のアクティブ面にあるＢＥＯＬ領域の一部である。
図５Ｂを参照すると、実施形態に係るトレンチ開口５０５が形成された後のウェハ５９０の断面図が示される。実施形態において、ダイ５１０の側壁面にトレンチ領域５２２を形成するために、カーフ領域５４０にトレンチ開口５０５がパターニングされてよい。いくつかの実施形態において、トレンチ開口５０５は、レーザ穴あけ処理又はリソグラフィ処理などで実装されてよい。実施形態において、トレンチ開口５０５は、ウェハ５９０のアクティブ面にあるＢＥＯＬ領域の厚さよりも大きい厚さでパターニングされてよい。実施形態において、トレンチ領域５２２は、（以下の図５Ｃに示されるように）ダイ５１０のアクティブ領域５１１を保護するために、後に配置される誘電体層で全体的に充填されることになるダイ５１０のアクティブ面の周囲に露出した側壁面を提供する。
図５Ｃを参照すると、実施形態に係るアクティブ領域５１１、クラック止めコンポーネント５１２及びトレンチ領域５２２の上方及び周囲に誘電体層５０２が配置された後のウェハ５９０の断面図が示されている。実施形態において、誘電体層５０２は、ラミネート層であってよい、又は、任意の他の好適な処理で堆積されてよい。誘電体層５０２は、ビルドアップフィルム、半田レジスト層（例えば、半田マスク）、ＰＩＤ、エポキシ材料又は任意の他の誘電体材料であってよい。実施形態において、誘電体層５０２は、予め定められた厚みでウェハ５９０のアクティブ面及びカーフ領域５４０全体の上方に配置され、誘電体層５０２がトレンチ開口５０５に配置されて、カーフ領域５４０内に誘電体トレンチ（又は、誘電体が充填されたトレンチ）を形成する。
いくつかの実施形態では、１つ又は複数のカーフ領域５４０のフットプリント内に開口５０６を形成するために、誘電体層５０２がパターニングされてよい。実施形態において、開口５０６は、（図５Ｂに示されるように）ウェハ５９０のアクティブ面に形成されていた初期のトレンチ開口のフットプリント内に実質的に位置してよい。実施形態において、開口５０６は、レーザ穴あけ処理又はリソグラフィ処理などで実装されてよい。開口５０６は、（必要であれば）所望のパッケージング設計に基づいて省略されてよいことに留意する。
図５Ｄを参照すると、実施形態に係る拡張されたＲＤＬ部分５２１を有するＲＤＬ５２０が形成された後のウェハ５９０の断面図が示されている。実施形態において、ＲＤＬ５２０は、誘電体層５０３、導電層５３０、ビア５３１及び導電性コンタクト５３２を備えてもよい。いくつかの実施形態において、導電層５３０、導電性コンタクト５３２及びビア５３１をそれぞれ形成するために、導電性材料は、誘電体層５０２、（図５Ｃに示されるように）以前にパターニングされた開口及び（例えば、レーザ穴あけを用いた）ビア開口（図示せず）の上方に配置されてよい。例えば、導電性材料は裸銅などであってよい。図５Ｄには、１つの導電層５３０が示されているが、実施形態は任意の数の導電層５３０を含んでよいことが理解されるべきである。
実施形態では、誘電体層５０３は、導電層５３０の上方及び周囲に配置されてよい。いくつかの実施形態において、誘電体層５０３は、誘電体層５０２と同一であってよい、又は、誘電体層５０２とは異なってよい。半田ボール５３４は、導電層５３０に直接的に結合されてよい。本明細書で説明されるように、ＲＤＬ５２０は、ダイ５１０の側壁面にあるトレンチ領域５２２の上方及び周囲に実装され得る拡張されたＲＤＬ部分５２１を有する。さらに、いくつかの実施形態において、拡張されたＲＤＬ部分５２１のうちの１つ又は複数は、（図５Ｅ〜図５Ｆに示されるように）後続のダイシングされる処理の後に露出した側壁面を有する導電性コンタクト５３２を備えてよい。
図５Ｅ〜図５Ｆを参照すると、いくつかの実施形態に係る、ウェハがダイシングされた後の電子パッケージ５００−５０１の断面図が示される。すなわち、ＲＤＬ５２０が実装された後に、カーフ領域を完全に又は部分的に取り除いて、それによって、拡張されたＲＤＬ部分５２１を有するダイシングされた電子パッケージ５００−５０１を実装するダイシング処理（例えば、レーザ加工処理、ダイシング処理など）でウェハがダイシングされてよい。したがって、上記の実施形態で説明されたように、拡張されたＲＤＬ部分５２１は、したがって、ダイ５１０のトレンチ領域５２２及びアクティブ領域５１１を保護するために用いられてよい。さらに、他の実施形態において、拡張されたＲＤＬ部分５２１は、垂直に延在する誘電体層及び／又は導電性コンタクト、配線、ピラー、及び／又は、シールドを備えてもよい。
図６Ａ〜図６Ｂを参照すると、いくつかの実施形態に係る１つ又は複数の電子パッケージ６００−６０１及び６０４を形成するために、ウェハ６９０をパターニングするための処理を示す一連の断面図が示されている。図６Ｂの電子パッケージ６００−６０１及び６０４は、図５Ｅ〜図５Ｆの電子パッケージ５００−５０１に関して示され、説明されたものと同様である。
特に、以下の例示的な実施形態では、図６Ａで始まるウェハ６９０の構造は、拡張されたＲＤＬ部分６２１が導電性ピラー６３３をさらに備え得ることを除いて、図５Ｄに示されるウェハ５９０の構造と同様である。しかしながら、実質的に同様である電子パッケージ６００−６０１及び６０４は、図１Ａ〜図１Ｂ、図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｄに関して上述した構造のいずれかと同様の構造を用いて実装されてよいことが理解されるべきである。
図６Ａを参照すると、実施形態に係る拡張されたＲＤＬ部分６２１を有するＲＤＬ６２０が形成された後のウェハ６９０の断面図が示されている。上述のように、図６Ａにおけるウェハ６９０内に配置された拡張されたＲＤＬ部分６２１を有するＲＤＬ６２０は、導電層６３０上に導電性ピラー６３３を配置するために、１つ又は複数の導電メッキ処理が実施され得ることを除いて、図５Ｄにおけるウェハ５９０内に配置された拡張されたＲＤＬ部分５２１を有するＲＤＬ５２０と実質的に同様である。したがって、図６Ａにおけるアクティブ領域６１１、クラック止めコンポーネント６１２及びトレンチ領域６２２を有するダイ６１０と、導電層６３０、ビア６３１、誘電体層６０２−６０３、並びに、導電性コンタクト６３２、カーフ領域６４０及び半田ボール６３４を有する拡張されたＲＤＬ部分６２１を有するＲＤＬ６２０とは、図５Ｄにおけるアクティブ領域５１１、クラック止めコンポーネント５１２及びトレンチ領域５２２を有するダイ５１０と、導電層５３０、ビア５３１、誘電体層５０２−５０３、並びに、導電性コンタクト５３２、カーフ領域５４０及び半田ボール５３４を有する拡張されたＲＤＬ部分５２１を有するＲＤＬ５２０と実質的に同様であってよい。
実施形態において、拡張されたＲＤＬ部分６２１は、導電性コンタクト及びピラー６３２−６３３の両方及び／又は導電性コンタクト及びピラー６３２−６３３のうちの一方を備えてよい。実施形態において、導電性ピラー６３３は、導電層６３０及び導電性コンタクト６３２に対して実施される同一の処理、例えば、リソグラフィ処理などで実装されてよい。いくつかの実施形態において、導電性ピラー６３３は、所望のパッケージング設計に基づいて任意の厚さを有してよい。例えば、導電性ピラー６３３は、導電層６３０の底面と、後に結合される基板（例えば、ＰＣＢ、インターポーザなど）の上面との間を実質的に規定し得る厚さを有してよい。
図６Ｂを参照すると、いくつかの実施形態に係るウェハがダイシングされた後の電子パッケージ６００−６０１及び６０４の断面図が示されている。すなわち、ＲＤＬ６２０が実装された後に、カーフ領域を完全に又は部分的に取り除いて、それによって、各拡張されたＲＤＬ部分６２１を有するダイシングされた電子パッケージ６００−６０１及び６０４を実装するダイシング処理でウェハがダイシングされてよい。したがって、図６Ｂの電子パッケージ６００−６０１及び６０４は、拡張されたＲＤＬ部分６２１が導電性コンタクト及びピラー６３２−６３３の両方又はこれらのうちの一方を備えていることを除いて、図５Ｅ〜図５Ｆの電子パッケージ５００−５０１と同様である。
図７Ａ〜図７Ｄを参照すると、いくつかの実施形態に係る電子パッケージ７００を形成するために、ウェハ７９０をパターニングするための処理を示す一連の断面図が示されている。図７Ｄの電子パッケージ７００は、ダイ７１０のトレンチ領域７２２を充填するために、拡張されたＲＤＬ部分７２１が導電性材料（例えば、銅）を用いることを除いて、図１Ａ〜図１Ｂの電子パッケージ１００−１０１に関して示され、説明されたものと同様である。すなわち、図１Ａ〜図１Ｂでは、拡張されたＲＤＬ部分１２１は、ダイ１１０のトレンチ領域１２２を充填するために誘電体層１０２を用いていたが、以下の図７Ｄに示されるように、拡張されたＲＤＬ部分７２１は、ダイ７１０のトレンチ領域７２２を充填するために導電層７３０を用いてよい。
図７Ａ〜図７Ｄにおいて、ウェハ７９０及び電子パッケージ７００は、図１Ａ〜図１Ｂ、図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄ、図４Ａ〜図４Ｄ、図５Ａ〜図５Ｆ及び図６Ａ〜図６Ｂに関して示され、上述したものと同様であるアクティブ領域７１１及びトレンチ領域７２２を有するダイ７１０と、導電層７３０、誘電体層７０２−７０３、導電性コンタクト及びピラー７３２−７３３を有する拡張されたＲＤＬ部分７２１、カーフ領域７４０及び半田ボール７３４を有するＲＤＬ７２０とを含む。
図７Ａを参照すると、実施形態に係る、トレンチ開口７０５が形成された後のウェハ７９０の断面図が示される。実施形態において、ダイ７１０の側壁面にトレンチ領域７２２を形成するために、カーフ領域７４０にトレンチ開口７０５がパターニングされてよい。
図７Ｂを参照すると、実施形態に係るアクティブ領域７１１及びトレンチ領域７２２の上方及び周囲に導電層７３０及び誘電体層７０２が配置された後のウェハ７９０の断面図が示されている。実施形態において、導電層７３０は、ダイ７１０の底面及びトレンチ領域７２２に直接配置される。実施形態において、導電層７３０は、リソグラフィ処理、又は、任意の他の好適なメッキ処理で実装されてよい。実施形態において、導電層７３０は、予め定められた厚みで、ウェハ７９０のアクティブ面及びカーフ領域７４０の上方に配置される。とはいえ、例示的な実施形態では、初期のトレンチ開口は、導電層７３０の予め定められた厚み分だけ部分的に充填されてよい。
その後、実施形態において、任意の好適なパターニングプロセスで、導電層７３０に開口（図示せず）がパターニングされてよい。いくつかの実施形態において、誘電体層７０２は、導電層７３０内のパターニングされた開口に配置され、初期のトレンチ開口を完全に充填するようにカーフ領域７４０内の導電層７３０の上方に配置される。実施形態において、誘電体層７０２は、導電層７３０の表面と実質的に同一平面である表面を有してよい。
図７Ｃを参照すると、実施形態に係る拡張されたＲＤＬ部分７２１を有するＲＤＬ７２０が形成された後のウェハ７９０の断面図が示されている。図７Ｃの構造は、導電層７３０が、（所望のパッケージング設計に基づいて）いずれのビアも必要とすることなく、ダイ７１０のアクティブ領域７１１上に直接配置（かつ、電気的に結合）されており、かつ、カーフ領域７４０内の初期のトレンチ開口が、導電層７３０、誘電体層７０２、そして誘電体層７０３でそれぞれ充填されていることを除いて、図６Ａに示される構造と同様であってよい。いくつかの実施形態において、拡張されたＲＤＬ部分７２１は、いずれの誘電体材料を必要とすることなく、導電層７３０及び導電性コンタクト及びピラー７３２−７３３の部分を含んでよい。
図７Ｄを参照すると、実施形態に係るウェハがダイシングされた後のパッケージ基板７６０に電気的に結合された電子パッケージ７００の断面図が示されている。例えば、ＲＤＬ７２０が実装された後に、カーフ領域を完全に又は部分的に取り除いて、それによって、拡張されたＲＤＬ部分７２１を有するダイシングされた電子パッケージ７００を実装するダイシング処理でウェハがダイシングされてよい。実施形態において、ダイシングされた電子パッケージ７００は、半田バンプ７３６でパッケージ基板７６０に電気的に結合されてよい。いくつかの実施形態において、パッケージ基板７６０は、任意のタイプのパッケージング基板であってよい。例えば、パッケージ基板７６０は、ＰＣＢ又はインターポーザなどであってよい。さらに、上述のように、導電性ピラー７３３は、（例えば、図２Ｄ〜図２Ｅにおける実施形態に示されるように）わずかなギャップで互いに間隔が空いている導電性リング又は１つ又は複数の導電性ピラーを形成するために、ダイ７１０の外側の側壁面の上方及び周囲に配置され及び位置してよい。
図８Ａ〜図８Ｄを参照すると、いくつかの実施形態に係る１つ又は複数の電子パッケージ８００−８０１及び８０４を形成するために、ウェハ８９０をパターニングするための処理を示す一連の断面図が示されている。図８Ｄにおける電子パッケージ８００−８０１及び８０４の構造は、拡張されたＲＤＬ部分８２１が、ダイ８１０の側壁面を全体的に囲う導電配線８３２と誘電体層８０２の部分とを有することを除いて、図７Ｄの電子パッケージ７００に関して示され、説明されたそれらの構造と同様である。すなわち、図８Ｄに示されるように、拡張されたＲＤＬ部分８２１は、ダイ８１０の側壁面の厚さ全体を直接囲む誘電体層８０２の部分と、誘電体層８０２の各部分の外側の側壁面の厚さ全体を直接囲む導電配線８３２の部分とで構成される。
図８Ａ〜図８Ｄにおいて、ウェハ８９０並びに電子パッケージ８００−８０１及び８０４は、図７Ａ〜図７Ｄに関連して示され、上述したものと同様であるアクティブ領域８１１を有するダイ８１０と、導電層８３０、誘電体層８０２−８０３、及び導電配線８３２を有する拡張されたＲＤＬ部分８２１を有するＲＤＬ８２０と、カーフ領域８４０と、半田ボール８３４とを含む。
図８Ａを参照すると、実施形態に係る、トレンチ開口８０５が形成された後のウェハ８９０の断面図が示される。実施形態において、ダイ８１０の側壁面全体を露出するために、カーフ領域８４０にトレンチ開口８０５がパターニングされてよい。
図８Ｂを参照すると、実施形態に係る誘電体層８０２及び導電層８３０がアクティブ領域８１１及びトレンチ領域８２２の上方及び周囲に配置された後にウェハ８９０の断面図が示されている。実施形態において、誘電体層８０２は、ダイ８１０の底部及び側壁面に直接配置される。実施形態において、誘電体層８０２は、予め定められた厚みでウェハ８９０のアクティブ面及びカーフ領域８４０の上方に配置される。とはいえ、例示的な実施形態において、初期のトレンチ開口は、誘電体層８０２の予め定められた厚みだけ部分的に充填されてよい。
その後、実施形態において、開口（図示せず）は、任意の好適なパターニングプロセスで誘電体層８０２にパターニングされてよい。いくつかの実施形態において、導電層８３０は、初期のトレンチ開口を完全に充填するために、誘電体層８０２にパターニングされた開口に配置され、かつ、ダイ８１０のアクティブ側及びカーフ領域８４０上の誘電体層８０２の上方に配置される。実施形態において、導電層８３０は、露出され、かつ、任意に研磨された（又は、ポリッシングされた）最底部表面を有してよい。
図８Ｃを参照すると、実施形態に係る拡張されたＲＤＬ部分８２１を有するＲＤＬ８２０が形成された後のウェハ８９０の断面図が示されている。図８Ｃの構造は、カーフ領域８４０内の初期のトレンチ開口が、誘電体層８０２、そして導電層８３０でそれぞれ充填されており、かつ、誘電体層８０２及び導電層８３０の両方がダイ８１０の側壁面全体を全体的に囲んでいることを除いて、図７Ｃに示される構造と同様であってよい。
図８Ｄを参照すると、実施形態に係る、ウェハがダイシングされた後の１つ又は複数の電子パッケージ８００−８０１及び８０４の断面図が示される。例えば、ＲＤＬ８２０が実装された後に、カーフ領域を完全に又は部分的に取り除いて、それによって、拡張されたＲＤＬ部分８２１を有するダイシングされた電子パッケージ８００−８０１及び８０４を実装するダイシング処理でウェハがダイシングされてよい。したがって、例示的な実施形態に示されるように、ダイ８１０は、拡張されたＲＤＬ部分８２１の導電配線８３２及び誘電体層８０２の部分の上面と実質的に同一平面である上面を有してよい。
図９は、本明細書で説明される実施形態の一実施例に係るコンピューティングデバイス９００を示す。図９は、コンピューティングデバイス９００の例を示す。コンピューティングデバイス９００は、マザーボード９０２を収容する。マザーボード９０２は、複数のコンポーネントを含んでよく、限定されることはないが、プロセッサ９０４、デバイスパッケージ９１０（又は、電子パッケージ）及び少なくとも１つの通信チップ９０６を含む。プロセッサ９０４は、マザーボード９０２に物理的にかつ電気的に結合される。いくつかの実施形態に関して、少なくとも１つの通信チップ９０６はまた、マザーボード９０２に物理的にかつ電気的に結合される。他の実施形態に関して、少なくとも１つの通信チップ９０６は、プロセッサ９０４の一部である。
その用途に応じて、コンピューティングデバイス９００は、マザーボード９０２に物理的にかつ電気的に結合されてもよいしそうでなくてもよい他のコンポーネントを含んでよい。これらの他のコンポーネントは、限定されることはないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、映像コーデック、パワーアンプ、グローバルポジショニングシステム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び大容量記憶デバイス（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ））を含む。
少なくとも１つの通信チップ９０６は、コンピューティングデバイス９００間のデータの伝送のための無線通信を可能にする。用語「無線」及びその派生語は、回路、デバイス、システム、方法、技術、通信チャネルなど、非固体媒体を通じた変調電磁放射の使用を通じてデータを通信してよいことを説明するために用いられてよい。用語は、関連するデバイスが有線をまったく含まないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。少なくとも１つの通信チップ９０６は、複数の無線規格又は無線プロトコルのいずれかを実装してよく、限定されることはないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１１２ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生語、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定される任意の他の無線プロトコルを含む。コンピューティングデバイス９００は、複数の通信チップ９０６を含んでよい。例えば、第１の通信チップ９０６は、短距離無線通信、例えば、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）に専用のものであってよく、第２の通信チップ９０６は、長距離無線通信、例えば、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ及びその他に専用のものであってよい。
コンピューティングデバイス９００のプロセッサ９０４は、プロセッサ９０４内にパッケージングされた集積回路ダイを含む。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、レジスタ及び／又はメモリに格納され得る他の電子データに電子データを変換する任意のデバイス又は一部のデバイスを指してよい。デバイスパッケージ９１０は、電子パッケージ、例えば、ウェハレベルパッケージなどであってよい。一実施形態において、デバイスパッケージ９１０は、図１Ａ〜図１Ｂ、図２Ａ〜図２Ｅ、図３Ａ〜図３Ｄ、図４Ａ〜図４Ｄ、図５Ａ〜図５Ｆにおいて説明され、示される電子パッケージのいずれかと実質的に同様であってよい。したがって、デバイスパッケージ９１０は、本明細書、又は、本明細書で説明される図から任意の他のコンポーネントについて説明され、示される拡張されたＲＤＬ部分の構造のいずれかを含んでよい。
材料、特徴及びコンポーネントが、デバイスパッケージ９１０及び／又は本明細書で説明される拡張されたＲＤＬ部分の構造のいずれか（例えば、本明細書で説明される実施形態を必要とし得るマザーボード９０２、プロセッサ９０４、通信チップ９０６及び／又はコンピューティングデバイス９００の他のコンポーネント）のいずれかを必要とし得るコンピューティングデバイス９００のいずれかの他のコンポーネントに限定され得るので、任意のデバイスパッケージ９１０は、単一のコンポーネント／デバイス、コンポーネントのサブセット、及び／又は、システム全体であってよいことに留意する。
少なくとも１つの通信チップ９０６はまた、通信チップ９０６内にパッケージングされる集積回路ダイを含む。いくつかの実施形態に関して、通信チップ９０６の集積回路ダイは、本明細書で説明されるように、拡張されたＲＤＬ部分を有する電子パッケージ上に１つ又は複数のデバイスでパッケージングされてよい。
上述の明細書において、実施形態がそれらの特定の例示的な実施形態を参照して説明されてきた。しかしながら、これら及び同様の用語のすべては、適切な物理量と関連付けられるものであり、単に、これらの量に適用される便宜的な符号に過ぎないことを留意されたい。より広い趣旨及び範囲から逸脱することなく、様々な改良がそれらに対して行われてよいことは明らかである。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味に解釈されるべきである。
以下の例は、さらなる実施形態に関する。異なる複数の実施形態の様々な特徴が、様々な異なる用途に適合すべく、包含されるいくつかの特徴、及び、除外された他の複数の特徴と様々に組み合わされ得る。
以下の例は、さらなる実施形態に関するものである。
例１：パッケージ基板の上方にあるＲＤＬであって、第１の誘電体層内にある導電層と、導電層及び第１の誘電体層の上方にある第２の誘電体層とを有するＲＤＬと、第１の厚さを有するＲＤＬの拡張された部分であって、第１の厚さは、第１の誘電体層の底面から第２の誘電体層の最上部表面へと垂直に延在する、ＲＤＬの拡張された部分と、ＲＤＬ上にあるダイであって、ダイは、複数の側壁面、上面及び上面とは反対側にある底面を有し、ダイは、ダイの底面上にあるアクティブ領域を有し、第１の厚さは、第１の誘電体層の底面からダイの底面へ垂直に延在するＲＤＬの第２の厚さよりも厚く、拡張された部分は、底面の第１の領域及び側壁面の第２の領域の上方及び周囲にあり、アクティブ領域は、第２の誘電体層の最上部表面の下方に配置される上面を有する、ダイとを備える電子パッケージ。
例２：ＲＤＬ内にある複数のビアをさらに備え、複数のビアは、導電層をアクティブ領域に電気的に結合する、例１の電子パッケージ。
例３：拡張された部分は、第１の誘電体層、導電層及び第２の誘電体層の部分を有する、例１〜例２の電子パッケージ。
例４：第２の領域は、ダイの複数の側壁面上にあるトレンチ形状の領域であり、トレンチ形状の領域は、ダイの底面上にある第１の領域と直接結合し、複数の側壁面のそれぞれにおけるトレンチ形状の領域は、ＲＤＬの拡張された部分により直接囲まれている、例１〜例３の電子パッケージ。
例５：トレンチ形状の領域は、拡張された部分の第２の誘電体層の部分により直接囲まれており、導電層の部分は、露出した側壁面を有し、第２の誘電体層の部分は、ダイの複数の側壁面及び導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、例１〜例４の電子パッケージ。
例６：ダイの底面上にあるクラック止め構造であって、アクティブ領域はクラック止め構造により囲まれている、クラック止め構造と、ＲＤＬをパッケージ基板に電気的に結合する複数の半田ボールとをさらに備える、例１〜例５の電子パッケージ。
例７：第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、１つ又は複数の第１の誘電体材料は、１つ又は複数の第２の誘電体材料と同一である、又は、１つ又は複数の第２の誘電体材料とは異なる、例１〜例６の電子パッケージ。
例８：トレンチ形状の領域は、アクティブ領域の厚さよりも大きい厚さを有し、拡張された部分の第２の誘電体層の最上部表面は、トレンチ形状の領域の最上部表面と直接結合する、例１〜例７の電子パッケージ。
例９：ＲＤＬの拡張された部分にある１つ又は複数の導電性コンタクトをさらに備え、１つ又は複数の導電性コンタクトは、導電層の部分の直接上にあり、各導電性コンタクトは、導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、例１〜例８の電子パッケージ。
例１０：基板の第１の面に複数のトレンチ開口を形成する段階と、基板のトレンチ開口及び第１の面の上方に第１の誘電体層を配置する段階と、第１の誘電体層の上方に導電層を配置する段階と、導電層及び第１の誘電体層の上方に第２の誘電体層を配置してＲＤＬを形成する段階であって、ＲＤＬは、導電層並びに第１の誘電体層及び第２の誘電体層を有する、段階と、トレンチ開口の上方に配置される基板の領域を除去して、基板を複数の電子パッケージにダイシングする段階であって、領域のそれぞれは、ＲＤＬの表面から第１の面とは反対側にある基板の第２の面へと垂直に延在し、ダイシングされた電子パッケージのそれぞれは、第１の厚さを有するＲＤＬの拡張された部分であって、第１の厚さは、第２の誘電体層の底面から第１の誘電体層の最上部表面へと垂直に延在する、ＲＤＬの拡張された部分と、ＲＤＬ及び拡張された部分の上方にあるダイであって、ダイは複数の側壁面、上面及び上面とは反対側にある底面を有し、ダイは、ダイの底面上にあるアクティブ領域を有し、第１の厚さは、第２の誘電体層の底面からダイの底面へと垂直に延在するＲＤＬの第２の厚さよりも厚く、拡張された部分は、底面の第１の領域及び側壁面の第２の領域の上方及び周囲にあり、アクティブ領域は、第１の誘電体層の最上部表面の下方に配置される上面を有する、ダイとを備える、電子パッケージを形成する方法。
例１１：ＲＤＬの第１の誘電体層に複数のビアを配置する段階をさらに備え、複数のビアは、導電層をアクティブ領域に電気的に結合する、例１０の方法。
例１２：拡張された部分は、第１の誘電体層、導電層及び第２の誘電体層の部分を有する、例１０〜例１１の方法。
例１３：第２の領域は、ダイの側壁面上にあるトレンチ形状の領域であり、トレンチ形状の領域は、ダイの底面上にある第１の領域と直接結合し、側壁面のそれぞれにあるトレンチ形状の領域は、ＲＤＬの拡張された部分により直接囲まれている、例１０〜例１２の方法。
例１４：トレンチ形状の領域は、拡張された部分の第１の誘電体層の部分により直接囲まれており、導電層の部分は、露出した側壁面を有し、第１の誘電体層の部分は、ダイの側壁面及び導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、例１０〜例１３の電子パッケージ。
例１５：ダイの底面上にクラック止め構造を配置する段階であって、アクティブ領域は、クラック止め構造により囲まれている、段階と、複数の半田ボールによりＲＤＬをパッケージ基板に電気的に結合する段階とをさらに備える、例１０〜例１４の電子パッケージ。
例１６：第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、１つ又は複数の第１の誘電体材料は、１つ又は複数の第２の誘電体材料と同一である、又は、１つ又は複数の第２の誘電体材料とは異なる、例１０〜例１５の方法。
例１７：トレンチ形状の領域は、アクティブ領域の厚さよりも大きい厚さを有し、拡張された部分の第１の誘電体層の最上部表面は、トレンチ形状の領域の最上部表面と直接結合する、例１０〜例１６の方法。
例１８：ＲＤＬの拡張された部分にある１つ又は複数の導電性コンタクトをさらに備え、１つ又は複数の導電性コンタクトは、導電層の部分の直接上にあり、各導電性コンタクトは、導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、例１０〜例１７の方法。
例１９：パッケージ基板と、パッケージ基板に電気的に結合される再分配層（ＲＤＬ）と、ＲＤＬによりパッケージ基板に電気的に結合されるダイとを備え、ダイは、複数の側壁面と、上面と、上面とは反対側にある底面とを有し、ダイは、ダイの底面上にアクティブ領域を有し、ＲＤＬは、第１の誘電体層内にある導電層と、導電層及び第１の誘電体層の上方にある第２の誘電体層と、第２の誘電体層内にある複数のビアであって、導電層をアクティブ領域に電気的に結合する複数のビアと、第１の厚さを有するＲＤＬの拡張された部分であって、第１の厚さは、第１の誘電体層の底面から第２の誘電体層の最上部表面へと垂直に延在しており、第１の厚さは、第１の誘電体層の底面からダイの底面へと垂直に延在するＲＤＬの第２の厚さよりも厚く、拡張された部分は、底面の領域及び側壁面のトレンチ形状の領域の上方及び周囲にあり、アクティブ領域は、第２の誘電体層の最上部表面の下方に配置される上面を有し、拡張された部分は、第１の誘電体層、導電層及び第２の誘電体層の部分を有し、導電層の部分は、露出した側壁面を有し、導電性コンタクトは、拡張された部分の導電層の部分の直接上にあり、各導電性コンタクト導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、ＲＤＬの拡張された部分と
を有する、電子パッケージ。
例２０：トレンチ形状の領域は、ダイの底面上にある領域と直接結合し、側壁面のそれぞれにあるトレンチ形状の領域は、ＲＤＬの拡張された部分により直接囲まれている、例１９の電子パッケージ。
例２１：トレンチ形状の領域は、拡張された部分の第２の誘電体層の部分により直接囲まれており、第２の誘電体層の部分は、ダイの側壁面及び導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、例１９〜例２０の電子パッケージ。
例２２：ダイの底面上にあるクラック止め構造であって、アクティブ領域はクラック止め構造により囲まれている、クラック止め構造と、パッケージ基板の上面にある第１の領域にＲＤＬを電気的に結合する複数の半田ボールと、パッケージ基板の上面にある第２の領域に導電層の部分を電気的に結合する導電性インターコネクトであって、導電性インターコネクトは、導電層の部分の露出した側壁面と実質的に同一平面である露出した側壁面を有し、第１の領域は、全体的に第２の領域のフットプリント内にあり、導電性領域は導電性リング及び複数の導電性ピラーを有する、導電性インターコネクトとをさらに備える、例１９〜例２１の電子パッケージ。
例２３：第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、１つ又は複数の第１の誘電体材料は、１つ又は複数の第２の誘電体材料と同一である、又は、１つ又は複数の第２の誘電体材料とは異なる、例１９〜例２２の電子パッケージ。
例２４：トレンチ形状の領域は、アクティブ領域の厚さよりも大きい厚さを有し、拡張された部分の第２の誘電体層の最上部表面は、トレンチ形状の領域の最上部表面と直接結合する、例１９〜例２３の電子パッケージ。
例２５：導電層の部分の露出した表面、又は、導電性コンタクトの露出した表面のうちの１つ又は複数に電気的に結合される導電性シールドであって、ダイの上面及び側壁面の上方及び周囲にある導電性シールドをさらに備える、例１９〜例２４の電子パッケージ。
本発明の図示の実施形態についての上記説明は、要約に記載されているものも含めて、網羅的なものではなく、開示した厳密な形態に本発明を限定するものでもない。例示を目的として本発明の具体的な実施例及び本発明の例を本明細書において記載しているが、当業者であれば認めるように、本発明の範囲内において様々な均等な変形例が実施可能である。
上述した説明を踏まえて、これらの修正が本発明に対して行われてよい。以下の特許請求の範囲において用いられる用語は、本明細書及び特許請求の範囲において開示される特定の実施例に本発明が限定されるものと解釈されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲により全体的判断されるべきであり、確立されたクレーム解釈の原則に従って解釈されるべきである。
上述の明細書において、方法及び装置がそれらの特定の例示的な実施形態を参照して説明されてきた。より広い趣旨及び範囲から逸脱することなく、様々な改良がそれらに対して行われてよいことは明らかである。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味に解釈されるべきである。
［他の可能な項目］
[項目１］
パッケージ基板の上方にある再分配層（ＲＤＬ）であって、
第１の誘電体層内にある導電層と、
上記導電層及び上記第１の誘電体層の上方にある第２の誘電体層と、
第１の厚さを有する上記ＲＤＬの拡張された部分であって、上記第１の厚さは、上記第１の誘電体層の底面から上記第２の誘電体層の最上部表面へと垂直に延在する、上記ＲＤＬの拡張された部分と
を有する、ＲＤＬと、
上記ＲＤＬ上にあるダイであって、上記ダイは、複数の側壁面、上面及び上記上面とは反対側にある底面を有し、上記ダイは、上記ダイの上記底面に配置されるアクティブ領域を有し、上記ＲＤＬは、上記アクティブ領域を上記パッケージ基板に電気的に結合し、上記第１の厚さは、上記第１の誘電体層の上記底面から上記ダイの上記底面へと垂直に延在する上記ＲＤＬの第２の厚さよりも厚く、上記拡張された部分は、上記ダイの上記底面の第１の領域及び上記ダイの上記複数の側壁面の第２の領域の上方及び周囲にある、ダイと
を備える電子パッケージ。
[項目２］
上記第２の誘電体層内にある複数のビアをさらに備え、上記複数のビアは、上記導電層を上記アクティブ領域に電気的に結合する、項目１に記載の電子パッケージ。
[項目３］
上記アクティブ領域は、上記第１の誘電体層の上記最上部表面の下方に配置される上面を有し、上記拡張された部分は、上記第１の誘電体層、上記導電層及び上記第２の誘電体層の部分を有する、項目１に記載の電子パッケージ。
[項目４］
上記第２の領域は、上記ダイの上記複数の側壁面上にあるトレンチ形状の領域であり、上記トレンチ形状の領域は、上記ダイの上記底面上にある上記第１の領域と直接結合し、上記第１の領域は、上記ダイの上記底面上の周辺領域であり、上記複数の側壁面のそれぞれにおける上記トレンチ形状の領域は、上記ＲＤＬの上記拡張された部分により直接囲まれている、項目３に記載の電子パッケージ。
[項目５］
上記トレンチ形状の領域は、上記拡張された部分の上記第２の誘電体層の上記部分により直接囲まれており、上記導電層の上記部分は、露出した側壁面を有し、上記第２の誘電体層の上記部分は、上記ダイの上記複数の側壁面及び上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である露出した側壁面を有する、項目４に記載の電子パッケージ。
[項目６］
上記ダイの上記底面上にあるクラック止め構造であって、上記アクティブ領域は上記クラック止め構造により囲まれている、クラック止め構造と、
上記ＲＤＬを上記パッケージ基板に電気的に結合する複数の半田ボールと
をさらに備える、項目１に記載の電子パッケージ。
[項目７］
上記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、上記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、上記１つ又は複数の第１の誘電体材料は、上記１つ又は複数の第２の誘電体材料と同一である、又は、上記１つ又は複数の第２の誘電体材料とは異なる、項目１に記載の電子パッケージ。
[項目８］
上記トレンチ形状の領域は、上記アクティブ領域の厚さよりも大きい厚さを有し、上記拡張された部分の上記第２の誘電体層の上記最上部表面は、上記トレンチ形状の領域の最上部表面と直接結合する、項目５に記載の電子パッケージ。
[項目９］
上記ＲＤＬの上記拡張された部分にある１つ又は複数の導電性コンタクトをさらに備え、上記１つ又は複数の導電性コンタクトは上記導電層の上記部分の直接上にあり、各導電性コンタクトは、上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である露出した側壁面を有する、項目５に記載の電子パッケージ。
[項目１０］
基板のアクティブ面に複数のトレンチ開口を形成する段階であって、上記基板は複数のダイ領域及び複数のカーフ領域を有し、各ダイ領域は上記アクティブ面上に配置されたアクティブ領域を有する、段階と、
上記アクティブ面の上方及び上記複数のトレンチ開口内に第１の誘電体層を配置してトレンチを形成する段階であって、上記トレンチは、上記アクティブ領域の厚さよりも大きい厚さを有する、段階と、
上記第１の誘電体層の上方に導電層を配置する段階であって、上記導電層は上記アクティブ領域及び上記トレンチの上方に配置される、段階と、
上記導電層及び上記第１の誘電体層の上方に第２の誘電体層を配置する段階であって、上記導電層、上記第１の誘電体層及び上記第２の誘電体層、並びに、上記トレンチは、上記基板の上記アクティブ面に直接パターニングされた第１の再分配層（ＲＤＬ）の一部である、段階と、
上記基板から上記複数のカーフ領域を除去して、上記複数のダイ領域、上記第１のＲＤＬ及び上記トレンチをダイシングし、１つ又は複数の電子パッケージを形成する段階であって、各電子パッケージは、拡張された部分を有する第２のＲＤＬ上に配置されたダイを有し、上記ダイは、複数の側壁面と、上面と、上記上面とは反対側にある底面とを有し、各側壁面は、上記ダイシングされたトレンチのうちの１つから形成されるトレンチ形状の領域を有し、上記拡張された部分は、上記ダイの上記底面上にある領域及び上記ダイの上記複数の側壁面上にある上記トレンチ形状の領域の上方及び周囲にある、段階と
を備える、電子パッケージを形成する方法。
[項目１１］
上記ダイは、上記ダイシングされた複数のダイ領域のうちの１つから形成され、上記第２のＲＤＬは、上記ダイシングされた第１のＲＤＬの一部であり、上記拡張された部分は、上記ダイシングされた第１のＲＤＬ及び上記ダイシングされたトレンチの一部であり、上記トレンチ形状の領域は、上記ダイシングされたトレンチの一部であった上記第１の誘電体層で全体的に充填され、上記拡張された部分は、上記第２の誘電体層の底面から上記第１の誘電体層の最上部表面へと垂直に延在する第１の厚さを有し、上記第１の厚さは、上記第２の誘電体層の上記底面から上記ダイの上記底面へと垂直に延在する上記第２のＲＤＬの第２の厚さよりも厚い、項目１１に記載の方法。
[項目１２］
上記アクティブ領域は、上記第１の誘電体層の上記最上部表面の下方に配置された上面を有し、上記拡張された部分は、上記第１の誘電体層、上記導電層及び上記第２の誘電体層の部分を有する、項目１１に記載の方法。
[項目１３］
上記トレンチ形状の領域は、上記ダイの上記底面上にある上記領域と直接結合し、上記領域は、上記ダイの上記底面上の周辺領域であり、各側壁面における上記トレンチ形状の領域は、上記第２のＲＤＬの上記拡張された部分により直接囲まれている、項目１２に記載の方法。
[項目１４］
上記複数のカーフ領域を除去することで、上記導電層の上記一部にある側壁面、及び、上記第１の誘電体層の上記部分にある側壁面を露出させ、上記第１の誘電体層の上記部分の上記露出した側壁面は、上記ダイの上記側壁面及び上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である、項目１３に記載の方法。
[項目１５］
上記基板から上記複数のカーフ領域を除去する前に、
上記第１の誘電体層内に複数のビアを配置する段階であって、上記複数のビアは上記導電層を上記アクティブ領域に電気的に結合する、段階と、
上記複数のダイ領域の上記底面上にクラック止め構造を配置する段階であって、各アクティブ領域は、上記クラック止め構造のうちの１つにより囲まれている、段階と、
複数の半田ボールにより、上記第１のＲＤＬをパッケージ基板に電気的に結合する段階と
をさらに備える、項目１０に記載の方法。
[項目１６］
上記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、上記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、上記１つ又は複数第１の誘電体材料は、上記１つ又は複数の第２の誘電体材料と同一である、又は、上記１つ又は複数の第２の誘電体材料とは異なる、項目１０に記載の方法。
[項目１７］
上記トレンチ形状の領域は、上記アクティブ領域の上記厚さよりも大きい厚さを有し、上記拡張された部分の上記第１の誘電体層の上記最上部表面は、上記トレンチ形状の領域の最上部表面と直接結合する、項目１０に記載の方法。
[項目１８］
上記基板から上記複数のカーフ領域を除去する前に、
上記拡張された部分に１つ又は複数の導電性コンタクトを配置する段階をさらに備え、上記１つ又は複数の導電性コンタクトは、上記導電層の上記部分の直接上にあり、上記１つ又は複数の導電性コンタクトは、上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である露出した側壁面を有する、項目１４に記載の方法。
[項目１９］
パッケージ基板と、
上記パッケージ基板に電気的に結合される再分配層（ＲＤＬ）と、
上記ＲＤＬにより上記パッケージ基板に電気的に結合されるダイと
を備え、上記ダイは、複数の側壁面と、上面と、上記上面とは反対側にある底面とを有し、上記ダイは、上記ダイの上記底面上にアクティブ領域を有し、上記ＲＤＬは、
第１の誘電体層内にある導電層と、
上記導電層及び上記第１の誘電体層の上方にある第２の誘電体層と、
上記第２の誘電体層内にある複数のビアであって、上記導電層を上記アクティブ領域に電気的に結合する複数のビアと、
第１の厚さを有する上記ＲＤＬの拡張された部分であって、上記第１の厚さは、上記第１の誘電体層の底面から上記第２の誘電体層の最上部表面へと垂直に延在しており、上記第１の厚さは、上記第１の誘電体層の上記底面から上記ダイの上記底面へと垂直に延在する上記ＲＤＬの第２の厚さよりも厚く、上記拡張された部分は、上記ダイの上記底面にある領域及び上記複数の側壁面にあるトレンチ形状の領域の上方及び周囲にあり、上記アクティブ領域は、上記第２の誘電体層の上記最上部表面の下方に配置される上面を有し、上記拡張された部分は、１つ又は複数の導電性コンタクトと、上記第１の誘電体層、上記導電層及び上記第２の誘電体層の１つ又は複数の部分とを有し、上記１つ又は複数の導電性コンタクトは、上記導電層の上記部分の直接上にあり、上記１つ又は複数の導電性コンタクトは、上記導電層の上記部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、上記ＲＤＬの拡張された部分と
を有する、電子パッケージ。
[項目２０］
上記トレンチ形状の領域は、上記ダイの上記底面上にある上記領域と直接結合し、上記領域は、上記ダイの上記底面上の周辺領域であり、上記複数の側壁面のそれぞれにおける上記トレンチ形状の領域は、上記ＲＤＬの上記拡張された部分により直接囲まれている、項目１９に記載の電子パッケージ。
[項目２１］
上記トレンチ形状の領域は、上記拡張された部分の上記第２の誘電体層の上記部分により直接囲まれており、上記第２の誘電体層の上記部分は、上記ダイの上記側壁面、上記１つ又は複数の導電性コンタクトの上記露出した側壁面及び上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である露出した側壁面を有する、項目１９に記載の電子パッケージ。
[項目２２］
上記ダイの上記底面上にあるクラック止め構造であって、上記アクティブ領域は上記クラック止め構造により囲まれている、クラック止め構造と、
上記パッケージ基板の上面に配置される第１の領域に上記ＲＤＬを電気的に結合する複数の半田ボールと、
上記パッケージ基板の上記上面に配置される第２の領域に上記拡張された部分を電気的に結合する導電性インターコネクトであって、上記導電性インターコネクトは、上記導電層の上記部分の上記露出した側壁面と実質的に同一平面である１つ又は複数の露出した側壁面を有し、上記第１の領域は、全体的に上記第２の領域のフットプリント内にあり、上記導電性インターコネクトは導電性リング及び複数の導電性ピラーを有する、導電性インターコネクトと
をさらに備える、項目１９に記載の電子パッケージ。
[項目２３］
上記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、上記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、上記１つ又は複数の第１の誘電体材料は、上記１つ又は複数の第２の誘電体材料と同一である、又は、上記１つ又は複数の第２の誘電体材料とは異なる、項目１９に記載の電子パッケージ。
[項目２４］
上記トレンチ形状の領域は、上記アクティブ領域の厚さよりも大きい厚さを有し、上記拡張された部分の上記第２の誘電体層の上記最上部表面は、上記トレンチ形状の領域の最上部表面と直接結合する、項目１９に記載の電子パッケージ。
[項目２５］
上記導電層の上記部分の上記露出した側壁面、又は、上記１つ又は複数の導電性コンタクトの上記露出した側壁面のうちの上記２つ又はそれより多くに電気的に結合される導電性シールドであって、上記ダイの上記上面及び側壁面の上方及び周囲にある導電性シールドをさらに備える、項目２２に記載の電子パッケージ。

Claims (25)

  1. パッケージ基板の上方にある再分配層（ＲＤＬ）であって、前記ＲＤＬは、
    第１の誘電体層内にある導電層と、
    前記導電層及び前記第１の誘電体層の上方にある第２の誘電体層と、
    第１の厚さを有する前記ＲＤＬの拡張された部分であって、前記第１の厚さは、前記第１の誘電体層の底面から前記第２の誘電体層の最上部表面へと垂直に延在する、前記ＲＤＬの拡張された部分と
    を有する、ＲＤＬと、
    前記ＲＤＬ上にあるダイであって、前記ダイは、複数の側壁面、上面及び前記上面とは反対側にある底面を有し、前記ダイは、前記ダイの前記底面に配置されるアクティブ領域を有し、前記ＲＤＬは、前記アクティブ領域を前記パッケージ基板に電気的に結合し、前記第１の厚さは、前記第１の誘電体層の前記底面から前記ダイの前記底面へと垂直に延在する前記ＲＤＬの第２の厚さよりも厚く、前記拡張された部分は、前記ダイの前記底面の第１の領域及び前記ダイの前記複数の側壁面の第２の領域の上方及び周囲にある、ダイと
    を備える電子パッケージ。
  2. 前記第２の誘電体層内にある複数のビアをさらに備え、前記複数のビアは、前記導電層を前記アクティブ領域に電気的に結合する、請求項１に記載の電子パッケージ。
  3. 前記アクティブ領域は、前記第１の誘電体層の前記最上部表面の下方に配置される上面を有し、前記拡張された部分は、前記第１の誘電体層、前記導電層及び前記第２の誘電体層の部分を有する、請求項１又は２に記載の電子パッケージ。
  4. 前記第２の領域は、前記ダイの前記複数の側壁面上にあるトレンチ形状の領域であり、前記トレンチ形状の領域は、前記ダイの前記底面上にある前記第１の領域と直接結合し、前記第１の領域は、前記ダイの前記底面上の周辺領域であり、前記複数の側壁面のそれぞれにおける前記トレンチ形状の領域は、前記ＲＤＬの前記拡張された部分により直接囲まれている、請求項１又は２に記載の電子パッケージ。
  5. 前記トレンチ形状の領域は、前記拡張された部分の前記第２の誘電体層の前記部分により直接囲まれており、前記導電層の前記部分は、露出した側壁面を有し、前記第２の誘電体層の前記部分は、前記ダイの前記複数の側壁面及び前記導電層の前記部分の前記露出した側壁面と実質的に同一平面である露出した側壁面を有する、請求項４に記載の電子パッケージ。
  6. 前記ダイの前記底面上にあるクラック止め構造であって、前記アクティブ領域は前記クラック止め構造により囲まれている、クラック止め構造と
    前記ＲＤＬを前記パッケージ基板に電気的に結合する複数の半田ボールと
    をさらに備える、請求項１又は２に記載の電子パッケージ。
  7. 前記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、前記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、前記１つ又は複数の第１の誘電体材料は、前記１つ又は複数の第２の誘電体材料と同一である、又は、前記１つ又は複数の第２の誘電体材料とは異なる、請求項１又は２に記載の電子パッケージ。
  8. 前記トレンチ形状の領域は、前記アクティブ領域の厚さよりも大きい厚さを有し、前記拡張された部分の前記第２の誘電体層の前記最上部表面は、前記トレンチ形状の領域の最上部表面と直接結合する、請求項５に記載の電子パッケージ。
  9. 前記ＲＤＬの前記拡張された部分にある１つ又は複数の導電性コンタクトをさらに備え、前記１つ又は複数の導電性コンタクトは前記導電層の前記部分の直接上にあり、各導電性コンタクトは、前記導電層の前記部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、請求項１又は２に記載の電子パッケージ。
  10. 基板のアクティブ面に複数のトレンチ開口を形成する段階であって、前記基板は複数のダイ領域及び複数のカーフ領域を有し、各ダイ領域は前記アクティブ面上に配置されたアクティブ領域を有する、段階と、
    前記アクティブ面の上方及び前記複数のトレンチ開口内に第１の誘電体層を配置してトレンチを形成する段階であって、前記トレンチは、前記アクティブ領域の厚さよりも大きい厚さを有する、段階と、
    前記第１の誘電体層の上方に導電層を配置する段階であって、前記導電層は、前記アクティブ領域及び前記トレンチの上方に配置される、段階と、
    前記導電層及び前記第１の誘電体層の上方に第２の誘電体層を配置する段階であって、前記導電層、前記第１の誘電体層及び前記第２の誘電体層、並びに、前記トレンチは、前記基板の前記アクティブ面に直接パターニングされた第１の再分配層（第１のＲＤＬ）の一部である、段階と、
    前記基板から前記複数のカーフ領域を除去して、前記複数のダイ領域、前記第１のＲＤＬ及び前記トレンチをダイシングし、１つ又は複数の電子パッケージを形成する段階であって、各電子パッケージは、拡張された部分を有する第２のＲＤＬ上に配置されたダイを有し、前記ダイは、複数の側壁面と、上面と、前記上面とは反対側にある底面とを有し、各側壁面は、前記ダイシングされたトレンチのうちの１つから形成されたトレンチ形状の領域を有し、前記拡張された部分は、前記ダイの前記底面上にある領域及び前記ダイの前記複数の側壁面上にある前記トレンチ形状の領域の上方及び周囲にある、段階と
    を備える、電子パッケージを形成する方法。
  11. 前記ダイは、前記ダイシングされた複数のダイ領域のうちの１つから形成され、前記第２のＲＤＬは、前記ダイシングされた第１のＲＤＬの一部であり、前記拡張された部分は、前記ダイシングされた第１のＲＤＬ及び前記ダイシングされたトレンチの一部であり、前記トレンチ形状の領域は、前記ダイシングされたトレンチの一部であった前記第１の誘電体層で全体的に充填され、前記拡張された部分は、前記第２の誘電体層の底面から前記第１の誘電体層の最上部表面へと垂直に延在する第１の厚さを有し、前記第１の厚さは、前記第２の誘電体層の前記底面から前記ダイの前記底面へと垂直に延在する前記第２のＲＤＬの第２の厚さよりも厚い、請求項１０に記載の方法。
  12. 前記アクティブ領域は、前記第１の誘電体層の前記最上部表面の下方に配置された上面を有し、前記拡張された部分は、前記第１の誘電体層、前記導電層及び前記第２の誘電体層の部分を有する、請求項１１に記載の方法。
  13. 前記トレンチ形状の領域は、前記ダイの前記底面上にある前記領域と直接結合し、前記領域は、前記ダイの前記底面上の周辺領域であり、各側壁面における前記トレンチ形状の領域は、前記第２のＲＤＬの前記拡張された部分により直接囲まれている、請求項１０又は１１に記載の方法。
  14. 前記複数のカーフ領域を除去することで、前記導電層の前記部分にある側壁面、及び、前記第１の誘電体層の前記部分にある側壁面を露出させ、前記第１の誘電体層の前記部分の前記露出した側壁面は、前記ダイの前記側壁面及び前記導電層の前記部分の前記露出した側壁面と実質的に同一平面である、請求項１０又は１１に記載の方法。
  15. 前記基板から前記複数のカーフ領域を除去する前に、
    前記第１の誘電体層内に複数のビアを配置する段階であって、前記複数のビアは前記導電層を前記アクティブ領域に電気的に結合する、段階と、
    前記複数のダイ領域の前記底面上にクラック止め構造を配置する段階であって、各アクティブ領域は、前記クラック止め構造のうちの１つにより囲まれている、段階と、
    複数の半田ボールにより、前記第１のＲＤＬをパッケージ基板に電気的に結合する段階と
    をさらに備える、請求項１０又は１１に記載の方法。
  16. 前記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、前記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、前記１つ又は複数の第１の誘電体材料は、前記１つ又は複数の第２の誘電体材料と同一である、又は、前記１つ又は複数の第２の誘電体材料とは異なる、請求項１０又は１１に記載の方法。
  17. 前記トレンチ形状の領域は、前記アクティブ領域の前記厚さよりも大きい厚さを有し、前記拡張された部分の前記第１の誘電体層の前記最上部表面は、前記トレンチ形状の領域の最上部表面と直接結合する、請求項１１に記載の方法。
  18. 前記基板から前記複数のカーフ領域を除去する前に、
    前記拡張された部分に１つ又は複数の導電性コンタクトを配置する段階をさらに備え、前記１つ又は複数の導電性コンタクトは、前記導電層の前記部分の直接上にあり、前記１つ又は複数の導電性コンタクトは、前記導電層の前記部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、請求項１０又は１１に記載の方法。
  19. パッケージ基板と、
    前記パッケージ基板に電気的に結合される再分配層（ＲＤＬ）と、
    前記ＲＤＬにより前記パッケージ基板に電気的に結合されるダイと
    を備え、前記ダイは、複数の側壁面と、上面と、前記上面とは反対側にある底面とを有し、前記ダイは、前記ダイの前記底面上にあるアクティブ領域を有し、前記ＲＤＬは、
    第１の誘電体層内にある導電層と、
    前記導電層及び前記第１の誘電体層の上方にある第２の誘電体層と、
    前記第２の誘電体層内にある複数のビアであって、前記導電層を前記アクティブ領域に電気的に結合する複数のビアと、
    第１の厚さを有する前記ＲＤＬの拡張された部分であって、前記第１の厚さは、前記第１の誘電体層の底面から前記第２の誘電体層の最上部表面へと垂直に延在しており、前記第１の厚さは、前記第１の誘電体層の前記底面から前記ダイの前記底面へと垂直に延在する前記ＲＤＬの第２の厚さよりも厚く、前記拡張された部分は、前記ダイの前記底面にある領域及び前記複数の側壁面にあるトレンチ形状の領域の上方及び周囲にあり、前記アクティブ領域は、前記第２の誘電体層の前記最上部表面の下方に配置される上面を有し、前記拡張された部分は、１つ又は複数の導電性コンタクトと、前記第１の誘電体層、前記導電層及び前記第２の誘電体層の１つ又は複数の部分とを有し、前記１つ又は複数の導電性コンタクトは、前記導電層の前記部分の直接上にあり、前記１つ又は複数の導電性コンタクトは、前記導電層の前記部分の露出した側壁面と実質的に同一平面である露出した側壁面を有する、前記ＲＤＬの拡張された部分と
    を有する、電子パッケージ。
  20. 前記トレンチ形状の領域は、前記ダイの前記底面上にある前記領域と直接結合し、前記領域は、前記ダイの前記底面上の周辺領域であり、前記複数の側壁面のそれぞれにおける前記トレンチ形状の領域は、前記ＲＤＬの前記拡張された部分により直接囲まれている、請求項１９に記載の電子パッケージ。
  21. 前記トレンチ形状の領域は、前記拡張された部分の前記第２の誘電体層の前記部分により直接囲まれており、前記第２の誘電体層の前記部分は、前記ダイの前記側壁面、前記１つ又は複数の導電性コンタクトの前記露出した側壁面及び前記導電層の前記部分の前記露出した側壁面と実質的に同一平面である露出した側壁面を有する、請求項１９又は２０に記載の電子パッケージ。
  22. 前記ダイの前記底面上にあるクラック止め構造であって、前記アクティブ領域は前記クラック止め構造により囲まれている、クラック止め構造と
    前記パッケージ基板の上面に配置される第１の領域に前記ＲＤＬを電気的に結合する複数の半田ボールと、
    前記パッケージ基板の前記上面に配置される第２の領域に前記拡張された部分を電気的に結合する導電性インターコネクトであって、前記導電性インターコネクトは、前記導電層の前記部分の前記露出した側壁面と実質的に同一平面である１つ又は複数の露出した側壁面を有し、前記第１の領域は、全体的に前記第２の領域のフットプリント内にあり、前記導電性インターコネクトは導電性リング及び複数の導電性ピラーを有する、導電性インターコネクトと
    をさらに備える、請求項１９又は２０に記載の電子パッケージ。
  23. 前記第１の誘電体層は１つ又は複数の第１の誘電体材料を有し、前記第２の誘電体層は１つ又は複数の第２の誘電体材料を有し、前記１つ又は複数の第１の誘電体材料は、前記１つ又は複数の第２の誘電体材料と同一である、又は、前記１つ又は複数の第２の誘電体材料とは異なる、請求項１９又は２０に記載の電子パッケージ。
  24. 前記トレンチ形状の領域は、前記アクティブ領域の厚さよりも大きい厚さを有し、前記拡張された部分の前記第２の誘電体層の前記最上部表面は、前記トレンチ形状の領域の最上部表面と直接結合する、請求項１９又は２０に記載の電子パッケージ。
  25. 前記導電層の前記部分の前記露出した側壁面、又は、前記１つ又は複数の導電性コンタクトの前記露出した側壁面のうちの前記２つ又はそれより多くに電気的に結合される導電性シールドであって、前記ダイの前記上面及び側壁面の上方及び周囲にある導電性シールドをさらに備える、請求項２２に記載の電子パッケージ。
JP2020194702A 2020-03-27 2020-11-24 パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上 Pending JP2021158336A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/833,169 US20210305158A1 (en) 2020-03-27 2020-03-27 Novel wlcsp reliability improvement for package edges including package shielding
US16/833,169 2020-03-27

Publications (1)

Publication Number Publication Date
JP2021158336A true JP2021158336A (ja) 2021-10-07

Family

ID=77659295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020194702A Pending JP2021158336A (ja) 2020-03-27 2020-11-24 パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上

Country Status (5)

Country Link
US (1) US20210305158A1 (ja)
JP (1) JP2021158336A (ja)
KR (1) KR20210120812A (ja)
CN (1) CN113451230A (ja)
DE (1) DE102020130853A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195809B2 (en) * 2018-12-28 2021-12-07 Stmicroelectronics Ltd Semiconductor package having a sidewall connection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714448B2 (en) * 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
US9837375B2 (en) * 2016-02-26 2017-12-05 Semtech Corporation Semiconductor device and method of forming insulating layers around semiconductor die
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
TWI701745B (zh) * 2018-08-28 2020-08-11 財團法人工業技術研究院 異質整合組裝結構及其製造方法
US20210210538A1 (en) * 2020-01-02 2021-07-08 Xintec Inc. Chip package and method for forming the same

Also Published As

Publication number Publication date
KR20210120812A (ko) 2021-10-07
US20210305158A1 (en) 2021-09-30
DE102020130853A1 (de) 2021-09-30
CN113451230A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
TWI508273B (zh) 影像感測元件封裝構件及其製作方法
US9570350B2 (en) Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR102527409B1 (ko) 칩들 사이에 열 전달 블록을 배치한 반도체 패키지 및 제조 방법
TWI704657B (zh) 針對用於半導體封裝之矽橋的無金屬框設計
KR102041661B1 (ko) 팬-아웃 반도체 패키지
TWI556335B (zh) 包含組合有貫矽導孔的細間距單嵌背側金屬再分佈線的３ｄ內連線結構
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
KR101959284B1 (ko) 반도체 장치 및 그 형성방법
TWI605557B (zh) 電子封裝件及其製法與基板結構
TW202129876A (zh) 微電子裝置總成及封裝、以及相關方法及系統
JP2007180529A (ja) 半導体装置およびその製造方法
JP2015534287A (ja) 半導体デバイス及びその製造方法
KR20120128457A (ko) 반도체 장치 및 그 형성방법
TWI768294B (zh) 封裝結構及其製造方法
KR102508526B1 (ko) 반도체 패키지 제조 방법
US11798865B2 (en) Nested architectures for enhanced heterogeneous integration
TW201507064A (zh) 半導體封裝件及其製法
TW201635449A (zh) 電子封裝件及其製法與基板結構
TWI789881B (zh) 封裝結構及其製造方法
KR102520346B1 (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
TW201935673A (zh) 影像感測器封裝體及其製造方法
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
TW201642428A (zh) 矽中介層與其製作方法
US20140339705A1 (en) Iintegrated circuit package using silicon-on-oxide interposer substrate with through-silicon vias
TW201926611A (zh) 扇出型半導體封裝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230825