WO2023090809A1 - Sip 모듈 - Google Patents

Sip 모듈 Download PDF

Info

Publication number
WO2023090809A1
WO2023090809A1 PCT/KR2022/017970 KR2022017970W WO2023090809A1 WO 2023090809 A1 WO2023090809 A1 WO 2023090809A1 KR 2022017970 W KR2022017970 W KR 2022017970W WO 2023090809 A1 WO2023090809 A1 WO 2023090809A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
disposed
sip module
heat dissipation
dissipation pad
Prior art date
Application number
PCT/KR2022/017970
Other languages
English (en)
French (fr)
Inventor
최병현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220011859A external-priority patent/KR20230073059A/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2023090809A1 publication Critical patent/WO2023090809A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Definitions

  • the present invention relates to a SiP module (System in Package Module), and more particularly, to a miniaturized SiP module implementing a dual baseband.
  • Wi-Fi 802.11ac Wi-Fi 502.11ac
  • the 2.4GHz band is also used by Bluetooth and other Wi-Fi devices, causing congestion, so transfer rates may not be ideal.
  • Next-generation applications rely on the 5 GHz band to avoid congestion and mediocre quality of service, resulting in dual-band requirements.
  • Real Simultaneous Dual Band is a new type of Wi-Fi module capable of simultaneous transmission in both 2.4 GHz and 5 GHz bands.
  • Real Simultaneous Dual Band (RSDB) Wi -Fi module can support two separate Wi-Fi networks. One is on the 2.4 GHz band and the other is on the 5 GHz band.
  • the 5 GHz Wi-Fi is faster and more reliable, so high-priority Wi-Fi traffic can use this band, while the 2.4 GHz band can be used for regular Wi-Fi traffic.
  • true simultaneous dual-band means that 2.4 GHz and 5 GHz Wi-Fi networks can operate simultaneously and completely independent of each other, optimizing the performance of each network and allowing legacy Wi-Fi devices with Internet connectivity in vehicles to operate. while providing fast, clean and reliable 5GHz Wi-Fi connectivity to the in-vehicle systems that need it most.
  • a technical problem to be solved by the present invention is to provide a miniaturized SiP module implementing dual baseband.
  • the SiP module is a substrate; A first IC (Integrated Chip) embedded in the substrate; and a second IC disposed on one surface of the substrate, wherein the first IC and the second IC overlap at least partially with respect to a first direction penetrating the one surface and the other surface of the substrate.
  • a first IC Integrated Chip
  • the first IC and the second IC may have the same type and size, and the first IC and the second IC may be disposed in the same direction based on a second direction perpendicular to the first direction.
  • the first IC and the second IC may be connected to one power capacitor.
  • the one surface of the board may include a first component connected to the first IC, a second component connected to the second IC, and a third component connected to the first IC and the second IC.
  • the second heat pipe may be disposed to be spaced apart from the first IC.
  • the SiP module according to another embodiment of the present invention is a substrate; a first IC embedded in the substrate; and one surface of the substrate includes a connection terminal composed of one pin map, and the connection terminal and the first IC are disposed so as to overlap at least a portion thereof based on a first direction penetrating the one surface and the other surface of the substrate.
  • a second IC disposed on the one surface of the substrate, and the second IC may have a pin formed at a position corresponding to the connection terminal.
  • the first IC and the second IC may have the same type and size, and the first IC and the second IC may be disposed in the same direction based on a second direction perpendicular to the first direction.
  • the one surface of the board may include a first component connected to the first IC, a second component connected to the second IC, and a third component connected to the first IC and the second IC.
  • the overall size of the SiP module can be reduced.
  • each single baseband chip in the same direction, components disposed on the substrate can be more efficiently disposed, and components and power structures can be shared and RF port arrangement design can be optimized.
  • a module including only a single baseband chip or a module implemented with a dual baseband chip can be freely implemented with one substrate.
  • FIG. 1(a) is a diagram for explaining an operation of a single baseband chipset
  • FIG. 1(b) is a diagram for explaining an operation of a dual baseband chipset.
  • FIGS. 2 to 5 are views for explaining a SiP module according to an embodiment of the present invention.
  • the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in a variety of different forms, and if it is within the scope of the technical idea of the present invention, one or more of the components among the embodiments can be selectively implemented. can be used in combination or substitution.
  • the singular form may also include the plural form unless otherwise specified in the phrase, and when described as "at least one (or more than one) of A and (and) B and C", A, B, and C are combined. may include one or more of all possible combinations.
  • first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the term is not limited to the nature, order, or order of the corresponding component.
  • a component when a component is described as being 'connected', 'coupled', or 'connected' to another component, the component is directly 'connected', 'coupled', or 'connected' to the other component. In addition to the case, it may include cases where the component is 'connected', 'combined', or 'connected' due to another component between the component and the other component.
  • FIG. 1(a) is a diagram for explaining an operation of a single baseband chipset
  • FIG. 1(b) is a diagram for explaining an operation of a dual baseband chipset.
  • Figure 1 (a) shows a block diagram of a communication module including a single baseband chipset, which can operate simultaneously in 2.4GHz and 5GHz bands through time division operation, but the data rate per band is lowered. There is a problem that communication performance is degraded.
  • FIG. 1(b) is a block diagram of a communication module including a dual baseband chipset, and can simultaneously transmit in both 2.4GHz and 5GHz bands through an actual simultaneous dual band (RSDB).
  • RSDB simultaneous dual band
  • the SiP module embeds one single baseband chipset inside a substrate and places another single baseband chipset on the substrate, but the embedded single baseband chipset
  • the overall size can be minimized by arranging them to overlap, and common components and optimal arrangement of RF ports can be realized by arranging each single baseband chipset in the same direction.
  • FIGS. 2 to 5 are views for explaining a SiP module according to an embodiment of the present invention.
  • the SiP module 100 may include a substrate 110, a first IC 121, and a second IC 131.
  • the substrate 110 may be a printed circuit board (PCB).
  • the substrate 110 may be formed of a single layer.
  • the substrate 110 may be formed of a plurality of layers. Components may be disposed on one surface of the substrate 110 , and substrate bumps 111 may be disposed on the other surface of the substrate 110 .
  • a first IC 121 embedded in the board 110 may be included. Unlike conventional bonding of electronic components on the surface of a board through Surface Mount Technology (SMT), the "embedded technology" used in the present invention refers to a technology for inserting electronic components into a board. do.
  • the 1IC 121 may include a first bump 122 on the other surface of the 1IC 121 .
  • the second IC 131 may be disposed on one surface of the substrate 110 .
  • the 2nd IC 131 and the 1st IC 121 may be arranged so that at least a part overlaps with them.
  • the second IC 131 may be disposed to overlap the first IC 121 based on the first direction penetrating one surface and the other surface of the substrate 110 . Through this, it may be possible to implement dual baseband operation in one SiP module.
  • the second IC 131 may be coupled to the substrate 110 by flip chip technology.
  • the second IC 131 may include a second bump 132 on the other surface of the second IC 131 .
  • Flip-chip technology is a method of wireless bonding, one of device mounting technologies. When attaching a chip to a board, an additional connection structure such as a metal lead (wire) or an intermediate medium such as a ball grid array (BGA) is not used. It is a technology to fuse as it is using lead bumps that serve as electrodes on the bottom side. This technology is advantageous in miniaturization and light weight as the package size is the same as the chip, has excellent thermal stability, high current application rate, can increase the reaction speed, and has the effect of making the distance between electrodes much finer.
  • the first IC 121 and the second IC 131 may be the same type of chip.
  • the first IC 121 and the second IC 131 may be single baseband chips of the same type.
  • the first IC 121 and the second IC 131 may be Wi-Fi chipsets of the same type.
  • the first IC 121 and the second IC 131 may be different types of single baseband chips.
  • the first IC 121 and the second IC 131 may have the same size.
  • the first IC 121 and the second IC 131 may have different sizes.
  • the first IC 121 and the second IC 131 may be disposed in the same direction based on a first direction perpendicular to a first direction penetrating one surface and the other surface of the substrate 110 .
  • the same components on each chip may be disposed facing the same direction of the board 110 .
  • the substrate 110 includes first and third sides disposed opposite to each other, and second and fourth sides disposed opposite to each other, and the first side includes the second and fourth sides. Is connected to, and the third side may be connected to the second side and the fourth side.
  • component A of the 1st IC 121 faces the first side of the board 110 and component B faces the third side of the board 110
  • component A of the 2nd IC 131 faces the board 110 may be disposed facing the first side
  • component B may be disposed facing the third side of the board 110 .
  • first IC 121 and the second IC 131 are disposed on the substrate 110 in the same direction, components disposed on the substrate 110 can be more efficiently disposed.
  • Components disposed on the board 110 may include a temperature compensated crystal oscillator (TCXO), a clock buffer, an RF switch, and various passive elements.
  • the first IC 121 and the second IC 131 may share components disposed on the board 110 and may optimize the arrangement of RF ports.
  • interfaces disposed on the substrate 110 may be arranged without overlapping or clumping, and may be advantageous for shielding and heat dissipation design.
  • the first IC 121 and the second IC 131 may be connected to one power capacitor.
  • the 1st IC 121 and the 2nd IC 131 can simplify the circuit by applying a common capacitor of the same power supply unit.
  • the first component 141 connected to the 1st IC 121, the second component 142 connected to the 2nd IC 131, and connected to the 1st IC 121 and the 2nd IC 131 It may include a third part 143 to be.
  • the first component 141 may be disposed adjacent to the first IC 121, and the second component 142 may be disposed adjacent to the second IC 131.
  • the three parts 143 may be disposed in an adjacent area in common with the first IC 121 and the second IC 131 .
  • FIG. 4 is an exemplary arrangement diagram of the first to third components 141, 142, and 143 disposed on the substrate 110.
  • the first component 141 is the first IC 121 ) and is mainly disposed on the right side of the substrate 110 adjacent to the substrate 110
  • the second component 142 is mainly disposed on the left side of the substrate 110 adjacent to the 2 IC 131
  • the third component 143 is disposed on the 1 IC 121 and the second IC 131 may be disposed on the lower left and upper right sides of the substrate 110, which are adjacent regions. It goes without saying that this is just an example and various changes in arrangement are possible.
  • One surface of the substrate 120 may include connection terminals composed of one pin map.
  • a pin may be formed at a position corresponding to a connection terminal of the substrate 110 .
  • the SiP module 100 may have a structure in which one single baseband chip is embedded.
  • the SiP module 100 may have a structure in which one single baseband chip is embedded and another single baseband chip is arranged to overlap at least a portion of the embedded single baseband chip.
  • FIG. 5(a) is a SiP module including a single baseband chip
  • FIG. 5(b) is a SiP module implemented as a dual baseband including two single baseband chips. That is, since the 2nd IC 131 can be attached or detached from the board 110 by including a connection terminal composed of one pin map on one surface of the board 110, when manufacturing a SiP module, a SiP module including a single baseband chip or SiP modules with dual baseband chips can be selectively manufactured.
  • the substrate of the SiP module according to the communication method can be made into a platform, and one substrate can be used as a motherboard.
  • a heat dissipation pad may be disposed on the other surface of the substrate 110 .
  • the heat dissipation pad may be a thermal conductive tape (Thermal pad).
  • the heat dissipation pad has high thermal conductivity and can reduce the heat generated inside the SiP module.
  • the heat dissipation pad may be in the form of a tape.
  • the heat dissipation pad may be in the form of a double-sided tape.
  • the heat dissipation pad may include a first heat dissipation pad connected to the first IC 121 and a second heat dissipation pad connected to the second IC 131 .
  • the first heat dissipation pad may be disposed to overlap the first IC 121, and the second heat dissipation pad may be disposed to overlap the second IC 131.
  • the first heat pipe 112 and the second heat pipe 113 may be embedded in the substrate 110 .
  • the first heat pipe 112 is directly connected to the 1IC 121 and can dissipate heat generated in the 1IC 121 to the first heat dissipation pad.
  • the second heat pipe 113 is directly connected to the second IC 131 and can dissipate heat generated in the second IC 131 to the first heat dissipation pad.
  • the second heat pipe 113 may be spaced apart from the first IC 121 . Heat generated by the 2IC 131 may be released to the second heat dissipation pad with minimal effect on the 1IC 121 .
  • thermal interference between the 1st IC 121 and the 2nd IC 131 can be reduced.
  • the 1st IC 121 and the 2nd IC 131 are connected to separate heat dissipation pads, it is possible to prevent thermal interference from occurring on the bottom surface of the substrate 110, and performance degradation occurs due to heat generation of each chipset. phenomenon can be prevented.
  • the overall size of the SiP module can be reduced.
  • each single baseband chip in the same direction, components disposed on the substrate can be more efficiently disposed, and components and power structures can be shared and RF port arrangement design can be optimized.
  • a module including only a single baseband chip or a module implemented with a dual baseband chip can be freely implemented with one substrate.
  • a separate heat dissipation pad for each chipset thermal interference between chipsets can be minimized and performance degradation due to heat generation can be minimized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)

Abstract

본 발명의 일 실시예에 따른 SiP 모듈은 기판; 상기 기판의 내부에 임베디드되는 제1IC(Integrated Chip); 상기 기판의 일면에 배치되는 제2IC를 포함하고, 상기 기판의 상기 일면과 타면을 관통하는 제1방향을 기준으로 상기 제1IC와 상기 제2IC는 적어도 일부가 오버랩되어 배치된다.

Description

SIP 모듈
본 발명은 SiP 모듈(System in Package Module)에 관한 것으로, 보다 구체적으로 듀얼 베이스밴드를 구현하는 소형화 SiP 모듈에 관한 것이다.
Bluetooth, 무선 전화기 및 기타 수많은 무선 장치가 대부분의 자동차 핫스팟에 존재하는 잡음이 많은 2.4GHz 대역을 사용하는 반면 Wi-Fi 802.11ac(WiFi5) 이후의 표준은 덜 혼잡한 5GHz 대역에서 작동할 수 있는 기능이 있다.
도 1(a)를 참조하면, 오늘날 대부분의 자동차 등급 Wi-Fi 칩셋은 "시분할 다중화"라는 기술을 사용하여 2.4GHz 및 5GHz 대역에서 동시 작동을 달성하여 대역당 데이터 속도를 낮춘다. 많은 구형 Wi-Fi 장치는 2.4GHz 대역에서만 작동하므로 자동차 핫스팟은 호환성을 위해 2.4GHz 대역을 고수해야 한다.
2.4GHz 대역은 Bluetooth 및 기타 Wi-Fi 장치에서도 사용되어 혼잡을 유발하므로 전송 속도가 이상적이지 않을 수 있다. 차세대 애플리케이션은 5GHz 대역에 의존하여 혼잡과 평범한 서비스 품질을 피하려고 하므로 이중 대역 요구 사항이 발생한다.
도 1(b)를 참조하면, 실제 동시 이중 대역(RSDB, Real Simultaneous Dual Band)은 2.4GHz 및 5GHz 대역 모두에서 동시에 전송할 수 있는 새로운 유형의 Wi-Fi 모듈로서, 실제 동시 이중 대역(RSDB) Wi-Fi 모듈은 두 개의 개별 Wi-Fi 네트워크를 지원할 수 있다. 하나는 2.4GHz 대역이고 다른 하나는 5GHz이다.
차량 내 환경의 경우 5GHz 대역에서 높은 데이터 속도와 강력한 Wi-Fi 신호를 허용하는 동시에 최적의 속도로 2.4GHz에서 레거시(Legacy) 장치를 계속 지원한다. 5GHz Wi-Fi는 더 빠르고 안정적이므로 우선 순위가 높은 Wi-Fi 트래픽이 이 대역을 사용할 수 있고 2.4GHz 대역은 일반 Wi-Fi 트래픽에 사용할 수 있다.
즉, 실제 동시 이중 대역(RSDB)은 2.4GHz 및 5GHz Wi-Fi 네트워크가 동시에 작동하고 서로 완전히 독립적으로 작동하여 각 네트워크의 성능을 최적화할 수 있고, 차량에서 인터넷 연결이 가능한 레거시 Wi-Fi 장치를 지원하는 동시에 가장 필요로 하는 차량 내부 시스템에 빠르고 깨끗하며 안정적인 5GHz Wi-Fi 연결을 제공할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는, 듀얼 베이스밴드를 구현하는 소형화 SiP 모듈을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 SiP 모듈은 기판; 상기 기판의 내부에 임베디드되는 제1IC(Integrated Chip); 상기 기판의 일면에 배치되는 제2IC를 포함하고, 상기 기판의 상기 일면과 타면을 관통하는 제1방향을 기준으로 상기 제1IC와 상기 제2IC는 적어도 일부가 오버랩되어 배치된다.
상기 제1IC와 상기 제2IC는 동일한 종류 및 동일한 크기를 갖고, 상기 제1IC와 상기 제2IC는 상기 제1방향에 수직인 제2방향을 기준으로 동일한 방향으로 배치될 수 있다.
상기 제1IC와 상기 제2IC는 하나의 전원 커패시터와 연결될 수 있다.
상기 기판의 상기 일면에는 상기 제1IC와 연결되는 제1부품, 상기 제2IC와 연결되는 제2부품, 및 상기 제1IC 및 상기 제2IC와 연결되는 제3부품을 포함할 수 있다.
상기 기판의 타면에 배치되는 방열 패드를 포함하고, 상기 방열 패드는 상기 제1IC와 연결되는 제1방열 패드 및 상기 제2IC와 연결되는 제2방열 패드를 포함할 수 있다.
상기 제1IC와 상기 제1방열 패드를 연결하는 제1히트 파이프 및 상기 제2IC와 상기 제2방열 패드를 연결하는 제2히트 파이프를 포함하고, 상기 제1IC와 상기 제2IC가 오버랩되는 영역에서 상기 제2히트 파이프는 상기 제1IC와 이격되어 배치될 수 있다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 SiP 모듈은 기판; 상기 기판의 내부에 임베디드되는 제1IC; 및 상기 기판의 일면은 하나의 핀맵으로 구성되는 연결단자를 포함하고, 상기 기판의 상기 일면과 타면을 관통하는 제1방향을 기준으로 상기 연결단자와 상기 제1IC는 적어도 일부가 오버랩되어 배치된다.
상기 기판의 상기 일면에 배치되는 제2IC를 포함하고, 상기 제2IC는 상기 연결단자에 대응하는 위치에 핀이 형성될 수 있다.
상기 제1IC와 상기 제2IC는 동일한 종류 및 동일한 크기를 갖고, 상기 제1IC와 상기 제2IC는 상기 제1방향에 수직인 제2방향을 기준으로 동일한 방향으로 배치될 수 있다.
상기 기판의 상기 일면에는 상기 제1IC와 연결되는 제1부품, 상기 제2IC와 연결되는 제2부품, 및 상기 제1IC 및 상기 제2IC와 연결되는 제3부품을 포함할 수 있다.
본 발명의 실시예들에 따르면, 하나의 기판에 2개의 싱글 베이스밴드 칩을 오버랩하여 배치되므로 SiP 모듈의 전체 크기를 소형화할 수 있다.
또한, 각 싱글 베이스밴드 칩을 동일한 방향으로 배치함으로 기판 상에 배치되는 부품들을 보다 효율적으로 배치할 수 있고, 부품 및 전원구조의 공용화 및 RF 포트의 배열 설계의 최적화를 할 수 있다.
또한, SiP 모듈의 플랫폼화를 통해 하나의 기판으로 싱글 베이스밴드 칩만 포함된 모듈 또는 듀얼 베이스밴드 칩으로 구현된 모듈을 자유롭게 구현할 있다.
또한, 각 칩셋마다 별도의 방열 패드를 배치함으로써 각 칩셋 간 열 간섭을 최소화할 수 있고, 열 발생으로 인한 성능 저하를 최소화할 수 있다.
도 1(a)는 싱글 베이스밴드 칩셋의 동작을 설명하기 위한 도면이고, 도 1(b)는 듀얼 베이스밴드 칩셋의 동작을 설명하기 위한 도면이다.
도 2 내지 도 5은 본 발명의 일 실시예에 따른 SiP 모듈을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합 또는 치환하여 사용할 수 있다.
또한, 본 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 실시예가 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 실시예의 구성 요소를 설명하는데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성 요소에 '연결', '결합', 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 '연결', '결합', 또는 '접속'되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합', 또는 '접속'되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위)" 또는 "하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, "상(위)" 또는 "하(아래)"는 두 개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위)" 또는 "하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함될 수 있다.
도 1(a)는 싱글 베이스밴드 칩셋의 동작을 설명하기 위한 도면이고, 도 1(b)는 듀얼 베이스밴드 칩셋의 동작을 설명하기 위한 도면이다.
도 1(a)는 싱글 베이스밴드 칩셋을 포함한 통신 모듈의 블록도를 도시한 것으로서, 시분할(Time Divide) 동작을 통해 2.4GHz 및 5GHz 대역에서 동시 작동할 수 있으나 대역당 데이터 속도가 낮춰지는 등의 통신 성능이 저하되는 문제가 있다.
도 1(b)는 듀얼 베이스밴드 칩셋을 포함한 통신 모듈의 블록도를 도시한 것으로서, 실제 동시 이중 대역(RSDB)을 통해 2.4GHz 및 5GHz 대역 모두에서 동시에 전송할 수 있다. 일반적으로 듀얼 베이스밴드 칩셋은 2개의 싱글 베이스밴드 칩셋을 나란히 배치하여 구성되므로 통신 모듈의 칩셋의 크기가 증가하는 문제가 있다.
이러한 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 SiP 모듈은 하나의 싱글 베이스밴드 칩셋을 기판 내부에 임베디드하고, 다른 하나의 싱글 베이스밴드 칩셋을 기판 상에 배치하되 임베디드된 싱글 베이스밴드 칩셋과 오버랩되도록 배치함으로써 전체적인 크기를 최소화할 수 있고, 각 싱글 베이스밴드 칩셋을 동일 방향으로 배치함으로써 부품의 공용화 및 RF 포트의 최적 배열을 구현할 수 있다.
도 2 내지 도 5은 본 발명의 일 실시예에 따른 SiP 모듈을 설명하기 위한 도면이다.
본 발명의 일 실시예에 따른 SiP 모듈(100)은 기판(110), 제1IC(121), 제2IC(131)를 포함할 수 있다.
기판(110)은 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 기판(110)은 단일의 층으로 형성될 수 있다. 기판(110)은 복수의 층으로 형성될 수 있다. 기판(110)의 일면에는 부품이 배치될 수 있고, 기판(110)의 타면에는 기판 범프(111)가 배치될 수 있다.
기판(110)의 내부에는 임베디드되는 제1IC(121)를 포함할 수 있다. 기존에는 표면 실장 기술(SMT, Surface Mount Technology)을 통해 기판 표면 위에 전자부품을 접합시킨던 것과 달리, 본 발명에서 사용되는 "임베디드(Embedded) 기술"은 기판 내부에 전자 부품을 삽입시키는 기술을 의미한다. 제1IC(121)는 제1IC(121)의 타면에 제1범프(122)를 포함할 수 있다.
제2IC(131)는 기판(110)의 일면에 배치될 수 있다. 제2IC(131)와 제1IC(121)는 적어도 일부가 오버랩되도록 배치될 수 있다. 기판(110)의 일면과 타면을 관통하는 제1방향을 기준으로 제2IC(131)는 제1IC(121)와 오버랩되도록 배치될 수 있다. 이를 통해, 하나의 SiP 모듈에서 듀얼 베이스밴드 동작 구현이 가능할 수 있다.
제2IC(131)는 기판(110)에 플립 칩 기술에 의해 결합될 수 있다. 제2IC(131)는 제2IC(131)의 타면에 제2범프(132)를 포함할 수 있다. 플립칩 기술은 소자 실장 기술의 하나인 와이어리스 본딩의 한 방식으로서, 칩을 기판에 부착시킬 때 금속 리드(와이어)와 같은 추가적인 연결 구조나 볼 그리드 어레이(BGA)와 같은 중간 매체를 사용하지 않고 칩 아랫면의 전극이 되는 납 범프(bump)를 이용해 그대로 융착시키는 기술이다. 이 기술은 패키지가 칩 크기와 같아 소형, 경량화에 유리하고, 열적 안정성이 뛰어나고, 전류 인가율이 높으며 반응 속도도 높일 수 있으며, 전극 간 거리를 훨씬 미세하게 할 수 있는 효과가 있다.
제1IC(121)와 제2IC(131)는 동일한 종류의 칩일 수 있다. 제1IC(121)와 제2IC(131)는 동일한 종류의 싱글 베이스밴드 칩일 수 있다. 제1IC(121)와 제2IC(131)는 서로 동일한 종류의 Wi-Fi 칩셋일 수 있다. 제1IC(121)와 제2IC(131)는 서로 다른 종류의 싱글 베이스밴드 칩일 수 있다. 제1IC(121)와 제2IC(131)는 동일한 크기를 가질 수 있다. 제1IC(121)와 제2IC(131)는 서로 다른 크기를 가질 수 있다.
제1IC(121)와 제2IC(131)는 기판(110)의 일면과 타면을 관통하는 제1방향에 수직인 제1방향을 기준으로 동일한 방향으로 배치될 수 있다. 도 4를 참조하면, 제1IC(121)와 제2IC(131)가 동일한 종류의 칩인 경우, 각 칩에 동일한 부품이 기판(110)의 동일한 방향을 향하도록 배치할 수 있다.
예를 들어, 기판(110)이 서로 반대편에 배치되는 제1변 및 제3변과, 서로 반대편에 배치되는 제2변 및 제4변을 포함하고, 제1변은 제2변 및 제4변과 연결되고, 제3변은 제2변 및 제4변과 연결될 수 있다. 제1IC(121)의 A 부품이 기판(110)의 제1변을 향하도록 배치되고 B 부품이 기판(110)의 제3변을 향하도록 배치되는 경우, 제2IC(131)의 A 부품은 기판(110)의 제1변을 향하도록 배치되고 B 부품이 기판(110)의 제3변을 향하도록 배치될 수 있다.
제1IC(121)와 제2IC(131)는 서로 동일한 방향으로 기판(110)에 배치되므로 기판(110) 상에 배치되는 부품들을 보다 효율적으로 배치할 수 있다. 기판(110)에 배치되는 부품은 TCXO(Temperature Compensated Crystal Oscillator), 클록 버퍼(Clock Buffer), RF 스위치 및 다양한 수동 소자 등일 수 있다. 제1IC(121)와 제2IC(131)는 기판(110) 상에 배치되는 부품들을 공유할 수 있고, RF 포트의 배열을 최적화할 수 있다. 또한, 기판(110)에 배치되는 인터페이스가 오버랩되거나 뭉치지 않게 배열 가능하고, 실딩 및 방열 설계에 유리할 수 있다. 제1IC(121)와 제2IC(131)는 하나의 전원 커패시터와 연결될 수 있다. 제1IC(121)와 제2IC(131)는 동일 전원부의 커패시터를 공용으로 적용함으로써 회로를 간소화할 수 있다.
기판(110)의 일면에는 제1IC(121)와 연결되는 제1부품(141), 제2IC(131)와 연결되는 제2부품(142), 제1IC(121) 및 제2IC(131)와 연결되는 제3부품(143)을 포함할 수 있다. 기판(110)의 일면에서 제1부품(141)은 제1IC(121)와 인접한 위치에 배치될 수 있고, 제2부품(142)은 제2IC(131)와 인접한 위치에 배치될 수 있고, 제3부품(143)은 제1IC(121)와 제2IC(131)와 공통적으로 인접한 영역에 배치될 수 있다.
도 4는 기판(110) 상에 배치되는 제1 내지 제3부품(141, 142, 143)의 배치도를 예시적으로 도시한 것으로서, 도 4를 참조하면 제1부품(141)은 제1IC(121)와 인접한 기판(110)의 우측 방향에 주로 배치되고, 제2부품(142)은 제2IC(131)와 인접한 기판(110)의 좌측 방향에 주로 배치되고, 제3부품(143)은 제1IC(121)와 제2IC(131)와 공통적으로 인접한 영역인 기판(110)의 좌측 하단 및 우측 상단에 배치될 수 있다. 이는 예시적인 것에 불과하고 다양한 배치의 변경이 가능함은 당연하다.
기판(120)의 일면은 하나의 핀맵으로 구성되는 연결단자를 포함할 수 있다. 기판(110)의 일면에 배치되는 제2IC(131)는 기판(110)의 연결단자에 대응하는 위치에 핀이 형성될 수 있다. SiP 모듈(100)은 하나의 싱글 베이스밴드 칩이 임베디드된 구조를 가질 수 있다. SiP 모듈(100)은 하나의 싱글 베이스밴드 칩이 임베디드되고, 다른 하나의 싱글 베이스밴드 칩이 임베디드된 싱글 베이스밴드 칩과 적어도 일부가 오버랩되도록 배치된 구조를 가질 수 있다.
도 5(a)는 싱글 베이스 밴드 칩을 포함한 SiP 모듈이고, 도 5(b)는 싱글 베이스밴드 칩을 2개 포함하는 듀얼 베이스밴드로 구현된 SiP 모듈이다. 즉, 기판(110)의 일면에는 하나의 핀맵으로 구성되는 연결단자를 포함함으로써 기판(110)에 제2IC(131)의 탈부착이 가능해지므로, SiP 모듈 제작시 싱글 베이스밴드 칩이 포함된 SiP 모듈 또는 듀얼 베이스밴드 칩이 포함된 SiP 모듈을 선택적으로 제작할 수 있다.
따라서, 싱글 베이스밴드 칩 전용 SiP 모듈 또는 듀얼 베이스밴드 칩 전용 SiP 모듈마다 기판을 별도로 제작할 필요가 없다. 통신 방법에 따른 SiP 모듈의 기판을 플랫폼화할 수 있고, 하나의 기판을 마더보드로 활용할 수 있다.
기판(110)의 타면에는 방열 패드가 배치될 수 있다.
구체적으로, 방열 패드는 열전도 테이프(Thermal pad)일 수 있다. 방열 패드는 열전도율이 높아 SiP 모듈 내부에서 발생하는 열을 낮출 수 있다. 방열 패드는 테이프 형태일 수 있다. 방열 패드는 양면 테이프 형태일 수 있다. 방열 패드는 제1IC(121)와 연결되는 제1방열 패드 및 제2IC(131)와 연결되는 제2방열 패드를 포함할 수 있다. 기판(110)의 일면에서 타면을 관통하는 제1방향을 기준으로 제1방열 패드는 제1IC(121)와 오버랩되도록 배치될 수 있고, 제2방열 패드는 제2IC(131)와 오버랩되도록 배치될 수 있다.
제1IC(121)와 제1방열 패드를 연결하는 제1히트 파이프(112) 및 제2IC(131)와 제2방열 패드를 연결하는 제2히트 파이프(113)를 포함할 수 있다. 제1히트 파이프(112)와 제2히트 파이프(113)는 기판(110) 내부에 임베디드될 수 있다. 도 3을 참조하면, 제1히트 파이프(112)는 제1IC(121)와 다이렉트로 연결되어 제1IC(121)에서 발생한 열을 제1방열 패드로 방출할 수 있다. 제2히트 파이프(113)는 제2IC(131)와 다이렉트로 연결되어 제2IC(131)에서 발생한 열을 제1방열 패드로 방출할 수 있다.
제1IC(121)와 제2IC(131)가 오버랩되는 영역에서 제2히트 파이프(113)는 제1IC(121)와 이격되어 배치될 수 있다. 제2IC(131)에서 발생한 열은 제1IC(121)에 영향을 최소화하여 제2방열 패드로 방출될 수 있다. 이를 통해, 제1IC(121)와 제2IC(131)는 서로 다른 열 플로우(Thermal Flow)가 형성되므로 제1IC(121)와 제2IC(131) 간 열에 대한 간섭을 줄일 수 있다. 또한, 제1IC(121)와 제2IC(131)는 각각 별도의 방열 패드와 연결되므로 기판(110)의 바닥면에서 열 간섭이 발생하는 것을 예방할 수 있고, 각 칩셋의 발열에 의해 성능 저하가 발생하는 현상을 방지할 수 있다.
본 발명의 실시예들에 따르면, 하나의 기판에 2개의 싱글 베이스밴드 칩을 오버랩하여 배치되므로 SiP 모듈의 전체 크기를 소형화할 수 있다. 또한, 각 싱글 베이스밴드 칩을 동일한 방향으로 배치함으로 기판 상에 배치되는 부품들을 보다 효율적으로 배치할 수 있고, 부품 및 전원구조의 공용화 및 RF 포트의 배열 설계의 최적화를 할 수 있다. 또한, SiP 모듈의 플랫폼화를 통해 하나의 기판으로 싱글 베이스밴드 칩만 포함된 모듈 또는 듀얼 베이스밴드 칩으로 구현된 모듈을 자유롭게 구현할 있다. 또한, 각 칩셋마다 별도의 방열 패드를 배치함으로써 각 칩셋 간 열 간섭을 최소화할 수 있고, 열 발생으로 인한 성능 저하를 최소화할 수 있다.
본 실시 예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (10)

  1. 기판;
    상기 기판의 내부에 임베디드되는 제1IC(Integrated Chip);
    상기 기판의 일면에 배치되는 제2IC를 포함하고,
    상기 기판의 상기 일면과 타면을 관통하는 제1방향을 기준으로 상기 제1IC와 상기 제2IC는 적어도 일부가 오버랩되어 배치되는 SiP 모듈.
  2. 제1항에 있어서,
    상기 제1IC와 상기 제2IC는 동일한 종류 및 동일한 크기를 갖고,
    상기 제1IC와 상기 제2IC는 상기 제1방향에 수직인 제2방향을 기준으로 동일한 방향으로 배치되는 SiP 모듈.
  3. 제1항에 있어서,
    상기 제1IC와 상기 제2IC는 하나의 전원 커패시터와 연결되는 SiP 모듈.
  4. 제1항에 있어서,
    상기 기판의 상기 일면에는 상기 제1IC와 연결되는 제1부품, 상기 제2IC와 연결되는 제2부품, 및 상기 제1IC 및 상기 제2IC와 연결되는 제3부품을 포함하는 SiP 모듈.
  5. 제1항에 있어서,
    상기 기판의 타면에 배치되는 방열 패드를 포함하고,
    상기 방열 패드는 상기 제1IC와 연결되는 제1방열 패드 및 상기 제2IC와 연결되는 제2방열 패드를 포함하는 SiP 모듈.
  6. 제5항에 있어서,
    상기 제1IC와 상기 제1방열 패드를 연결하는 제1히트 파이프 및 상기 제2IC와 상기 제2방열 패드를 연결하는 제2히트 파이프를 포함하고,
    상기 제1IC와 상기 제2IC가 오버랩되는 영역에서 상기 제2히트 파이프는 상기 제1IC와 이격되어 배치되는 SiP 모듈.
  7. 기판;
    상기 기판의 내부에 임베디드되는 제1IC; 및
    상기 기판의 일면은 하나의 핀맵으로 구성되는 연결단자를 포함하고,
    상기 기판의 상기 일면과 타면을 관통하는 제1방향을 기준으로 상기 연결단자와 상기 제1IC는 적어도 일부가 오버랩되어 배치되는 SiP 모듈.
  8. 제7항에 있어서,
    상기 기판의 상기 일면에 배치되는 제2IC를 포함하고,
    상기 제2IC는 상기 연결단자에 대응하는 위치에 핀이 형성되는 SiP 모듈.
  9. 제8항에 있어서,
    상기 제1IC와 상기 제2IC는 동일한 종류 및 동일한 크기를 갖고,
    상기 제1IC와 상기 제2IC는 상기 제1방향에 수직인 제2방향을 기준으로 동일한 방향으로 배치되는 SiP 모듈.
  10. 제8항에 있어서,
    상기 기판의 상기 일면에는 상기 제1IC와 연결되는 제1부품, 상기 제2IC와 연결되는 제2부품, 및 상기 제1IC 및 상기 제2IC와 연결되는 제3부품을 포함하는 SiP 모듈.
PCT/KR2022/017970 2021-11-18 2022-11-15 Sip 모듈 WO2023090809A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0159856 2021-11-18
KR20210159856 2021-11-18
KR10-2022-0011859 2022-01-26
KR1020220011859A KR20230073059A (ko) 2021-11-18 2022-01-26 SiP 모듈

Publications (1)

Publication Number Publication Date
WO2023090809A1 true WO2023090809A1 (ko) 2023-05-25

Family

ID=86397298

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/KR2022/017970 WO2023090809A1 (ko) 2021-11-18 2022-11-15 Sip 모듈
PCT/KR2022/018251 WO2023090920A1 (ko) 2021-11-18 2022-11-17 Sip 모듈

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/018251 WO2023090920A1 (ko) 2021-11-18 2022-11-17 Sip 모듈

Country Status (1)

Country Link
WO (2) WO2023090809A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
KR20130044978A (ko) * 2011-10-25 2013-05-03 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR20140142573A (ko) * 2013-06-04 2014-12-12 삼성전기주식회사 반도체 패키지
KR101602706B1 (ko) * 2014-09-18 2016-03-14 재단법인 다차원 스마트 아이티 융합시스템 연구단 방열 금속이 부착된 임베디드 기판 및 그 제작 방법
KR101834389B1 (ko) * 2010-01-06 2018-03-05 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 적층형 다이 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
KR101834389B1 (ko) * 2010-01-06 2018-03-05 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 적층형 다이 패키지
KR20130044978A (ko) * 2011-10-25 2013-05-03 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR20140142573A (ko) * 2013-06-04 2014-12-12 삼성전기주식회사 반도체 패키지
KR101602706B1 (ko) * 2014-09-18 2016-03-14 재단법인 다차원 스마트 아이티 융합시스템 연구단 방열 금속이 부착된 임베디드 기판 및 그 제작 방법

Also Published As

Publication number Publication date
WO2023090920A1 (ko) 2023-05-25

Similar Documents

Publication Publication Date Title
US10658312B2 (en) Embedded millimeter-wave phased array module
EP1737067B1 (en) Wireless local area network communications module and integrated chip package
TWI719131B (zh) 積體電路裝置組合件、電腦平台與組合印刷電路組合件之方法
WO2012047011A1 (ko) 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
WO2018182379A1 (ko) 안테나 어셈블리 및 안테나 어셈블리를 포함하는 장치
US6752539B2 (en) Apparatus and system for providing optical bus interprocessor interconnection
EP2596689B1 (en) Microelectronic elements with post-assembly planarization
US5396573A (en) Pluggable connectors for connecting large numbers of electrical and/or optical cables to a module through a seal
CN103620772A (zh) 具有堆叠的面朝下连接的裸片的多芯片模块
TWI699106B (zh) 具有無線通訊界面之中介件上補塊封裝體
EP2380237A2 (en) Integrated array transmit/receive module
WO2018203640A1 (ko) 안테나 모듈
EP2311089B1 (en) Optical communication in a semiconductor package-on-package stack
WO2023090809A1 (ko) Sip 모듈
CN113284883A (zh) 显示模组及电子设备
WO2021075836A1 (ko) 안테나 구조 및 이를 포함하는 전자 장치
WO2023088115A1 (zh) 封装结构、芯片模组、板级架构及通信设备
WO2016117834A1 (en) A wave guide for chip-to-chip communication and a semiconductor package comprising the same
JP5574161B2 (ja) マルチ通信モジュール
KR20230073059A (ko) SiP 모듈
WO2019078408A1 (ko) Rf 패키지 모듈 및 rf 패키지 모듈을 포함하는 전자 장치
CN113225913B (zh) 用于5g无线通信基站的pcb板排布方法
CN111863756B (zh) 封装结构及具有其的半导体器件
WO2022225314A1 (ko) Sip 모듈
CN118266078A (en) SiP module

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22896015

Country of ref document: EP

Kind code of ref document: A1