CN111863756B - 封装结构及具有其的半导体器件 - Google Patents

Abstract

本发明揭示了一种封装结构及具有其的半导体器件，封装结构包括封装体及转接板，封装体包括封装体焊盘，转接板包括连接焊盘及虚设焊盘，连接焊盘导通封装体焊盘，虚设焊盘与封装体焊盘相互分离。本发明的转接板除了包括对应连接封装体焊盘的区域外，还包括设置虚设焊盘的延伸区域，该延伸区域处的虚设焊盘例如可以用于增加整个封装结构的散热性能、提高整个封装结构的可靠性、调整翘曲等等。

Description

封装结构及具有其的半导体器件

技术领域

本发明涉及半导体技术领域，尤其涉及一种封装结构及具有其的半导体器件。

背景技术

随着半导体技术的不断发展，单个芯片的功能越来越强大，实际操作中，希望芯片的尺寸越来越小，单位面积的I/O数量越来越多，为了满足这一需求，出现了转接板的应用。

目前，转接板只是起到了信号转移、传输的作用，并没有为封装结构或半导体器件的整体可靠性、散热性能或电磁屏蔽层设计灵活性等带来改善。

发明内容

本发明的目的在于提供一种可以提高封装结构整体可靠性、散热性等的封装结构及具有其的半导体器件。

为实现上述发明目的之一，本发明一实施方式提供一种封装结构，包括封装体及转接板，所述封装体包括封装体焊盘，所述转接板包括连接焊盘及虚设焊盘，所述连接焊盘导通所述封装体焊盘，所述虚设焊盘与所述封装体焊盘相互分离。

作为本发明一实施方式的进一步改进，所述转接板包括转接板本体，所述转接板本体包括相对设置的第一表面及第二表面，所述连接焊盘包括位于所述第一表面的第一连接焊盘及位于所述第二表面的第二连接焊盘，所述虚设焊盘至少包括位于所述第二表面的第二虚设焊盘，至少所述第一连接焊盘与所述第二连接焊盘相互导通。

作为本发明一实施方式的进一步改进，所述封装结构还包括第一金属球及第二金属球，所述第一金属球用于导通所述封装体焊盘及所述第一连接焊盘，所述第二金属球位于所述第二连接焊盘及所述第二虚设焊盘处。

作为本发明一实施方式的进一步改进，所述虚设焊盘还包括位于所述第一表面的第一虚设焊盘。

作为本发明一实施方式的进一步改进，至少部分所述第一虚设焊盘与所述第二虚设焊盘相互导通。

作为本发明一实施方式的进一步改进，所述第二连接焊盘及所述第二虚设焊盘形成焊盘阵列，所述焊盘阵列的外围区域为第二虚设焊盘。

作为本发明一实施方式的进一步改进，所述封装体包括基板、至少一芯片及被动元件，所述封装体焊盘、所述芯片及所述被动元件位于所述基板的同侧，且于所述芯片及所述基板的叠加方向上，所述转接板至少与所述被动元件之间具有重叠区域。

作为本发明一实施方式的进一步改进，所述转接板具有容纳至少部分被动元件的让位空间。

为实现上述发明目的之一，本发明一实施方式提供一种半导体器件，包括电路板及如上所述的封装结构，所述电路板包括电路板焊盘，所述第二连接焊盘及所述第二虚设焊盘均与所述电路板焊盘相互连接。

作为本发明一实施方式的进一步改进，所述封装体包括芯片，所述电路板包括接地屏蔽层，至少部分电路板焊盘连接所述接地屏蔽层而形成屏蔽层，于所述电路板及所述封装结构的叠加方向上，所述屏蔽层覆盖所述芯片。

与现有技术相比，本发明的有益效果在于：本发明一实施方式的转接板除了包括对应连接封装体焊盘的区域外，还包括设置虚设焊盘的延伸区域，该延伸区域处的虚设焊盘例如可以用于增加整个封装结构的散热性能、提高整个封装结构的可靠性、调整翘曲等等。

附图说明

图1是本发明第一具体示例的封装结构示意图；

图2是本发明第一具体示例的封装结构部分结构仰视透视图；

图3是本发明第一具体示例的半导体器件结构示意图；

图4是本发明第二具体示例的半导体器件结构示意图；

图5是本发明第二具体示例的封装结构部分结构仰视透视图；

图6是本发明第三具体示例的半导体器件结构示意图；

图7是本发明第三具体示例的封装结构部分结构仰视透视图；

图8是本发明第四具体示例的半导体器件结构示意图；

图9是本发明第四具体示例的封装结构部分结构仰视透视图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本申请的主题的基本结构。

另外，本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。

结合图1及图2，为本发明一实施方式的封装结构100的示意图。

封装结构100包括封装体10及转接板20。

封装体10包括封装体焊盘11。

转接板20包括连接焊盘21及虚设焊盘22。

连接焊盘21导通封装体焊盘11，连接焊盘21用于传输封装体10的信号。

虚设焊盘22(Dummy Pad)与封装体焊盘11相互分离。

这里，封装体焊盘11是指信号焊盘及非接地焊盘，“相互分离”是指虚设焊盘22与信号焊盘及非接地焊盘相互不连接，虚设焊盘22并不用于传输封装体10的信号，在其他实施方式中，封装体10还包括接地焊盘，虚设焊盘22可以与接地焊盘选择性连接。

本实施方式的转接板20除了包括对应连接封装体焊盘11的区域外，还包括设置虚设焊盘22的延伸区域，该延伸区域处的虚设焊盘22例如可以用于增加整个封装结构100的散热性能、提高整个封装结构100的可靠性、调整翘曲等等。

具体的，本实施方式的转接板20包括转接板本体201，转接板本体201包括相对设置的第一表面2011及第二表面2012。

这里，转接板20为板状结构，第一表面2011面对封装体焊盘11设置，第二表面2012远离封装体焊盘11设置。

连接焊盘21包括位于第一表面2011的第一连接焊盘211及位于第二表面2012的第二连接焊盘212，第一连接焊盘211及第二连接焊盘212可以一一对应设置，当然，第一连接焊盘211及第二连接焊盘212也可以错位设置。

虚设焊盘22至少包括位于第二表面2012的第二虚设焊盘222。

至少第一连接焊盘211与第二连接焊盘212相互导通，如此，封装体10的信号可以依次经过封装体焊盘11、第一连接焊盘211及第二连接焊盘212而实现传输。

这里，第一连接焊盘211与第二连接焊盘212之间通过金属走线L导通，金属走线L可将第一连接焊盘211的热量传递至第二连接焊盘212。

在本实施方式中，虚设焊盘22还包括位于第一表面2011的第一虚设焊盘221，至少部分第一虚设焊盘221与第二虚设焊盘222相互导通。

这里，第一虚设焊盘221也可以是其他的金属结构，第一虚设焊盘221与第二虚设焊盘222根据需要可选择性地相互导通。

第一虚设焊盘221及第二虚设焊盘222可以一一对应设置，当然，第一虚设焊盘221及第二虚设焊盘222也可以错位设置，第一虚设焊盘221及第二虚设焊盘222的数量可以保持一致，当然，数量也可不对应。

这里，第一虚设焊盘221与第二虚设焊盘222之间也可通过金属走线L导通，金属走线L可将第一虚设焊盘221的热量传递至第二虚设焊盘222。

结合图2，封装结构100还包括第一金属球31及第二金属球32。

第一金属球31及第二金属球32例如可为锡球，但不以此为限，例如可为铜核或塑核锡球等金属类球。

第一金属球31用于导通封装体焊盘11及第一连接焊盘211，第二金属球32位于第二连接焊盘212及第二虚设焊盘222处，也就是说，第二连接焊盘212及第二虚设焊盘222远离第一表面2011的一侧均设置有第二金属球32。

结合图3，本发明一实施方式还提供一种半导体封装器件200，半导体封装器件200包括电路板50及如上所述的封装结构100。

这里，电路板50包括电路板焊盘51，电路板50可以是印刷电路板(PrintedCircuit Board，PCB)，但不以此为限。

第二连接焊盘212及第二虚设焊盘222均与电路板焊盘51相互连接，也就是说，第二连接焊盘212、第二虚设焊盘222与电路板焊盘51之间通过第二金属球32实现互连。

这里，“互连”是指第二连接焊盘212、第二虚设焊盘222与电路板焊盘51之间是相互接触的，可以是电性连接，例如第二连接焊盘212与电路板焊盘51之间为电性连接以实现半导体器件200中信号的传输，也可以仅是接触连接，例如第二虚设焊盘222与电路板焊盘51之间仅是接触连接或接地连接，而不存在信号的传输。

相较于转接板20仅包括对应封装体焊盘11的连接焊盘21的技术，本实施方式的转接板20还包括设置有虚设焊盘22的延伸区域，如此设置的好处在于：(1)连接第二连接焊盘212的第二金属球32仍可将整个封装结构100的信号传输至电路板50；(2)连接第二连接焊盘212及第二虚设焊盘222的第二金属球32可将整个封装结构100的热量传输至电路板50，提高整个封装结构100/半导体器件200的散热性能；(3)连接封装结构100及电路板50之间的第二金属球32的数量增多，增强封装结构100及电路板50之间的连接强度，进而提高整个封装结构100/半导体器件200的可靠性。

在一具体实施例中，封装体10还包括基板101及至少一芯片40，芯片40及封装体焊盘11位于基板101的同侧。

这里，基板101包括相对设置的基板上表面1011及基板下表面1012，芯片40及封装体焊盘11均位于基板下表面1012。

在实际情况中，虽然封装体焊盘11的下方可设置第一金属球31来实现封装结构100与电路板50电性连接，但芯片40远离基板101的一侧表面可能会低于熔化之后的第一金属球31，当封装结构100与电路板50连接时，芯片40的存在会阻碍电路板50上的电路板焊盘51连接第一金属球31，此时，就需要利用转接板20来实现封装体焊盘11与电路板焊盘51之间的电性连接。

一般情况下，转接板20仅覆盖封装体焊盘11所在的区域，此时的转接板20仅能起到传输封装结构100的信号的作用，而本实施方式的转接板20朝向芯片40的一侧形成延伸区域，并可在延伸区域形成虚设焊盘22，以提高整个封装结构100/半导体器件200的散热性及可靠性。

这里，封装体10还包括位于基板下表面1012的被动元件41，被动元件41位于封装体焊盘11及芯片40之间，转接板20可延伸至被动元件41的下方，也就是说，于芯片40及基板101的叠加方向上，转接板20至少与被动元件41之间具有重叠区域，如此，可利用被动元件41下方的空闲区域来提高整个封装结构100/半导体器件200的散热性及可靠性。

当然，在其他实施方式中，转接板20也可延伸至芯片40下方而使得转接板20与芯片40之间具有重叠区域。

另外，当被动元件41阻碍转接板20延伸时，转接板20可形成容纳至少部分被动元件41的让位空间S(参图4)，或者，让位空间S也可容纳至少部分芯片40。

当然，在其他实施方式中，封装体10也可不包含被动元件41，转接板20的延伸方向也不限定于朝向芯片40方向延伸，可根据实际情况而定。

封装体10还可包括位于基板上表面1011的倒装芯片42或其他元器件43等，封装体焊盘11可通过基板101内部的走线而连通芯片40、倒装芯片42等而实现信号传输。

另外，封装体10包括塑封层44，塑封层44包覆基板上表面1011及基板下表面1012的所有元件(包括芯片40、被动元件41、倒装芯片42、元器件43、转接板20、封装体焊盘11等)，且第二金属球32暴露于塑封层44的外侧以实现封装结构100与电路板50之间的连接。

当然，封装体10也可为其他结构，例如，封装体10为埋入型封装体、堆叠封装体等等。

下面，详细介绍本发明几个具体示例的封装结构100/半导体器件200的结构。

在第一具体示例中，结合图1至图3，半导体器件200包括互连的封装结构100及电路板50。

封装结构100包括基板101、位于基板上表面1011的倒装芯片42、其他元器件43、位于基板下表面1012的芯片40、被动元件41、封装体焊盘11、转接板20以及包覆上述元件的塑封层44。

转接板20包括转接板本体201、连接焊盘21及虚设焊盘22。

转接板本体201包括相对设置的第一表面2011及第二表面2012。

连接焊盘21包括位于第一表面2011的第一连接焊盘211及位于第二表面2012的第二连接焊盘212。

虚设焊盘22包括位于第一表面2011的第一虚设焊盘221及位于第二表面2012的第二虚设焊盘222。

第一连接焊盘211与第二连接焊盘212一一对应设置，第一连接焊盘211与第二连接焊盘212直接通过呈一直线的金属走线L导通，第一虚设焊盘221与第二虚设焊盘222一一对应设置，第一虚设焊盘221与第二虚设焊盘222直接通过呈一直线的金属走线L导通，第一连接焊盘211位于第一虚设焊盘221的外侧，第二连接焊盘212位于第二虚设焊盘222的外侧。

结合图2，此时的转接板20直接延伸至被动元件41的下方，且被动元件41与转接板20之间具有缝隙，此时的转接板20大致为中间开孔(用于容纳芯片40)的方形结构，但不以此为限。

第一连接焊盘211与封装体焊盘11之间通过第一金属球31连接，第一虚设焊盘221与封装体焊盘11之间相互分离，第二连接焊盘212、第二虚设焊盘222与电路板焊盘51之间通过第二金属球32连接。

在第二具体示例中，结合图4至图5，半导体器件200a包括互连的封装结构100a及电路板50a。

这里，为了便于说明，类似的结构采用了类似或相同的名称、编号，其他具体示例中也如此。

封装结构100a包括基板101a、位于基板上表面1011a的倒装芯片42a、其他元器件43a、位于基板下表面1012a的芯片40a、被动元件41a、封装体焊盘11a、转接板20a以及包覆上述元件的塑封层44a。

转接板20a包括转接板本体201a、连接焊盘21a及虚设焊盘22a。

转接板本体201a包括相对设置的第一表面2011a及第二表面2012a。

连接焊盘21a包括位于第一表面2011a的第一连接焊盘211a及位于第二表面2012a的第二连接焊盘212a。

虚设焊盘22a包括位于第一表面2011a的第一虚设焊盘221a及位于第二表面2012a的第二虚设焊盘222a。

第一连接焊盘211a与第二连接焊盘212a可以一一对应设置，第一连接焊盘211a与第二连接焊盘212a直接通过呈一直线的金属走线L导通，第一虚设焊盘221a与第二虚设焊盘222a一一对应设置，第一虚设焊盘221a与第二虚设焊盘222a直接通过呈一直线的金属走线L导通，第一连接焊盘211a位于第一虚设焊盘221a的外侧，第二连接焊盘212a位于第二虚设焊盘222a的外侧。

当然，第一连接焊盘211a与第二连接焊盘212a也可以不是一一对应设置，在实际应用中，第一连接焊盘211a与第二连接焊盘212a不一定是直上直下的电性连接关系，需要根据转接板20a中的具体线路排布而定。

第一连接焊盘211a与封装体焊盘11a之间通过第一金属球31a连接，第一虚设焊盘221a与封装体焊盘11a之间相互分离，第二连接焊盘212a、第二虚设焊盘222a与电路板焊盘51a之间通过第二金属球32a连接。

本示例与第一具体示例的主要区别在于：转接板20a直接延伸至被动元件41a的下方，由于被动元件41a尺寸的不同，部分被动元件41a与转接板20a之间具有缝隙，而部分被动元件41a与转接板20a之间会相互干涉，此时，在相互干涉的区域，转接板20a形成容纳至少部分被动元件41a的让位空间S，也就是说，可以在转接板20a上挖设一凹槽(即让位空间S)以避让该处的被动元件41a，该让位空间S处可取消第一虚设焊盘221a的设置。

可以理解的，在其他示例中，为了获取更大的让位空间S，也可取消全部的第一虚设焊盘221a。

结合图5，此时的转接板20a大致为中间开孔(用于容纳芯片40a)且具有让位空间S的异形结构，但不以此为限。

在第三具体示例中，结合图6至图7，半导体器件200b包括互连的封装结构100b及电路板50b。

封装结构100b包括基板101b、位于基板上表面1011b的倒装芯片42b、其他元器件43b、位于基板下表面1012b的芯片40b、被动元件41b、封装体焊盘11b、转接板20b以及包覆上述元件的塑封层44b。

转接板20b包括转接板本体201b、连接焊盘21b及虚设焊盘22b。

转接板本体201b包括相对设置的第一表面2011b及第二表面2012b。

连接焊盘21b包括位于第一表面2011b的第一连接焊盘211b及位于第二表面2012b的第二连接焊盘212b。

虚设焊盘22b包括位于第一表面2011b的第一虚设焊盘221b及位于第二表面2012b的第二虚设焊盘222b。

结合图7，此时的转接板20b直接延伸至被动元件41b的下方，且被动元件41b与转接板20b之间具有缝隙，此时的转接板20b大致为中间开孔(用于容纳芯片40b)的方形结构，但不以此为限。

第一连接焊盘211b与封装体焊盘11b之间通过第一金属球31b连接，第一虚设焊盘221b与封装体焊盘11b之间相互分离，第二连接焊盘212b、第二虚设焊盘222b与电路板焊盘51b之间通过第二金属球32b连接。

本示例与第一具体示例的主要区别在于：第一连接焊盘211b与第二连接焊盘212b错位设置，第一连接焊盘211b与第二连接焊盘212b通过呈一折线的金属走线L’导通(即本示例的金属走线L’与第一具体示例中的金属走线L不同)，第一虚设焊盘221b与第二虚设焊盘222b错位设置，第一虚设焊盘221b与第二虚设焊盘222b之间不导通，第一连接焊盘211b位于第一虚设焊盘221b的外侧，而部分第二虚设焊盘222b位于部分第二连接焊盘212b的外侧。

具体的，以第二虚设焊盘222b及第二连接焊盘212b呈环状排布为例，且第二虚设焊盘222b与第二连接焊盘212b间隔分布，此时的第二连接焊盘212b及第二虚设焊盘222b形成焊盘阵列A’，焊盘阵列A’的外围区域可为第二虚设焊盘222b，或者，焊盘阵列A’的角头区域(即转角)区域为第二虚设焊盘222b。

也就是说，焊盘阵列A’中最外侧的焊盘(最靠近封装结构100b的外周侧B’)为第二虚设焊盘222b，如此，当半导体器件200b发生翘曲等情况时，断裂风险最高的是最外侧的的第二虚设焊盘222b区域，由于该处的第二虚设焊盘222b并不具备传输信号的作用，即使该处的第二虚设焊盘222b断裂，也不会影响整个半导体器件200b的信号传输性能。

需要说明的是，焊盘阵列A’的排布并不以上述说明为限，第二虚设焊盘222b及第二连接焊盘212b也可呈其他方式排布，且第一虚设焊盘221b与第二虚设焊盘222b之间也可通过金属走线导通。

在本示例中，电路板50b包括接地屏蔽层E’，至少部分电路板焊盘51b连接接地屏蔽层E’而形成屏蔽层，于电路板50b及封装结构100b的叠加方向上，屏蔽层覆盖芯片40b。

具体的，屏蔽层由第一金属球31b、转接板20b上的至少部分虚设焊盘(第一虚设焊盘221b、第二虚设焊盘222b)、第二金属球32b、至少部分电路板焊盘51b及接地屏蔽层E’连接形成。

也就是说，可以通过连接至少部分电路板焊盘51b及电路板50b中原有的接地屏蔽层E’而形成屏蔽层，屏蔽层正好覆盖芯片40b区域而实现电磁屏蔽效果，如此，可大大提高电磁屏蔽层设计的灵活性。

在第四具体示例中，结合图8至图9，半导体器件200c包括互连的封装结构100c及电路板50c。

封装结构100c包括基板101c、位于基板上表面1011c的倒装芯片42c、其他元器件43c、位于基板下表面1012c的芯片40c、被动元件41c、封装体焊盘11c、转接板20c以及包覆上述元件的塑封层44c。

转接板20c包括转接板本体201c、连接焊盘21c及虚设焊盘22c。

转接板本体201c包括相对设置的第一表面2011c及第二表面2012c。

连接焊盘21c包括位于第一表面2011c的第一连接焊盘211c及位于第二表面2012c的第二连接焊盘212c。

虚设焊盘22c包括位于第一表面2011c的第一虚设焊盘221c及位于第二表面2012c的第二虚设焊盘222c。

第一连接焊盘211c与封装体焊盘11c之间通过第一金属球31c连接，第一虚设焊盘221c与封装体焊盘11c之间相互分离，第二连接焊盘212c、第二虚设焊盘222c与电路板焊盘51c之间通过第二金属球32c连接。

本示例与第一具体示例的主要区别在于：第一连接焊盘211c与第二连接焊盘212c错位设置，第一连接焊盘211c与第二连接焊盘212c通过呈一折线的金属走线L”导通(即本示例的金属走线L”与第一示例中的金属走线L不同)，第一虚设焊盘221c与第二虚设焊盘222c错位设置，第一虚设焊盘221c与第二虚设焊盘222c之间不导通，第一连接焊盘211c位于第一虚设焊盘221c的外侧，而部分第二虚设焊盘222c位于部分第二连接焊盘212c的外侧。

具体的，以第二虚设焊盘222c及第二连接焊盘212c呈环状排布为例，且第二虚设焊盘222c与第二连接焊盘212c间隔分布，此时的第二连接焊盘212c及第二虚设焊盘222c形成焊盘阵列A”，焊盘阵列A”的外围区域可为第二虚设焊盘222c。

也就是说，焊盘阵列A”中最外侧的焊盘(最靠近封装结构100c的外周侧B”)为第二虚设焊盘222c，如此，当半导体器件200c发生翘曲等情况时，断裂风险最高的是最外侧的的第二虚设焊盘222c区域，由于该处的第二虚设焊盘222c并不具备传输信号的作用，即使该处的第二虚设焊盘222c断裂，也不会影响整个半导体器件200c的信号传输性能。

需要说明的是，焊盘阵列A”的排布并不以上述说明为限，第二虚设焊盘222c及第二连接焊盘212c也可呈其他方式排布，且第一虚设焊盘221c与第二虚设焊盘222c之间也可通过金属走线导通。

另外，本示例的转接板20c直接延伸至被动元件41c的下方，由于被动元件41c尺寸的不同，部分被动元件41c与转接板20c之间具有缝隙，而部分被动元件41c与转接板20c之间会相互干涉，此时，在相互干涉的区域，转接板20c形成容纳至少部分被动元件41c的让位空间S”，也就是说，可以在转接板20c上挖设一凹槽(即让位空间S”)以避让该处的被动元件41c，该让位空间S”处可取消第一虚设焊盘221c的设置。

结合图9，此时的转接板20c大致为中间开孔(用于容纳芯片40c)且具有让位空间S”的异形结构，但不以此为限。

在本示例中，电路板50c包括接地屏蔽层E”，至少部分电路板焊盘51c连接接地屏蔽层E”而形成屏蔽层，于电路板50c及封装结构100c的叠加方向上，屏蔽层覆盖芯片40c。

具体的，屏蔽层由第一金属球31c、转接板20c上的至少部分虚设焊盘(第一虚设焊盘221c、第二虚设焊盘222c)、第二金属球32c、至少部分电路板焊盘51c及接地屏蔽层E”连接形成。

也就是说，可以通过连接至少部分电路板焊盘51c及电路板50c中原有的接地屏蔽层E”而形成屏蔽层，屏蔽层正好覆盖芯片40c区域而实现电磁屏蔽效果，如此，可大大提高电磁屏蔽层设计的灵活性。

需要说明的是，上述多个具体示例中的技术特征可以有选择性的组合而形成新的封装结构100/半导体器件200，例如，将第四具体示例中的屏蔽层结合至第一具体示例中等等。

综上所述，本发明的转接板20除了包括对应连接封装体焊盘11的区域外，还包括设置虚设焊盘22的延伸区域，该延伸区域处的虚设焊盘22例如可以用于增加整个封装结构100的散热性能、提高整个封装结构100的可靠性、调整翘曲等等。

另外，相较于转接板20仅包括对应封装体焊盘11的连接焊盘21的技术，发明的转接板20还包括设置有虚设焊盘22的延伸区域，如此设置的好处在于：(1)连接第二连接焊盘212的第二金属球32仍可将整个封装结构100的信号传输至电路板50；(2)连接第二连接焊盘212及第二虚设焊盘222的第二金属球32可将整个封装结构100的热量传输至电路板50，提高整个封装结构100/半导体器件200的散热性能；(3)连接封装结构100及电路板50之间的第二金属球32的数量增多，增强封装结构100及电路板50之间的连接强度，进而提高整个封装结构100/半导体器件200的可靠性。

而且，本发明的焊盘阵列的外围区域可为第二虚设焊盘222，如此，当半导体器件200发生翘曲等情况时，断裂风险最高的是最外侧的的第二虚设焊盘222区域，由于该处的第二虚设焊盘222并不具备传输信号的作用，即使该处的第二虚设焊盘222断裂，也不会影响整个半导体器件200的信号传输性能。

本发明还可以通过连接至少部分电路板焊盘51及电路板50中原有的接地屏蔽层而形成屏蔽层，屏蔽层正好覆盖芯片40区域而实现电磁屏蔽效果，如此，可大大提高电磁屏蔽层设计的灵活性。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (9)

1.一种封装结构，其特征在于，包括封装体及转接板，所述封装体包括基板、封装体焊盘及至少一芯片，所述封装体焊盘、所述芯片及所述转接板位于所述基板的同侧，所述转接板包括转接板本体、连接焊盘及虚设焊盘，所述连接焊盘导通所述封装体焊盘，所述虚设焊盘与所述封装体焊盘相互分离，所述转接板本体包括相对设置的第一表面及第二表面，所述连接焊盘包括位于所述第一表面的第一连接焊盘及位于所述第二表面的第二连接焊盘，所述虚设焊盘至少包括位于所述第二表面的第二虚设焊盘，至少所述第一连接焊盘与所述第二连接焊盘相互导通，所述第二虚设焊盘设置在第二连接焊盘的外围区域。

2.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括第一金属球及第二金属球，所述第一金属球用于导通所述封装体焊盘及所述第一连接焊盘，所述第二金属球位于所述第二连接焊盘及所述第二虚设焊盘处。

3.根据权利要求1所述的封装结构，其特征在于，所述虚设焊盘还包括位于所述第一表面的第一虚设焊盘。

4.根据权利要求3所述的封装结构，其特征在于，至少部分所述第一虚设焊盘与所述第二虚设焊盘相互导通。

5.根据权利要求1所述的封装结构，其特征在于，所述第二连接焊盘及所述第二虚设焊盘形成焊盘阵列。

6.根据权利要求1所述的封装结构，其特征在于，所述封装体包括被动元件，所述封装体焊盘及所述被动元件位于所述基板的同侧，且于所述芯片及所述基板的叠加方向上，所述转接板至少与所述被动元件之间具有重叠区域。

7.根据权利要求6所述的封装结构，其特征在于，所述转接板具有容纳至少部分被动元件的让位空间。

8.一种半导体器件，其特征在于，包括电路板及如权利要求1-6中任意一项所述的封装结构，所述电路板包括电路板焊盘，所述第二连接焊盘及所述第二虚设焊盘均与所述电路板焊盘相互连接。

9.根据权利要求8所述的半导体器件，其特征在于，所述封装体包括芯片，所述电路板包括接地屏蔽层，至少部分电路板焊盘连接所述接地屏蔽层而形成屏蔽层，于所述电路板及所述封装结构的叠加方向上，所述屏蔽层覆盖所述芯片。

Images