KR20120101965A - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120101965A
KR20120101965A KR1020110069193A KR20110069193A KR20120101965A KR 20120101965 A KR20120101965 A KR 20120101965A KR 1020110069193 A KR1020110069193 A KR 1020110069193A KR 20110069193 A KR20110069193 A KR 20110069193A KR 20120101965 A KR20120101965 A KR 20120101965A
Authority
KR
South Korea
Prior art keywords
ground
package substrate
semiconductor chip
pad
molding member
Prior art date
Application number
KR1020110069193A
Other languages
English (en)
Inventor
송인상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/414,034 priority Critical patent/US20120228751A1/en
Publication of KR20120101965A publication Critical patent/KR20120101965A/ko
Priority to US14/304,016 priority patent/US20140291821A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지는 패키지 기판, 반도체 칩, 몰딩 부재 및 접지 부재를 포함한다. 패키지 기판은 접지 패드와 신호 패드를 갖는다. 반도체 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판의 신호 패드와 전기적으로 연결된다. 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는다. 접지 부재는 몰딩 부재의 표면에 배치되어, 상기 접지 패드와 전기적으로 연결된다. 따라서, 반도체 패키지의 두께 증가를 방지하면서 전자파 차단이 가능하게 된다.

Description

반도체 패키지 및 그의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
한편, 최근 들어서, 휴대형 전자 기기의 소형화와 데이터의 전송 속도의 증가로 인해서, 전자파 간섭(electromagnetic interference : EMI)이 반도체 패키지의 성능을 저하시키는 문제가 대두되고 있다.
EMI를 차단하기 위해서, 반도체 패키지를 접지시킬 것이 요구된다.종래에는, 반도체 패키지를 둘러싸는 EMI 차폐용 금속 커버를 인쇄회로기판(Printed Circuit Board:PCB)의 접지 패드와 전기적으로 연결시켰다. 그러나, 금속 커버로 인해서 반도체 패키지의 두께가 증가되는 다른 문제가 유발된다.
본 발명은 얇은 두께를 가지면서 EMI를 차단할 수 있는 반도체 패키지를 제공한다.
또한, 본 발명은 상기된 반도체 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 반도체 패키지는 패키지 기판, 반도체 칩, 몰딩 부재 및 접지 부재를 포함한다. 패키지 기판은 접지 패드와 신호 패드를 갖는다. 반도체 칩은 상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판의 신호 패드와 전기적으로 연결된다. 몰딩 부재는 상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는다. 접지 부재는 상기 몰딩 부재의 표면에 배치되어, 상기 접지 패드와 전기적으로 연결된다.
본 발명의 일 실시예에 따르면, 상기 접지 부재는 상기 몰딩 부재의 표면에 형성된 접지막, 및 상기 접지막으로부터 상기 패키지 기판의 하부면을 따라 연장되어 상기 접지 패드와 전기적으로 연결된 접지 컨택을 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 반도체 칩은 상기 접지 패드와 전기적으로 연결된 접지 패턴을 가질 수 있다. 상기 몰딩 부재는 상기 반도체 칩의 접지 패턴을 노출시키는 개구부를 가질 수 있다. 상기 접지 부재는 상기 몰딩 부재의 표면에 형성된 접지막, 및 상기 개구부의 내부에 형성되어, 상기 접지막과 상기 반도체 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 반도체 칩의 상부면에 적층되고, 상기 접지 패드와 상기 접지 부재를 전기적으로 연결시키기 위한 접지 패턴을 갖는 인터포저 칩을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩 부재는 상기 인터포저 칩의 접지 패턴을 노출시키는 개구부를 가질 수 있다. 상기 접지 부재는 상기 몰딩 부재의 표면에 형성된 접지막, 및 상기 개구부 내에 형성되어 상기 접지막과 상기 인터포저 칩의 접지 패턴에 전기적으로 연결된 접지 컨택을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 반도체 칩의 상부면에 적층되어, 상기 몰딩 부재로 덮인 제 2 반도체 칩을 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 패키지는 상기 반도체 칩에 수직 방향을 따라 관통 형성되어 상기 제 2 반도체 칩과 상기 패키지 기판의 신호 패드를 전기적으로 연결시키는 플러그를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 접지 부재는 상기 몰딩 부재의 표면에 형성된 접착막, 및 상기 접착막을 매개로 상기 몰딩 부재에 부착되고 상기 접지 패드와 전기적으로 연결된 접지 캔(can)을 포함할 수 있다.
본 발명의 다른 견지에 따른 반도체 패키지의 제조 방법에 따르면, 접지 패드와 신호 패드를 갖는 패키지 기판의 상부면에 상기 패키지 기판의 신호 패드와 전기적으로 연결되도록 반도체 칩을 배치한다. 상기 반도체 칩을 덮도록 상기 패키지 기판의 상부면에 몰딩 부재를 형성한다. 상기 접지 패드와 연결되도록 상기 몰딩 부재의 표면에 접지 부재를 형성한다.
본 발명의 일 실시예에 따르면, 상기 접지 부재를 형성하는 단계는 상기 몰딩 부재의 표면에 접지막을 형성하는 단계, 및 상기 접지막으로부터 상기 패키지 기판의 하부면을 따라 연장되어 상기 접지 패드와 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제조 방법은 상기 반도체 칩에 상기 접지 패드와 전기적으로 연결된 접지 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 접지 부재를 형성하는 단계는 상기 몰딩 부재의 표면에 접지막을 형성하는 단계, 및 상기 접지막으로부터 연장되어 상기 반도체 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩 부재를 형성하는 단계는 상기 반도체 칩의 접지 패턴을 노출시키는 개구부를 상기 몰딩 부재에 형성하는 단계를 더 포함할 수 있다. 상기 접지 컨택을 상기 개구부의 내부에 형성한다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 반도체 칩의 상부면에 상기 접지 패드와 상기 접지 부재를 전기적으로 연결시키기 위한 접지 패턴을 갖는 인터포저 칩을 적층하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 접지 부재를 형성하는 단계는 상기 몰딩 부재의 표면에 접지막을 형성하는 단계, 및 상기 접지막으로부터 연장되어 상기 인터포저 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 몰딩 부재를 형성하는 단계는 상기 인터포저 칩의 접지 패턴을 노출시키는 개구부를 상기 몰딩 부재에 형성하는 단계를 더 포함할 수 있다. 상기 접지 컨택을 상기 개구부의 내부에 형성한다.
상기와 같은 본 발명에 따르면, 접지 부재가 몰딩 부재의 표면과 패키지 기판의 측면 상에 형성되어, 접지 부재로 인해서 반도체 패키지의 두께가 거의 증가되지 않는다. 따라서, 반도체 패키지의 두께 증가를 방지하면서 전자파 차단이 가능하게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2 내지 도 5는 도 1의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 7은 도 6의 반도체 패키지의 반도체 칩을 나타낸 평면도이다.
도 8 내지 도 12는 도 6의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 14는 도 13의 반도체 패키지의 인터포저 칩을 나타낸 평면도이다.
도 15 내지 도 20은 도 13의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 21은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 22 및 도 23은 도 21에 도시된 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 24는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 25는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 반도체 패키지(100)는 패키지 기판(110), 반도체 칩(120), 도전성 와이어(125), 몰딩 부재(130), 접지 부재(140) 및 외부접속단자(150)들을 포함한다.
패키지 기판(110)은 신호 패드(112), 접지 패드(114) 및 회로 패턴(116)을 갖는다. 본 실시예에서, 신호 패드(112)와 접지 패드(114)는 패키지 기판(110)의 상부면에 배열된다. 신호 패드(112)는 회로 패턴(116)과 전기적으로 연결된다. 회로 패턴(116)은 패키지 기판(110)의 하부면을 통해 노출된다.
반도체 칩(120)은 패키지 기판(110)의 상부면에 배치된다. 반도체 칩(120)은 접착제를 매개로 패키지 기판(110)의 상부면에 고정될 수 있다. 반도체 칩(120)은 본딩 패드(122)를 갖는다. 본 실시예에서, 본딩 패드(122)는 반도체 칩(120)의 상부면에 배열된다.
도전성 와이어(125)는 반도체 칩(120)의 본딩 패드(122)와 패키지 기판(110)의 신호 패드(112)를 전기적으로 연결시킨다. 본 실시예에서, 도전성 와이어(125)는 알루미늄, 금 등과 같은 금속 와이어를 포함할 수 있다. 다른 실시예로서, 본딩 패드(122)가 반도체 칩(120)의 하부면에 배열될 경우, 반도체 칩(120)의 본딩 패드(122)와 패키지 기판(110)의 신호 패드(112)는 도전성 범프(미도시)를 매개로 전기적으로 연결될 수도 있다.
몰딩 부재(130)는 패키지 기판(110)의 상부면에 형성되어, 반도체 칩(120)과 도전성 와이어(125)를 덮는다. 몰딩 부재(130)는 외부 환경으로부터 반도체 칩(120)과 도전성 와이어(125)를 보호한다. 본 실시예에서, 몰딩 부재(130)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)를 포함할 수 있다.
접지 부재(140)는 접지막(142)과 접지 컨택(144)을 포함한다. 접지막(142)은 몰딩 부재(130)의 표면과 패키지 기판(110)의 측면에 형성되어, 접지 패턴(118)과 전기적으로 접촉한다. 접지 컨택(144)은 접지막(142)의 하단으로부터 패키지 기판(110)의 하부면을 따라 연장된다. 컨택(144)은 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다. 본 실시예에서, 접지 컨택(144)과 접지 패드(114)는 패키지 기판(114)에 내장된 회로 패턴(116)을 매개로 전기적으로 연결될 수 있다. 본 실시예에서, 접지 부재(140)는 금속을 포함할 수 있다.
본 실시예에서, 접지 부재(140)는 패키지 기판(110)의 두께와 몰딩 부재(130)의 두께를 합산한 두께와 유사한 두께를 갖는다. 따라서, 접지 부재(140)는 반도체 패키지(100)의 두께와 유사한 두께를 갖는다. 그러므로, 접지 부재(140)로 인해서 반도체 패키지(100)의 두께가 크게 증가하지는 않는다.
외부접속단자(150)는 패키지 기판(110)의 하부면을 통해 노출된 내부 회로(116)에 실장된다. 외부접속단자(150)는 회로 패턴을 매개로 패키지 기판(110)의 신호 패드(112)와 전기적으로 연결된다. 여기서, 외부접속단자(150)는 접지 부재(140)의 접지 컨택(144)과 연결되지 않는다. 본 실시예에서, 외부접속단자(150)는 솔더 볼을 포함할 수 있다.
도 2 내지 도 5는 도 1의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 반도체 칩(120)을 접착제를 매개로 패키지 기판(110)의 상부면에 부착한다.
도 3을 참조하면, 반도체 칩(120)의 본딩 패드(122)와 패키지 기판(110)의 신호 패드(112)를 도전성 와이어(125)를 이용해서 전기적으로 연결시킨다.
도 4를 참조하면, 몰딩 부재(130)를 패키지 기판(110)의 상부면에 형성하여, 반도체 칩(120)과 도전성 와이어(125)를 몰딩 부재(130)로 덮는다.
도 5를 참조하면, 접지 부재(140)를 몰딩 부재(130)의 표면과 패키지 기판(110)의 하부면에 형성한다. 접지 부재(140)의 접지 컨택(144)은 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다. 본 실시예에서, 접지 부재(140)는 도금 공정, 증착 공정 등을 통해 형성할 수 있다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 1에 도시된 반도체 패키지(100)를 완성한다.
도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 7은 도 6의 반도체 패키지의 반도체 칩을 나타낸 평면도이다.
도 6 및 도 7을 참조하면, 본 실시예에 따른 반도체 패키지(100a)는 패키지 기판(110), 반도체 칩(120), 제 1 도전성 와이어(125), 제 2 도전성 와이어(127), 몰딩 부재(130), 접지 부재(140a) 및 외부접속단자(150)들을 포함한다.
여기서, 본 실시예의 패키지 기판(110), 제 1 도전성 와이어(125) 및 외부접속단자(150)들은 도 1에 도시된 패키지 기판(110), 도전성 와이어(125) 및 외부접속단자(150)들과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대한 반복 설명은 생략한다.
반도체 칩(120)은 패키지 기판(110)의 상부면에 배치된다. 반도체 칩(120)은 접착제를 매개로 패키지 기판(110)의 상부면에 고정될 수 있다. 반도체 칩(120)은 본딩 패드(122) 및 접지 패턴(124)을 갖는다. 본딩 패드(122)는 반도체 칩(120)의 내부 회로(미도시)와 전기적으로 연결된다. 반면에, 접지 패턴(124)은 반도체 칩(120)의 내부 회로와는 전기적으로 연결되지 않는다. 본 실시예에서, 접지 패턴(124)은 재배선이나 패턴 인쇄 기술을 통해서 반도체 칩(120)의 상부면에 형성할 수 있다.
제 2 도전성 와이어(127)는 반도체 칩(120)의 접지 패턴(124)과 패키지 기판(110)의 접지 패드(114)를 전기적으로 연결시킨다. 본 실시예에서, 제 2 도전성 와이어(127)는 알루미늄, 금 등과 같은 금속 와이어를 포함할 수 있다.
몰딩 부재(130)는 패키지 기판(110)의 상부면에 형성되어, 반도체 칩(120), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 덮는다. 몰딩 부재(130)는 외부 환경으로부터 반도체 칩(120), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 보호한다. 본 실시예에서, 몰딩 부재(130)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)를 포함할 수 있다.
본 실시예에서, 몰딩 부재(130)는 반도체 칩(120)의 접지 패턴(124)을 노출시키는 개구부(132)를 갖는다. 개구부(132)는 몰딩 부재(130)의 상부면으로부터 형성된다.
접지 부재(140a)는 접지막(142a)과 접지 컨택(144a)을 포함한다. 접지막(142a)은 몰딩 부재(130)의 표면과 패키지 기판(110)의 측면에 형성된다. 접지 컨택(144a)은 접지막(142a)으로부터 연장되어 개구부(132)의 내면에 형성된다. 따라서, 접지 컨택(144a)은 제 2 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
도 8 내지 도 12는 도 6의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 8을 참조하면, 반도체 칩(120)을 접착제를 매개로 패키지 기판(110)의 상부면에 부착한다.
도 9를 참조하면, 반도체 칩(120)의 본딩 패드(122)와 패키지 기판(110)의 신호 패드(112)를 제 1 도전성 와이어(125)를 이용해서 전기적으로 연결시킨다. 또한, 반도체 칩(120)의 접지 패턴(124)과 패키지 기판(110)의 접지 패드(114)를 제 2 도전성 와이어(127)를 이용해서 전기적으로 연결시킨다.
도 10을 참조하면, 몰딩 부재(130)를 패키지 기판(110)의 상부면에 형성하여, 반도체 칩(120), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 몰딩 부재(130)로 덮는다.
도 11을 참조하면, 몰딩 부재(130)에 개구부(132)를 형성하여, 반도체 칩(120)의 접지 패턴(124)을 개구부(132)를 통해 노출시킨다.
도 12를 참조하면, 접지 부재(140a)를 몰딩 부재(130)의 표면, 패키지 기판(110)의 측면 및 개구부(132)의 내면에 형성한다. 따라서, 접지 부재(140a)의 접지 컨택(144a)은 제 2 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 6에 도시된 반도체 패키지(100a)를 완성한다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이고, 도 14는 도 13의 반도체 패키지의 인터포저 칩을 나타낸 평면도이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 반도체 패키지(100b)는 패키지 기판(110), 반도체 칩(120), 인터포저 칩(160), 제 1 도전성 와이어(125), 제 2 도전성 와이어(127), 몰딩 부재(130), 접지 부재(140b) 및 외부접속단자(150)들을 포함한다.
여기서, 본 실시예의 패키지 기판(110), 반도체 칩(120), 제 1 도전성 와이어(125) 및 외부접속단자(150)들은 도 1에 도시된 패키지 기판(110), 도전성 와이어(125) 및 외부접속단자(150)들과 실질적으로 동일하다. 따라서, 동일한 구성요소들에 대한 반복 설명은 생략한다.
인터포저 칩(160)은 반도체 칩(120)의 상부면에 배치된다. 인터포저 칩(160)은 접지 패턴(162)을 갖는다. 본 실시예에서, 접지 패턴(162)은 인터포저 칩(160)의 상부면에 배열된다.
제 2 도전성 와이어(127)는 인터포저 칩(160)의 접지 패턴(162)과 패키지 기판(110)의 접지 패드(114)를 전기적으로 연결시킨다. 본 실시예에서, 제 2 도전성 와이어(127)는 알루미늄, 금 등과 같은 금속 와이어를 포함할 수 있다.
몰딩 부재(130)는 패키지 기판(110)의 상부면에 형성되어, 반도체 칩(120), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 덮는다. 몰딩 부재(130)는 외부 환경으로부터 반도체 칩(120), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 보호한다. 본 실시예에서, 몰딩 부재(130)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound:EMC)를 포함할 수 있다.
본 실시예에서, 몰딩 부재(130)는 인터포저 칩(160)의 접지 패턴(162)을 노출시키는 개구부(132)를 갖는다. 개구부(132)는 몰딩 부재(130)의 상부면으로부터 형성된다.
접지 부재(140b)는 접지막(142b)과 접지 컨택(144b)을 포함한다. 접지막(142b)은 몰딩 부재(130)의 표면과 패키지 기판(110)의 측면에 형성된다. 접지 컨택(144b)은 접지막(142b)으로부터 연장되어 개구부(132)의 내면에 형성된다. 따라서, 접지 컨택(144b)은 제 2 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
도 15 내지 도 20은 도 13의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 15를 참조하면, 반도체 칩(120)을 접착제를 매개로 패키지 기판(110)의 상부면에 부착한다.
도 16을 참조하면, 인터포저 칩(160)을 반도체 칩(120)의 상부면에 배치한다. 본 실시예에서, 접지 패턴(162)은 인터포저 칩(160)의 상부면에 배열된다.
도 17을 참조하면, 반도체 칩(120)의 본딩 패드(122)와 패키지 기판(110)의 신호 패드(112)를 제 1 도전성 와이어(125)를 이용해서 전기적으로 연결시킨다. 또한, 인터포저 칩(160)의 접지 패턴(162)과 패키지 기판(110)의 접지 패드(114)를 제 2 도전성 와이어(127)를 이용해서 전기적으로 연결시킨다.
도 18을 참조하면, 몰딩 부재(130)를 패키지 기판(110)의 상부면에 형성하여, 반도체 칩(120), 인터포저 칩(160), 제 1 도전성 와이어(125) 및 제 2 도전성 와이어(127)를 몰딩 부재(130)로 덮는다.
도 19를 참조하면, 몰딩 부재(130)에 개구부(132)를 형성하여, 인터포저 칩(160)의 접지 패턴(162)을 개구부(132)를 통해 노출시킨다.
도 20을 참조하면, 접지 부재(140b)를 몰딩 부재(130)의 표면, 패키지 기판(110)의 측면 및 개구부(162)의 내면에 형성한다. 따라서, 접지 부재(140b)의 접지 컨택(144b)은 제 2 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 13에 도시된 반도체 패키지(100b)를 완성한다.
도 21은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100c)는 접지 부재(140c)를 제외하고는 도 13에 도시된 반도체 패키지(100b)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 21을 참조하면, 접지 부재(140c)는 접지 캔(142c)과 접지 컨택(144c)을 포함한다. 접지 캔(142c)은 접착막(170)을 매개로 몰딩 부재(130)의 표면, 접지 컨택(144c)의 상부면 및 패키지 기판(110)의 측면에 부착된다. 접지 컨택(144c)은 몰딩 부재(130)의 개구부(132) 내에 형성된다. 본 실시예에서, 접지 컨택(144c)은 솔더 볼을 포함할 수 있다.
도 22 및 도 23은 도 21의 반도체 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 15 내지 도 19를 참조로 설명한 공정들과 실질적으로 동일한 공정들을 수행하여, 몰딩 부재(130)에 인터포저 칩(160)의 접지 패턴(162)을 노출시키는 개구부(132)를 형성한다.
도 22를 참조하면, 접지 컨택(144c)을 개구부(132) 내에 형성한다. 본 실시예에서, 솔더 볼을 개구부(132) 내에 배치한다. 솔더 볼에 대해 리플로우 공정을 수행하여, 개구부(132) 내에 접지 컨택(144c)을 형성한다. 접착막(170)을 몰딩 부재(130)의 표면에 도포한다.
도 23을 참조하면, 접지 캔(142c)을 접착막(170)을 매개로 몰딩 부재(130)의 표면, 접지 컨택(144c)의 상부면 및 패키지 기판(110)의 측면에 부착한다. 따라서, 접지 부재(140c)의 접지 컨택(144c)은 제 2 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
외부접속단자(150)를 패키지 기판(110)의 하부면에 실장하여, 도 21에 도시된 반도체 패키지(100b)를 완성한다.
도 24는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100d)는 접지 부재(140d)를 제외하고는 도 13에 도시된 반도체 패키지(100b)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 24를 참조하면, 접지 부재(140d)는 접지 캔(142d)과 접지 컨택(144d)을 포함한다. 접지 컨택(144d)은 몰딩 부재(130)의 개구부(132)를 완전히 채우는 형상을 갖는다. 접지 컨택(144d)은 금속 물질로 개구부(132)를 채우는 공정을 통해 형성할 수 있다. 접지 캔(142d)은 몰딩 부재(130)의 표면, 접지 컨택(144d)의 상부면 및 패키지 기판(110)의 측면에 접착막(170)을 매개로 부착된다.
도 25는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
본 실시예에 따른 반도체 패키지(100e)는 제 2 반도체 칩(170)을 더 포함한다는 점을 제외하고는 도 12에 도시된 반도체 패키지(100b)와 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 22를 참조하면, 제 1 반도체 칩(120)은 플러그(126)를 갖는다. 플러그(126)는 제 1 반도체 칩(120) 내부에 수직 방향을 따라 내장된다.
제 1 도전성 범프(182)가 제 1 반도체 칩(120)과 패키지 기판(110) 사이에 개재된다. 제 1 도전성 범프(182)는 제 1 반도체 칩(120)의 플러그(126)와 패키지 기판(110)의 신호 패드(112)와 접촉하여, 제 1 반도체 칩(120)과 패키지 기판(110)을 전기적으로 연결시킨다.
제 2 반도체 칩(170)은 제 1 반도체 칩(120) 상에 적층된다. 제 2 도전성 범프(184)가 제 1 반도체 칩(120)과 제 2 반도체 칩(170) 사이에 개재된다. 제 2 도전성 범프(184)는 플러그(126)와 접촉되어, 제 1 반도체 칩(120)과 제 2 반도체 칩(170)을 전기적으로 연결시킨다.
인터포저 칩(160)은 제 2 반도체 칩(170)의 상부면에 배치된다. 인터포저 칩(160)의 접지 패턴(162)은 도전성 와이어(127)를 매개로 패키지 기판(110)의 접지 패드(114)와 전기적으로 연결된다.
다른 실시예로서, 인터포저 칩(160)을 배제하고, 접지 패턴을 제 2 반도체 칩(170)의 상부면에 배열할 수도 있다.
접지 부재(140e)는 도 13의 접지 부재(140b)와 실질적으로 동일한 구조를 가지므로, 접지 부재(140e)에 대한 설명은 생략한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 접지 부재가 몰딩 부재의 표면과 패키지 기판의 측면 상에 형성되어, 접지 부재로 인해서 반도체 패키지의 두께가 거의 증가되지 않는다. 따라서, 반도체 패키지의 두께 증가를 방지하면서 전자파 차단이 가능하게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 112 ; 신호 패드
114 ; 접지 패드 120 ; 반도체 칩
130 ; 몰딩 부재 140 ; 접지 부재
150 ; 외부접속단자

Claims (10)

  1. 접지 패드와 신호 패드를 갖는 패키지 기판;
    상기 패키지 기판의 상부면에 배치되어, 상기 패키지 기판의 신호 패드와 전기적으로 연결된 반도체 칩;
    상기 패키지 기판의 상부면에 형성되어, 상기 반도체 칩을 덮는 몰딩 부재; 및
    상기 몰딩 부재의 표면에 배치되어, 상기 접지 패드와 전기적으로 연결된 접지 부재를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 접지 부재는
    상기 몰딩 부재의 표면에 형성된 접지막; 및
    상기 접지막으로부터 상기 패키지 기판의 하부면을 따라 연장되어 상기 접지 패드와 전기적으로 연결된 접지 컨택을 포함하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 반도체 칩은 상기 접지 패드와 전기적으로 연결된 접지 패턴을 갖고,
    상기 접지 부재는
    상기 몰딩 부재의 표면에 형성된 접지막; 및
    상기 접지막으로부터 연장되어 상기 반도체 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 포함하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 반도체 칩의 상부면에 적층되고, 상기 접지 패드와 상기 접지 부재를 전기적으로 연결시키기 위한 접지 패턴을 갖는 인터포저 칩을 더 포함하는 반도체 패키지.
  5. 제 4 항에 있어서, 상기 접지 부재는
    상기 몰딩 부재의 표면에 형성된 접지막; 및
    상기 접지막으로부터 연장되어 상기 인터포저 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 포함하는 반도체 패키지.
  6. 접지 패드와 신호 패드를 갖는 패키지 기판의 상부면에 상기 패키지 기판의 신호 패드와 전기적으로 연결되도록 반도체 칩을 배치하는 단계;
    상기 반도체 칩을 덮도록 상기 패키지 기판의 상부면에 몰딩 부재를 형성하는 단계; 및
    상기 접지 패드와 연결되도록 상기 몰딩 부재의 표면에 접지 부재를 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  7. 제 6 항에 있어서, 상기 접지 부재를 형성하는 단계는
    상기 몰딩 부재의 표면에 접지막을 형성하는 단계; 및
    상기 접지막으로부터 상기 패키지 기판의 하부면을 따라 연장되어 상기 접지 패드와 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  8. 제 6 항에 있어서, 상기 반도체 칩에 상기 접지 패드와 전기적으로 연결된 접지 패턴을 형성하는 단계를 더 포함하고,
    상기 접지 부재를 형성하는 단계는
    상기 몰딩 부재의 표면에 접지막을 형성하는 단계; 및
    상기 접지막으로부터 연장되어 상기 반도체 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  9. 제 6 항에 있어서, 상기 반도체 칩의 상부면에 상기 접지 패드와 상기 접지 부재를 전기적으로 연결시키기 위한 접지 패턴을 갖는 인터포저 칩을 적층하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서, 상기 접지 부재를 형성하는 단계는
    상기 몰딩 부재의 표면에 접지막을 형성하는 단계; 및
    상기 접지막으로부터 연장되어 상기 인터포저 칩의 접지 패턴과 전기적으로 연결된 접지 컨택을 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
KR1020110069193A 2011-03-07 2011-07-13 반도체 패키지 및 그의 제조 방법 KR20120101965A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/414,034 US20120228751A1 (en) 2011-03-07 2012-03-07 Semiconductor package and method of manufacturing the same
US14/304,016 US20140291821A1 (en) 2011-03-07 2014-06-13 Semiconductor package having grounding member and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110019753 2011-03-07
KR20110019753 2011-03-07

Publications (1)

Publication Number Publication Date
KR20120101965A true KR20120101965A (ko) 2012-09-17

Family

ID=47110738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110069193A KR20120101965A (ko) 2011-03-07 2011-07-13 반도체 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120101965A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535914B1 (ko) * 2014-02-12 2015-07-10 알에프코어 주식회사 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
KR20150120794A (ko) * 2014-04-18 2015-10-28 삼성전자주식회사 반도체 칩을 구비하는 반도체 패키지
KR20160121779A (ko) * 2015-04-10 2016-10-20 스태츠 칩팩 피티이. 엘티디. 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
KR20190063055A (ko) * 2017-11-29 2019-06-07 삼성전자주식회사 패키지 온 패키지 형태의 반도체 패키지
KR20210124047A (ko) * 2020-04-03 2021-10-14 주식회사 네패스 반도체 패키지 및 그 제조방법
US11948891B2 (en) 2020-04-03 2024-04-02 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535914B1 (ko) * 2014-02-12 2015-07-10 알에프코어 주식회사 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
KR20150120794A (ko) * 2014-04-18 2015-10-28 삼성전자주식회사 반도체 칩을 구비하는 반도체 패키지
KR20160121779A (ko) * 2015-04-10 2016-10-20 스태츠 칩팩 피티이. 엘티디. 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
KR20190063055A (ko) * 2017-11-29 2019-06-07 삼성전자주식회사 패키지 온 패키지 형태의 반도체 패키지
KR20210124047A (ko) * 2020-04-03 2021-10-14 주식회사 네패스 반도체 패키지 및 그 제조방법
US11948891B2 (en) 2020-04-03 2024-04-02 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100734816B1 (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
US8643163B2 (en) Integrated circuit package-on-package stacking system and method of manufacture thereof
KR100411811B1 (ko) 반도체패키지
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
KR100782774B1 (ko) Ｓｉｐ 모듈
US20140291821A1 (en) Semiconductor package having grounding member and method of manufacturing the same
US8946886B1 (en) Shielded electronic component package and method
US8623753B1 (en) Stackable protruding via package and method
US7884486B2 (en) Chip-stacked package structure and method for manufacturing the same
US20080246135A1 (en) Stacked package module
US20100264526A1 (en) Semiconductor package and manufacturing method thereof
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR102451167B1 (ko) 반도체 패키지
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US8872329B1 (en) Extended landing pad substrate package structure and method
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR20140043568A (ko) 반도체 패키지 및 그 제조방법
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
US20180240738A1 (en) Electronic package and fabrication method thereof
US8389869B2 (en) Circuit board having pad and chip package structure thereof
KR20090082844A (ko) 스택 칩 패키지 구조체 및 그 제조 방법
US20200381400A1 (en) Semiconductor package and semiconductor device including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid