CN115332195B - 双面SiP封装结构及其制作方法 - Google Patents

双面SiP封装结构及其制作方法 Download PDF

Info

Publication number
CN115332195B
CN115332195B CN202211251028.3A CN202211251028A CN115332195B CN 115332195 B CN115332195 B CN 115332195B CN 202211251028 A CN202211251028 A CN 202211251028A CN 115332195 B CN115332195 B CN 115332195B
Authority
CN
China
Prior art keywords
adapter plate
conductive
chip
substrate
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211251028.3A
Other languages
English (en)
Other versions
CN115332195A (zh
Inventor
刘硕
林耀剑
邬建勇
严伟
赵婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202211251028.3A priority Critical patent/CN115332195B/zh
Publication of CN115332195A publication Critical patent/CN115332195A/zh
Application granted granted Critical
Publication of CN115332195B publication Critical patent/CN115332195B/zh
Priority to US18/486,147 priority patent/US20240128142A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60225—Arrangement of bump connectors prior to mounting
    • H01L2021/60232—Arrangement of bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明揭示了一种双面SiP封装结构及其制作方法，包括基板、设置于基板上的第一封装结构、以及设置于基板下的第二封装结构，第二封装结构包括芯片、转接板和塑封体，芯片设置于基板下方，转接板上表面设置导电结构件阵列，转接板通过导电结构件阵列设置于基板下方，塑封体填充基板下表面、芯片与转接板之间的空间区域，转接板下表面设置导电焊盘阵列，导电焊盘阵列与转接板边缘轮廓之间的部分区域设置一凹槽。本发明能够避免塑封过程中塑封料溢到转接板下表面的导电焊盘区域，同时对有多个射频信号屏蔽需求器件配合铜核球与转接板的填铜通孔形成屏蔽结构，对有屏蔽需求的多个器件实现信号屏蔽。

Description

双面SiP封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种双面SiP封装结构及其制作方法。
背景技术
随着半导体技术的不断发展，为了满足越来越多的应用需求，电子封装体正朝着小型化、微型化发展，因此系统级封装技术（SiP）越来越受重视。
双面SiP封装中，基板一侧面同时设置有芯片和锡球结构，一般情况下会使用转接板来解决芯片与融化后的锡球之间产生的高度差问题，同时增加封装结构的可靠性、散热性和布球范围，然而这也会导致转接板悬空在被动元件等一些元件高度允许的区域上方。此种封装方法在转接板一侧进行注塑过程中容易出现溢胶等情况，且在注塑过程中固定的塑封模套存在将转接板往基板一侧压低，甚至将转接板压到被动元件上表面的风险。
发明内容
本发明的目的在于提供一种双面SiP封装结构及其制作方法，以解决塑封料溢出污染转接板下表面导电焊盘区域的问题，以及增强转接板与基板之间锡球支撑能力的问题。
为实现上述发明目的之一，本发明提供一种双面SiP封装结构，包括基板、设置于所述基板上表面的第一封装结构、以及设置于所述基板下表面的第二封装结构，所述第一封装结构包括至少一焊接于所述基板上表面的半导体元件，所述第二封装结构包括至少一芯片、至少一转接板和塑封体，所述芯片设置于所述基板下方并与所述基板电性连接，所述转接板上表面设置导电结构件阵列，所述转接板通过所述导电结构件阵列设置于所述基板下方部分区域，所述塑封体填充所述基板下表面、所述芯片与所述转接板之间的空间区域，其中，
所述转接板下表面设置导电焊盘阵列，所述导电焊盘阵列与所述转接板边缘轮廓之间的部分区域设置有凹槽。
可选的，所述凹槽围绕所述导电焊盘阵列周围形成一方形或环形结构。
可选的，所述导电结构件阵列为锡球组成的阵列，部分所述锡球内设置结构支撑件，所述结构支撑件的结构强度大于所述锡球的结构强度。
可选的，所述结构支撑件为铜核球。
可选的，所述芯片周围设置至少一圈具有所述铜核球的导电结构件阵列。
可选的，当所述芯片周围设置至少两圈具有所述铜核球的导电结构件阵列时，每相邻两圈具有所述铜核球的导电结构件阵列间隔交错排列。
可选的，所述转接板数量设置为两个，所述芯片数量设置为一个，两个所述转接板分别设置于所述芯片两侧，每个所述转接板下表面的导电焊盘阵列与所述转接板边缘轮廓之间的区域设置有凹槽，所述凹槽围绕所述导电焊盘阵列周围形成一方形或环形结构。
可选的，所述转接板数量设置为一个，所述芯片数量设置为一个，所述转接板内设置有开口部，所述芯片设置在所述开口部内，所述导电焊盘阵列与所述转接板外边缘轮廓之间的区域设置有第一凹槽，所述导电焊盘阵列与所述开口部边缘轮廓之间的区域设置有第二凹槽，所述第一凹槽与所述第二凹槽分别围设形成一方形或环形结构。
可选的，所述第二封装结构还包括多个设置于所述基板下表面的被动元件，对应设置所述被动元件的基板下表面处向内凹陷暴露出导电层，所述被动元件设置于所述导电层上。
可选的，所述芯片下表面和所述转接板下表面处于同一水平高度，所述塑封体暴露所述芯片下表面。
可选的，所述第二封装结构包括两块芯片，所述两块芯片分别为设置于所述基板下表面的第一芯片和设置于所述第一芯片下表面的第二芯片。
可选的，所述双面SiP封装结构还包括一电路板，所述转接板下表面的导电焊盘阵列通过金属焊球设置于所述电路板上表面，并与所述电路板电性连接。
本发明还提供一种双面SiP封装结构的制作方法，包括步骤：
S1：提供一基板，所述基板包括多个基板待切割单元，并于每个基板待切割单元上表面形成第一封装结构；
S2：提供多块芯片，将至少一块所述芯片的功能面通过球焊焊接于每个基板待切割单元下表面；
S3：提供至少一待切割转接板，所述待切割转接板包括多个转接板切割单元，每个所述转接板切割单元下表面设置有导电焊盘阵列，于所述导电焊盘阵列与所述转接板切割单元边缘轮廓之间的部分区域形成一凹槽；
S4：在每个所述转接板切割单元上表面制作形成导电结构件阵列，将所述待切割转接板上表面通过所述导电结构件阵列焊接于所述基板下方部分区域；
S5：提供塑封料，将所述塑封料填充所述基板下表面、所述芯片与所述待切割转接板之间的空间区域，在每个所述基板待切割单元下表面形成第二封装结构。
可选的，形成所述凹槽具体包括：
围绕所述导电焊盘阵列周围形成一方形或环形结构的凹槽。
可选的，步骤S4具体包括：
在每个所述转接板切割单元上表面制作锡球，形成导电结构件阵列；
于部分所述锡球内设置结构支撑件，所述结构支撑件的结构强度大于所述锡球的结构强度；
所述结构支撑件为铜核球。
可选的，设置所述结构支撑件具体包括：
于位于所述芯片周围的至少一圈导电结构件阵列内制作铜核球；
当在位于所述芯片周围的至少两圈导电结构件阵列内制作铜核球时，每相邻两圈具有所述铜核球的导电结构件阵列间隔交错排列。
可选的，步骤S3具体包括：
提供多块待切割转接板，所述待切割转接板包括两个转接板切割单元；
于每个所述转接板切割单元下表面的导电焊盘阵列与所述转接板切割单元边缘轮廓之间的区域均形成有凹槽，所述凹槽围绕所述导电焊盘阵列周围形成一方形或环形结构；
于所述两个转接板切割单元连接处设置多个应力释放孔，所述应力释放孔连接所述转接板切割单元上表面和下表面。
可选的，步骤S3具体包括：
提供一待切割转接板，所述待切割转接板包括多个转接板切割单元，在所述转接板切割单元内对应所述芯片位置处形成开口部；
于所述导电焊盘阵列与所述转接板切割单元边缘轮廓之间的区域形成第一凹槽，于所述导电焊盘阵列与所述开口部边缘轮廓之间的区域形成第二凹槽，所述第一凹槽与所述第二凹槽分别围设形成一方形或环形结构；
于相邻两个所述转接板切割单元连接处设置有多个应力释放孔，所述应力释放孔连接所述转接板切割单元上表面和下表面。
可选的，在步骤S3之前还包括步骤：
提供多个被动元件，在对应设置所述被动元件的所述基板待切割单元下表面处向内凹陷暴露出导电层，将所述被动元件设置于所述导电层上，并与所述基板待切割单元电性连接。
可选的，所述方法还包括步骤：
于所述导电焊盘阵列处制作金属焊球；
切割，形成封装单元，所述封装单元包括所述基板待切割单元、所述第一封装结构和所述第二封装结构；
提供一电路板，将所述封装单元通过所述金属焊球焊接于所述电路板上表面，并与所述电路板电性连接。
本发明的有益效果在于：在转接板下表面的导电焊盘阵列与转接板边缘轮廓之间的转接板下表面部分区域设置一凹槽，能够避免在塑封过程中塑封料溢到转接板下表面的导电焊盘区域，防止塑封料污染转接板下表面的导电焊盘区域。
附图说明
图1为本发明一实施方式中的一种双面SiP封装结构示意图（一块芯片）。
图2为本发明一实施方式中的一种双面SiP封装结构示意图（两块芯片混合贴装结构）。
图3为本发明一实施方式中的第二封装结构下表面结构示意图。
图4为本发明另一实施方式中的第二封装结构下表面结构示意图。
图5为本发明一实施方式中的一种双面SiP封装结构示意图（多块芯片）。
图6为本发明一实施方式中的第二封装结构下表面结构示意图（多块芯片，不包含转接板、塑封体结构）。
图7为本发明一实施方式中的一种双面SiP封装结构的制作方法流程示意图。
图8a~图8h为本发明一实施方式中的对应双面SiP封装结构制作方法的工艺步骤图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施方式及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1和图2所示，本发明一实施方式提供一种双面SiP封装结构，包括基板1、设置于基板1上表面的第一封装结构2、以及设置于基板1下表面的第二封装结构3。
基板1上表面和下表面具有多个电性焊盘，第一封装结构2至少包括一焊接于基板1上表面的半导体元件21，半导体元件21为芯片。示例性的，第一封装结构2包括一块倒装焊接于基板1上表面的半导体元件21和两块设置于基板1上表面的被动元件22、以及设置于基板1上表面并覆盖半导体元件21和被动元件22的塑封体23。
第二封装结构3包括至少一芯片31、至少一转接板32和塑封体33，还包括多个被动元件34。
示例性的，第二封装结构3包括一块芯片31，芯片31设置于基板1下方并与基板1电性连接，具体的，芯片31的功能面朝向基板1下表面，通过焊球倒装设置于基板1下表面。
示例性的，第二封装结构3包括两块芯片31，两块芯片31分别为设置于基板1下表面的第一芯片313和设置于第一芯片313下表面的第二芯片314，形成混合芯片贴装结构。参见图2，在基板1下表面先贴装第一芯片313，第一芯片313通过金线键合的方式与基板1实现电性连接，然后再将第二芯片314的功能面朝向第一芯片313下表面，通过金属球焊将第二芯片314倒装焊接于第一芯片313功能面，实现第一芯片313、第二芯片314及基板1之间的电性连接。由于在此实施方式中，贴装于基板1下表面的芯片贴装结构整体厚度增加，相应后续用于贴装在基板1下表面的转接板32的厚度可作对应调整，使得转接板32的下表面在高度方向上不高于第二芯片314下表面即可。
当然，在本发明其他实施方式中对于芯片31的数量、类型、排布方式及电性连接方式，本发明在此不作限制，可根据实际产品需求制定。
继续参见图1，被动元件34设置于基板1下表面，对应设置被动元件34的基板1下表面处向内凹陷暴露出基板1的导电层，被动元件34设置于导电层上，与基板1电性连接。
转接板32上表面设置导电结构件阵列35，转接板32通过导电结构件阵列35设置于基板1下方部分区域。当然，在对应被动元件34区域的转接板32上表面不设置导电结构件，防止导电结构件压到被动元件34表面。
具体的，导电结构件阵列35为锡球组成的阵列，部分锡球内设置有结构支撑件351，结构支撑件351的结构强度大于锡球的结构强度，在后续塑封工艺中，结构支撑件351可起到一定的支撑作用，防止转接板32压到基板1下表面贴装的被动元件34。同时，通过调整结构支撑件351的具体高度，可控制调整转接板32上表面与基板1下表面之间的高度差、以及转接板32下表面与芯片31下表面之间的高度差。
在本发明具体实施方式中，结构支撑件351为铜核球，通过铜核球配合基板1和转接板32内部用于电路导通的铜柱，可以对射频信号起到一定的屏蔽效果，保护芯片31或焊接于基板1下表面的其他器件不受其他射频信号的干扰。
本发明对设置具有铜核球的导电结构件的具体数量及排布方式不作具体限制，可根据实际产品所需的屏蔽效果进行设计调整。比如，可以在被动元件34两侧设置至少两个具有结构支撑件351（即铜核球）的导电结构件，以增强被动元件34附近的导电结构件阵列35的支撑能力，防止转接板32压到被动元件34表面；可以在芯片31或焊接于基板1下表面的其他有屏蔽需求的器件周围设置至少一圈具有铜核球的导电结构件阵列35，若在芯片31或其他有屏蔽需求的器件周围设置两圈以上的具有铜核球的导电结构件阵列35，则每相邻两圈具有铜核球的导电结构件阵列35可设置为间隔交错排列，以最大程度地增强信号屏蔽效果。
转接板32下表面设置导电焊盘阵列321，导电焊盘阵列321与转接板32边缘轮廓之间的转接板32下表面部分区域设置有凹槽322，在后续注塑过程中，如果塑封料从转接板32边缘溢出流至转接板32的下表面时，溢出的塑封料可流至凹槽322内，防止塑封料流至转接板32下表面的导电焊盘阵列321区域，污染转接板32下表面的导电焊盘。
具体的，导电焊盘阵列321与转接板32边缘轮廓之间的转接板32下表面区域设置凹槽322，凹槽322围绕导电焊盘阵列321周围形成一方形或环形结构，更有效的防止塑封料流至转接板32下表面的导电焊盘阵列321区域。当然，凹槽322围设形成的闭合结构具体形状不限，可以为长方形或圆形结构，可根据具体需求进行调整。
进一步的，凹槽322内壁面外侧的转接板32部分区域还设置多个应力释放孔，应力释放孔设置为连接转接板32上表面和下表面，用于缓解在制作工艺中转接板32的贴装应力。本发明对应力释放孔的具体设置尺寸、数量和位置不作限制，应力释放孔可以设置在凹槽322内部，即应力释放孔的顶部连接凹槽322的底面，设置位置只需保证其在凹槽322内壁面外侧即可，同时应力释放孔的设置尺寸和数量可根据不同转接板性能及厚度具体调整。
塑封体33填充基板1下表面、芯片31与转接板32之间的空间区域。
为提高封装结构的散热效果，可通过调整结构支撑件351的具体高度，使得转接板32下表面和芯片31下表面处于同一水平高度，在此实施方式中，塑封体33暴露芯片31的下表面设置。
参见图3，在本发明一实施方式中，转接板32数量设置为两个，芯片31数量设置为一个，两个转接板32分别设置于芯片31两侧，在每个转接板32的下表面侧的导电焊盘阵列321与转接板32边缘轮廓之间的转接板32下表面区域均设置一圈凹槽322和多个应力释放孔，其中，凹槽322围绕导电焊盘阵列321周围形成一方形或环形结构，应力释放孔设置于凹槽322内壁面外侧的任何区域均可。
参见图4，在本发明另一实施方式中，转接板32数量设置为一个，芯片31数量设置为一个。转接板32为整块设置，其内部设置有开口部324，芯片31设置在开口部324内。在此实施方式中，导电焊盘阵列321与转接板32边缘轮廓之间的转接板32下表面区域设置的凹槽322包括第一凹槽3221和第二凹槽3222，即导电焊盘阵列321与转接板32外边缘轮廓之间的转接板32下表面区域设置第一凹槽3221，导电焊盘阵列321与开口部324边缘轮廓之间的转接板32下表面区域设置第二凹槽3222，第一凹槽3221与第二凹槽3222分别围设形成一方形或环形结构，以防止注塑工艺中塑封料流至转接板32下表面的导电焊盘区域。在注塑工艺中，若塑封料从转接板32外边缘轮廓溢出，则塑封料可流至第一凹槽3221内；若塑封料从转接板32的开口部324边缘溢出，则塑封料可流至第二凹槽3222内。当然，在此实施方式中，应力释放孔设置于第一凹槽3221内壁面外侧的任何区域均可。
在本发明其他实施方式中，转接板32的具体数量不限于此，可根据贴装于基板1下表面的芯片31的具体数量、以及产品所需的具体性能作具体设计调整。
示例性的，可参见图5和图6（图6为以基板1下表面视角，不包含转接板32和塑封体33），在基板1下表面贴装有三块芯片31，每块芯片31周围对应设置转接板。图中区域A、区域B和区域C分别贴装相应的转接板，可以在区域A、区域B和区域C分别贴装三整块转接板（如图4所示的转接板结构），也可以在区域A、区域B和区域C对应贴装分割的六块转接板（如图3所示的转接板结构），图中示出转接板32上的导电结构件阵列35，导电结构件内是否需要设置结构支撑件351以及设置有结构支撑件351的导电结构件具体的数量和排布方式，可根据具体需要进行设计。这里需要说明的是，由图6可知区域B和区域C为同一侧并排设置，区域A设置于区域B和区域C整体的另一侧边，由于图5所示结构为双面SiP封装结构在区域B和区域C所在一侧的侧剖面视图，则区域A位于区域B和区域C的背侧，所以在图5中未示出区域A部分。
比如，区域A的芯片不需要信号屏蔽的结构设计，即图6中区域A芯片周围的导电结构件阵列35内没有设置铜核球。
比如，区域B的芯片311周围设置一圈具有铜核球的导电结构件阵列35，以及在被动元件34两侧的导电结构件内设置有结构支撑件351，以增强导电结构件支撑能力的同时，达到一定的信号屏蔽效果。当然，区域B内导电结构件阵列35其他的导电结构件内均可设置结构支撑件351。
比如，区域C的芯片312需要更强的信号屏蔽效果，可在芯片312周围设置两圈具有铜核球的导电结构件阵列35，两圈具有铜核球的导电结构件阵列35之间交错排列。
由于基板1的尺寸一定，若在一定区域内需要多设置几圈具有铜核球的导电结构件阵列35，则需要缩小该导电结构件阵列35的尺寸，同时需要保证封装结构中每块转接板的下表面都处于同一位置高度，所以每块转接板的厚度可根据实际的设计需求来进行调整，即图5中区域C所对应的转接板32厚度需大于区域A和区域B对应的转接板32厚度，以保证每块转接板的下表面都处于同一位置高度。
当然，在其他实施方式中，可根据每块芯片或贴装于基板1下表面的其他器件所需的信号屏蔽效果，来设计具有铜核球的导电结构件的具体数量和排布方式。如果屏蔽信号频率升高，可利用转接板布球间距和尺寸设计配合转接板的不同厚度，实现信号屏蔽需求，同时满足整体结构底部平整，方便后续工艺制程。
进一步的，双面SiP封装结构还包括电路板4，转接板下表面的导电焊盘阵列321通过金属焊球设置于电路板4上表面，并与电路板4电性连接。
如图7所示，本发明还提供一种双面SiP封装结构的制作方法，包括步骤：
S1：提供一基板，基板包括多个基板待切割单元1’，并于每个基板待切割单元1’上表面形成第一封装结构2，如图8a所示。
S2：提供多块芯片31，将至少一块芯片31的功能面通过球焊焊接于每个基板待切割单元1’下表面，如图8b所示。
S3：提供待切割转接板，待切割转接板包括多个转接板切割单元32’，每个转接板切割单元32’下表面设置有导电焊盘阵列321，于导电焊盘阵列321与转接板切割单元32’边缘轮廓之间的部分区域形成一凹槽322。
S4：在每个转接板切割单元32’上表面制作形成导电结构件阵列35，将待切割转接板上表面通过导电结构件阵列35’焊接于基板1下方部分区域。
S5：提供塑封料，将塑封料填充基板1下表面、芯片31与待切割转接板之间的空间区域，在每个基板待切割单元1’下表面形成第二封装结构3。
在步骤S3之前，还包括步骤：提供多个被动元件34，在对应设置被动元件34的基板待切割单元1’下表面处向内凹陷暴露出导电层，将被动元件34设置于导电层上，并与基板待切割单元电性连接，如图8b所示。
当然，贴装被动元件34与贴装芯片31的步骤顺序，本发明在此不作限制，可根据实际制作工艺选择。
在步骤S3中，提供待切割转接板，待切割转接板包括多个转接板切割单元32’，每个转接板切割单元32’下表面设置有导电焊盘阵列321，于导电焊盘阵列321与转接板切割单元32’边缘轮廓之间的部分区域形成一凹槽322，具体包括：
于导电焊盘阵列321与转接板切割单元32’边缘轮廓之间的转接板切割单元32’下表面区域形成一凹槽322，凹槽322围绕导电焊盘阵列321周围形成一方形或环形结构。
于凹槽322内壁面外侧的转接板切割单元32’部分区域还设置有多个应力释放孔，使得应力释放孔连接转接板切割单元32’上表面和下表面。
在本发明一实施方式中，提供多块如图8c所示的待切割转接板，待切割转接板包括两个转接板切割单元32’，在每个转接板切割单元32’下表面的导电焊盘阵列321与转接板切割单元32’边缘轮廓之间的区域均形成有凹槽322，凹槽322围绕导电焊盘阵列321周围形成一方形或环形结构。
具体的，在两个转接板切割单元32’连接处设置有多个应力释放孔323，使得每个应力释放孔323连接转接板切割单元32’上表面和下表面，在将多块待切割转接板分别贴装于基板1下方时，应力释放孔323可起到缓解转接板贴装应力的作用，避免贴装工艺中损坏转接板。
在本发明另一实施方式中，提供一如图8d所示的待切割转接板，待切割转接板包括多个转接板切割单元32’，此实施方式中，多个转接板切割单元32’的分布排列方式可根据实际制作工艺设计。
具体的，在转接板切割单元32’内对应芯片位置处形成开口部324。
更具体的，于导电焊盘阵列321与转接板切割单元32’边缘轮廓之间的转接板切割单元32’下表面区域形成第一凹槽3221，于导电焊盘阵列321与开口部324边缘轮廓之间的转接板切割单元32’下表面区域形成第二凹槽3222，第一凹槽3221与第二凹槽3222分别围设形成一方形或环形结构。
于相邻两个转接板切割单元32’连接处设置有多个应力释放孔323，后续贴装工艺中，可直接将整块待切割转接板按要求贴装至基板1下方，提高贴装效率，也可先将待切割转接板进行切割，分块贴装，以减小贴装应力。
在步骤S4中，在每个转接板切割单元32’上表面制作形成导电结构件阵列35，将待切割转接板上表面通过导电结构件阵列35’焊接于基板1下方部分区域，具体包括：
如图8e所示，在每个所述转接板切割单元32’上表面制作锡球，形成导电结构件阵列35，当然，在贴装有被动元件34的对应区域不制作锡球，避免锡球融化时，转接板压到被动元件34表面，提高产品可靠性。
具体的，于部分锡球内设置结构支撑件351，结构支撑件351的结构强度大于锡球的结构强度，在后续塑封工艺中，结构支撑件351可起到一定的支撑作用，防止转接板32压到基板1下表面贴装的被动元件34。同时，通过调整结构支撑件351的具体高度，可控制调整转接板32上表面与基板1下表面之间的高度差、以及转接板32下表面与芯片31下表面之间的高度差。
在本发明具体实施方式中，结构支撑件351为铜核球，通过铜核球配合转接板32内部用于电路导通的铜柱，可以对射频信号起到一定的屏蔽效果，保护芯片31不受其他射频信号的干扰。
本发明对制作具有铜核球的导电结构件的具体数量及排布方式不作具体限制，可根据实际产品所需的屏蔽效果进行设计调整。比如，可以在被动元件34两侧设置至少两个具有结构支撑件351（如铜核球）的导电结构件，以增强被动元件34附近的导电结构件的支撑能力，防止转接板32压到被动元件34表面；可以在芯片31或焊接于基板1下表面的其他有屏蔽需求的器件周围设置至少一圈具有铜核球的导电结构件阵列35，若在芯片31或其他有屏蔽需求的器件周围设置两圈以上的具有铜核球的导电结构件阵列35，则每相邻两圈具有铜核球的导电结构件阵列35可设置为间隔交错排列，以最大程度地增强信号屏蔽效果。
当然，在本发明其他实施方式中，在每一个基板待切割单元下方可根据实际产品需求贴装不同尺寸的转接板。比如，在每一个基板待切割单元下表面贴装多块不同性能的芯片31，每块芯片31可根据其实际需要的信号屏蔽效果制作相应数量及排布方式的铜核球，而由于基板待切割单元的尺寸一定，若在一定区域内需要多设置几圈具有铜核球的导电结构件阵列35，则需要缩小该导电结构件阵列35的尺寸，同时需要保证封装结构中每块转接板的下表面都处于同一位置高度，所以每块转接板的厚度可根据实际的设计需求来进行调整以保证封装结构中每块转接板下表面处于同一位置高度。
进一步的，如图8f所示，将塑封料填充基板1下表面、芯片31与待切割转接板之间的空间区域，在每个基板待切割单元1’下表面形成第二封装结构3。
更进一步的，本实施方式中制作方法还包括步骤：
S6：于每个转接板切割单元32’下表面的导电焊盘阵列处制作金属焊球，如图8g所示。
S7：切割，形成封装单元，该封装单元包括基板待切割单元1’、第一封装结构2和第二封装结构3，如图8h所示。
S8：提供一电路板4，将封装单元通过金属焊球焊接于电路板4上表面，并与电路板4电性连接，制作形成如图1所示的封装结构。
综上所述，本发明在转接板下表面的导电焊盘阵列与转接板边缘轮廓之间的转接板下表面部分区域设置一凹槽，能够避免在塑封过程中塑封料溢到转接板下表面的导电焊盘区域，防止塑封料污染转接板下表面的导电焊盘区域；通过在转接板上表面的导电结构件内设置铜核球，不仅可以根据实际设计调整铜核球的高度以调整转接板与基板之间的空间高度，也提高了导电结构件的支撑能力，防止转接板压到基板下表面贴装的电子元件；同时，设置在芯片周围的铜核球，与基板和转接板内部用于电路导通的铜柱相配合，可以对射频信号起到一定的屏蔽效果，保护芯片不受其他射频信号干扰。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (20)

1.一种双面SiP封装结构，包括基板、设置于所述基板上表面的第一封装结构、以及设置于所述基板下表面的第二封装结构，所述第一封装结构包括至少一焊接于所述基板上表面的半导体元件，所述第二封装结构包括至少一芯片、至少一转接板和塑封体，所述芯片设置于所述基板下方并与所述基板电性连接，所述转接板上表面设置导电结构件阵列，所述转接板通过所述导电结构件阵列设置于所述基板下方部分区域，所述塑封体填充所述基板下表面、所述芯片与所述转接板之间的空间区域，其特征在于，所述转接板下表面设置导电焊盘阵列，所述导电焊盘阵列与所述转接板边缘轮廓之间的部分区域设置有凹槽。
2.根据权利要求1所述的双面SiP封装结构，其特征在于，所述凹槽围绕所述导电焊盘阵列周围形成一环形结构。
3.根据权利要求1所述的双面SiP封装结构，其特征在于，所述导电结构件阵列为锡球组成的阵列，部分所述锡球内设置结构支撑件，所述结构支撑件的结构强度大于所述锡球的结构强度。
4.根据权利要求3所述的双面SiP封装结构，其特征在于，所述结构支撑件为铜核球。
5.根据权利要求4所述的双面SiP封装结构，其特征在于，所述芯片周围设置至少一圈具有所述铜核球的导电结构件阵列。
6.根据权利要求5所述的双面SiP封装结构，其特征在于，当所述芯片周围设置至少两圈具有所述铜核球的导电结构件阵列时，每相邻两圈具有所述铜核球的导电结构件阵列间隔交错排列。
7.根据权利要求1所述的双面SiP封装结构，其特征在于，所述转接板数量设置为两个，所述芯片数量设置为一个，两个所述转接板分别设置于所述芯片两侧，每个所述转接板下表面的导电焊盘阵列与所述转接板边缘轮廓之间的区域设置有凹槽，所述凹槽围绕所述导电焊盘阵列周围形成一环形结构。
8.根据权利要求1所述的双面SiP封装结构，其特征在于，所述转接板数量设置为一个，所述芯片数量设置为一个，所述转接板内设置有开口部，所述芯片设置在所述开口部内，所述导电焊盘阵列与所述转接板外边缘轮廓之间的区域设置有第一凹槽，所述导电焊盘阵列与所述开口部边缘轮廓之间的区域设置有第二凹槽，所述第一凹槽与所述第二凹槽分别围设形成一环形结构。
9.根据权利要求1所述的双面SiP封装结构，其特征在于，所述第二封装结构还包括多个设置于所述基板下表面的被动元件，对应设置所述被动元件的基板下表面处向内凹陷暴露出导电层，所述被动元件设置于所述导电层上。
10.根据权利要求1所述的双面SiP封装结构，其特征在于，所述芯片下表面和所述转接板下表面处于同一水平高度，所述塑封体暴露所述芯片下表面。
11.根据权利要求1所述的双面SiP封装结构，其特征在于，所述第二封装结构包括两块芯片，所述两块芯片分别为设置于所述基板下表面的第一芯片和设置于所述第一芯片下表面的第二芯片。
12.根据权利要求1所述的双面SiP封装结构，其特征在于，所述双面SiP封装结构还包括一电路板，所述转接板下表面的导电焊盘阵列通过金属焊球设置于所述电路板上表面，并与所述电路板电性连接。
13.一种双面SiP封装结构的制作方法，其特征在于，包括步骤：
S1：提供一基板，所述基板包括多个基板待切割单元，并于每个基板待切割单元上表面形成第一封装结构；
S2：提供多块芯片，将至少一块所述芯片的功能面通过球焊焊接于每个基板待切割单元下表面；
S3：提供至少一待切割转接板，所述待切割转接板包括多个转接板切割单元，每个所述转接板切割单元下表面设置有导电焊盘阵列，于所述导电焊盘阵列与所述转接板切割单元边缘轮廓之间的部分区域形成一凹槽；
S4：在每个所述转接板切割单元上表面制作形成导电结构件阵列，将所述待切割转接板上表面通过所述导电结构件阵列焊接于所述基板下方部分区域；
S5：提供塑封料，将所述塑封料填充所述基板下表面、所述芯片与所述待切割转接板之间的空间区域，在每个所述基板待切割单元下表面形成第二封装结构。
14.根据权利要求13所述的双面SiP封装结构的制作方法，其特征在于，形成所述凹槽具体包括：
围绕所述导电焊盘阵列周围形成一环形结构的凹槽。
15.根据权利要求13所述的双面SiP封装结构的制作方法，其特征在于，步骤S4具体包括：
在每个所述转接板切割单元上表面制作锡球，形成导电结构件阵列；
于部分所述锡球内设置结构支撑件，所述结构支撑件的结构强度大于所述锡球的结构强度；
所述结构支撑件为铜核球。
16.根据权利要求15所述的双面SiP封装结构的制作方法，其特征在于，设置所述结构支撑件具体包括：
于位于所述芯片周围的至少一圈导电结构件阵列内制作铜核球；
当在位于所述芯片周围的至少两圈导电结构件阵列内制作铜核球时，每相邻两圈具有所述铜核球的导电结构件阵列间隔交错排列。
17.根据权利要求16所述的双面SiP封装结构的制作方法，其特征在于，步骤S3具体包括：
提供多块待切割转接板，所述待切割转接板包括两个转接板切割单元；
于每个所述转接板切割单元下表面的导电焊盘阵列与所述转接板切割单元边缘轮廓之间的区域均形成有凹槽，所述凹槽围绕所述导电焊盘阵列周围形成一环形结构；
于所述两个转接板切割单元连接处设置多个应力释放孔，所述应力释放孔连接所述转接板切割单元上表面和下表面。
18.根据权利要求16所述的双面SiP封装结构的制作方法，其特征在于，步骤S3具体包括：
提供一待切割转接板，所述待切割转接板包括多个转接板切割单元，在所述转接板切割单元内对应所述芯片位置处形成开口部；
于所述导电焊盘阵列与所述转接板切割单元边缘轮廓之间的区域形成第一凹槽，于所述导电焊盘阵列与所述开口部边缘轮廓之间的区域形成第二凹槽，所述第一凹槽与所述第二凹槽分别围设形成一环形结构；
于相邻两个所述转接板切割单元连接处设置有多个应力释放孔，所述应力释放孔连接所述转接板切割单元上表面和下表面。
19.根据权利要求13所述的双面SiP封装结构的制作方法，其特征在于，在步骤S3之前还包括步骤：
提供多个被动元件，在对应设置所述被动元件的所述基板待切割单元下表面处向内凹陷暴露出导电层，将所述被动元件设置于所述导电层上，并与所述基板待切割单元电性连接。
20.根据权利要求13所述的双面SiP封装结构的制作方法，其特征在于，所述方法还包括步骤：
于所述导电焊盘阵列处制作金属焊球；
切割，形成封装单元，所述封装单元包括所述基板待切割单元、所述第一封装结构和所述第二封装结构；
提供一电路板，将所述封装单元通过所述金属焊球焊接于所述电路板上表面，并与所述电路板电性连接。
CN202211251028.3A 2022-10-13 2022-10-13 双面SiP封装结构及其制作方法 Active CN115332195B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211251028.3A CN115332195B (zh) 2022-10-13 2022-10-13 双面SiP封装结构及其制作方法
US18/486,147 US20240128142A1 (en) 2022-10-13 2023-10-12 Double-sided sip packaging structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211251028.3A CN115332195B (zh) 2022-10-13 2022-10-13 双面SiP封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115332195A CN115332195A (zh) 2022-11-11
CN115332195B true CN115332195B (zh) 2023-01-31

Family

ID=83915026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211251028.3A Active CN115332195B (zh) 2022-10-13 2022-10-13 双面SiP封装结构及其制作方法

Country Status (2)

Country Link
US (1) US20240128142A1 (zh)
CN (1) CN115332195B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832099B (zh) * 2024-01-05 2024-10-18 成都电科星拓科技有限公司 一种能够实现双面焊接的bga封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN111863756A (zh) * 2019-04-24 2020-10-30 江苏长电科技股份有限公司 封装结构及具有其的半导体器件
CN113921473A (zh) * 2020-07-10 2022-01-11 江苏长电科技股份有限公司 封装结构和封装结构制造方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法
CN115117033A (zh) * 2021-03-18 2022-09-27 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法
CN103296008A (zh) * 2012-02-22 2013-09-11 中国科学院微电子研究所 Tsv或tgv转接板，3d封装及其制备方法
CN111863756A (zh) * 2019-04-24 2020-10-30 江苏长电科技股份有限公司 封装结构及具有其的半导体器件
CN113921473A (zh) * 2020-07-10 2022-01-11 江苏长电科技股份有限公司 封装结构和封装结构制造方法
CN115117033A (zh) * 2021-03-18 2022-09-27 台湾积体电路制造股份有限公司 集成电路封装件及其形成方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法

Also Published As

Publication number Publication date
CN115332195A (zh) 2022-11-11
US20240128142A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
KR100583494B1 (ko) 반도체패키지
US6316837B1 (en) Area array type semiconductor package and fabrication method
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US5731631A (en) Semiconductor device with tape automated bonding element
US5684330A (en) Chip-sized package having metal circuit substrate
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
CN115332195B (zh) 双面SiP封装结构及其制作方法
KR20130089473A (ko) 반도체 패키지
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
WO2022170788A1 (zh) 电子元件封装体、电子元件组装结构及电子设备
CN111883506B (zh) 电子封装件及其承载基板与制法
US6111309A (en) Semiconductor device
KR100533763B1 (ko) 반도체패키지
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
CN113764396A (zh) 基于重布线层的半导体封装结构及其封装方法
WO2021195903A1 (zh) 系统级封装及电子设备
KR101096440B1 (ko) 듀얼 다이 패키지
CN218730891U (zh) 一种半导体三维封装结构
CN116093044B (zh) 多芯片集成方法及结构
CN210668354U (zh) 一种芯片及芯片封装结构
CN218730936U (zh) 三维封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant