CN218730936U - 三维封装结构 - Google Patents
三维封装结构 Download PDFInfo
- Publication number
- CN218730936U CN218730936U CN202222950349.4U CN202222950349U CN218730936U CN 218730936 U CN218730936 U CN 218730936U CN 202222950349 U CN202222950349 U CN 202222950349U CN 218730936 U CN218730936 U CN 218730936U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- solder ball
- bonding pad
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本公开提供的一种三维封装结构,涉及芯片封装技术领域。该三维封装结构包括基底、第一侧装芯片、第二侧装芯片和平装芯片,第一侧装芯片竖直贴装在基底上,并与基底电连接;第二侧装芯片竖直贴装在基底上,并与基底电连接;平装芯片的一端贴装于第一侧装芯片远离基底的一端,并与第一侧装芯片电连接;平装芯片的另一端贴装于第二侧装芯片远离基底的一端,并与第二侧装芯片电连接。该三维封装结构采用竖直贴装,减小了占用基底的面积,提高了芯片集成度,并且有效减小了封装体积。
Description
技术领域
本实用新型涉及芯片封装技术领域,具体而言,涉及一种三维封装结构。
背景技术
随着半导体行业的快速发展,为了提高封装产品的集成度,需要将不同功能的芯片封装在一起,形成异构集成芯片封装结构。这种封装结构由于芯片数量较多,封装后体积较大,不利于产品小型化设计。
实用新型内容
本实用新型的目的在于提供一种三维封装结构,其能够提高封装集成度,有效减小封装的体积尺寸。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种三维封装结构,包括:
基底;
第一侧装芯片,所述第一侧装芯片竖直贴装在所述基底上,并与所述基底电连接;
第二侧装芯片,所述第二侧装芯片竖直贴装在所述基底上,并与所述基底电连接;
平装芯片,所述平装芯片的一端贴装于所述第一侧装芯片远离所述基底的一端,并与所述第一侧装芯片电连接;所述平装芯片的另一端贴装于所述第二侧装芯片远离所述基底的一端,并与所述第二侧装芯片电连接。
在可选的实施方式中,所述基底上间隔设有第一焊盘和第二焊盘,所述第一侧装芯片和所述第二侧装芯片背对背贴装,且位于所述第一焊盘和所述第二焊盘之间;
所述第一侧装芯片电连接于所述第一焊盘,所述第二侧装芯片电连接于所述第二焊盘。
在可选的实施方式中,所述第一侧装芯片和所述第二侧装芯片背对背间隔设置,或者,所述第一侧装芯片和所述第二侧装芯片背对背接触贴装。
在可选的实施方式中,所述基底上间隔设有第一焊盘和第二焊盘,所述第一侧装芯片和所述第二侧装芯片面对面贴装,且所述第一焊盘和所述第二焊盘位于所述第一侧装芯片和所述第二侧装芯片之间;
所述第一侧装芯片电连接于所述第一焊盘,所述第二侧装芯片电连接于所述第二焊盘。
在可选的实施方式中,所述第一侧装芯片远离所述第二侧装芯片的一侧与所述第二侧装芯片远离所述第一侧装芯片的一侧之间的距离大于所述平装芯片的宽度。
在可选的实施方式中,所述第一侧装芯片设有第一锡球,所述第二侧装芯片设有第二锡球,所述平装芯片设有第三锡球;
所述第一锡球与所述第一焊盘焊接,所述第二锡球与所述第二焊盘焊接,所述第三锡球分别与所述第一锡球和所述第二锡球焊接。
在可选的实施方式中,所述第一锡球与所述第一焊盘的焊接结构外侧、所述第二锡球与所述第二焊盘的焊接结构外侧分别包覆有保护胶。
在可选的实施方式中,所述第三锡球与所述第一锡球的焊接结构外侧、所述第三锡球与所述第二锡球的焊接结构外侧分别包覆有保护胶。
在可选的实施方式中,所述第一侧装芯片的高度等于所述第二侧装芯片的高度。
在可选的实施方式中,还包括塑封体和金属球,所述塑封体设于所述基底上且覆盖所述第一侧装芯片、所述第二侧装芯片和所述平装芯片;所述金属球设于所述基底远离所述塑封体的一侧。
本实用新型实施例的有益效果包括:
本实用新型实施例提供的三维封装结构,第一侧装芯片和第二侧装芯片采用竖直贴装于基底上,减小了占用基底的面积。同时在第一侧装芯片和第二侧装芯片上堆叠平装芯片,提高了芯片集成度,并且有效减小了封装体积。此外,该三维封装结构采用竖直贴装,散热效果更好。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施例提供的三维封装结构的一种结构示意图;
图2为本实用新型实施例提供的三维封装结构的另一种结构示意图;
图3和图4为本实用新型实施例提供的三维封装结构的制程结构示意图。
图标:100-三维封装结构;110-基底;111-第一焊盘;113-第二焊盘;115-金属球;117-胶层;120-第一侧装芯片;121-第一锡球;125-第一焊接结构;130-第二侧装芯片;131-第二锡球;140-平装芯片;141-第三锡球;145-第二焊接结构;150-保护胶;160-塑封体。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
请参照图1,本实施例提供一种三维封装结构100,包括基底110、第一侧装芯片120、第二侧装芯片130和平装芯片140,第一侧装芯片120竖直贴装在基底110上,并与基底110电连接。第二侧装芯片130竖直贴装在基底110上,并与基底110电连接。平装芯片140的一端贴装于第一侧装芯片120远离基底110的一端,并与第一侧装芯片120电连接;平装芯片140的另一端贴装于第二侧装芯片130远离基底110的一端,并与第二侧装芯片130电连接。该三维封装结构100采用竖直贴装,减小了占用基底110的面积,提高了芯片集成度,并且有效减小了封装体积。
可以理解,第一侧装芯片120和第二侧装芯片130垂直于基底110贴装,可减小第一侧装芯片120和第二侧装芯片130在基底110上的占用面积。并且可以减少基底110上焊盘的设计数量,在提高集成度的同时,有利于缩减体积,并且有助于改善散热效果。第一侧装芯片120和第二侧装芯片130垂直于基底110贴装,可以理解为第一侧装芯片120和第二侧装芯片130分别与基底110呈约90度,当然并不仅限于90度,稍微倾斜安装也可以。比如大约呈60度至120度范围内贴装,这里不作具体限定。
可选的,基底110上间隔设有第一焊盘111和第二焊盘113,第一侧装芯片120和第二侧装芯片130背对背贴装,且位于第一焊盘111和第二焊盘113之间;第一侧装芯片120电连接于第一焊盘111,第二侧装芯片130电连接于第二焊盘113。
可选的,结合图1,第一侧装芯片120和第二侧装芯片130背对背间隔设置,即在第一侧装芯片120和第二侧装芯片130之间形成空腔结构,这样可以适用于一些需要形成封装空腔的场景,比如用于声表面波滤波芯片的封装等。当然,第一侧装芯片120和第二侧装芯片130背对背接触贴装,即第一侧装芯片120和第二侧装芯片130之间无间隙,这样结构更加紧凑,有利于降低封装尺寸,适合小型化产品设计。
本实施例中,第一侧装芯片120、第二侧装芯片130均采用倒装芯片。采用背对背的贴装方式,还可以有效避免两个倒装芯片的倒装锡球相互接触造成桥接短路,安全性更高。
可选的,结合图2,基底110上间隔设有第一焊盘111和第二焊盘113,第一侧装芯片120和第二侧装芯片130面对面贴装,且第一焊盘111和第二焊盘113位于第一侧装芯片120和第二侧装芯片130之间。第一侧装芯片120电连接于第一焊盘111,第二侧装芯片130电连接于第二焊盘113。
可选的,第一侧装芯片120远离第二侧装芯片130的一侧与第二侧装芯片130远离第一侧装芯片120的一侧之间的距离D大于平装芯片140的宽度W。需要说明的是,平装芯片140的截面呈矩形。这里平装芯片140的宽度W即图中的矩形截面的长度。这样设置,第一侧装芯片120与第二侧装芯片130能够对平装芯片140起到更好的支撑作用,结构更加稳定可靠。
本实施例中,第一侧装芯片120的高度等于第二侧装芯片130的高度,便于堆叠贴装平装芯片140,堆叠结构更加稳定。
结合图3,第一侧装芯片120设有第一锡球121,第二侧装芯片130设有第二锡球131,平装芯片140设有第三锡球141。第一锡球121与第一焊盘111焊接,第二锡球131与第二焊盘113焊接,第三锡球141分别与第一锡球121和第二锡球131焊接。采用焊接方式,电连接稳定可靠,且有利于提高结构强度。可选的,第一锡球121与第一焊盘111焊接后形成第一焊接结构125,第二锡球131与第二焊盘113焊接后形成第一焊接结构125,第一焊接结构125的外侧包覆有保护胶150。保护胶150的设置能够起到对第一焊接结构125的保护作用,提高芯片底部与基底110的焊接强度,结构更加可靠。并且保护胶150还能防止上层锡球(平装芯片140的第三锡球141和侧装芯片的另一端的锡球)的焊料掉落至其底部焊接结构处而引起的短路或桥接等,起到绝缘作用,安全性更高。此外,还具有一定的散热作用。
可选的,第三锡球141与第一锡球121焊接后形成第二焊接结构145,第三锡球141与第二锡球131焊接后形成第二焊接结构145,可以理解,两个锡球焊接熔化后形成一个大的锡球。第二焊接结构145的外侧包覆有保护胶(图未示)。该保护胶可以对上层锡球的焊接结构起到有效保护,起到绝缘作用,同时提高焊接强度,结构更加稳定。当然,在一些实施方式中,上层焊接结构外侧的保护胶也可以省略,这里不作具体限定。
容易理解,本实施例中的第一侧装芯片120、第二侧装芯片130和平装芯片140,既可以采用倒装芯片,也可以采用正装芯片。若采用正装芯片,可以通过打金属线或涂导电胶等方式实现电连接,这里不作具体限定。
需要说明的是,第一侧装芯片120、第二侧装芯片130和平装芯片140的数量可以是一个或多个,比如多个第一侧装芯片120、多个第二侧装芯片130垂直贴装于基底110上,多个第一侧装芯片120和第二侧装芯片130在基底110上可以呈环形分布,也可以间隔一字型分布,或者呈矩阵式分布,或者根据实际需要呈任意形状分布,这里不作具体限定。
该三维封装结构100还包括塑封体160和金属球115,塑封体160设于基底110上且覆盖第一侧装芯片120、第二侧装芯片130和平装芯片140;塑封体160可以对基底110、芯片以及焊接结构等起到保护作用。金属球115设于基底110远离塑封体160的一侧,金属球115用于将基底110和其它器件电连接,包括但不限于与电路板或其它基底110连接。
结合图3和图4,本实施例提供的三维封装结构100,其制作方法如下:
步骤S100,提供一基底110,其中,基底110上设有第一焊盘111和第二焊盘113。
步骤S200,在基底110上贴装第一侧装芯片120和第二侧装芯片130。其中,第一侧装芯片120垂直贴装在基底110上,并与第一焊盘111电连接。第二侧装芯片130垂直贴装在基底110上,并与第二焊盘113电连接。可选地,第一侧装芯片120和第二侧装芯片130既可以采用正装芯片,也可以采用倒装芯片,其贴装数量和位置根据实际需要而设定。本实施例中,以倒装芯片为例。第一侧装芯片120的底壁通过胶层117固定粘接于基底110上,第一侧装芯片120的第一锡球121位于第一焊盘111上。第二侧装芯片130的底壁通过胶层117固定粘接于基底110上,第二侧装芯片130的第二锡球131位于第二焊盘113上。可以理解,第一侧装芯片120的侧壁设有第一锡球121,底壁的面积小于侧壁,有利于减小芯片在基底110上占用的面积,以减小封装体积,提高集成度。
第一侧装芯片120和第二侧装芯片130可以面对面贴装或背对背贴装。若采用背对背贴装,第一侧装芯片120和第二侧装芯片130之间可以间隔设置,也可以无间隙接触设置。若采用面对面贴装,则第一侧装芯片120和第二侧装芯片130需间隔设置,避免第一锡球121和第二锡球131接触而短路。
步骤S300,在第一侧装芯片120和第二侧装芯片130上贴装平装芯片140。平装芯片140既可以采用正装芯片,也可以采用倒装芯片,其贴装数量和位置根据实际需要而设定。本实施例中,以倒装芯片为例。平装芯片140的一端的第三锡球141位于第一锡球121上,另一端的第三锡球141位于第二锡球131上。
步骤S400,采用回流焊方式,将靠近基底110的第一锡球121和第一焊盘111焊接。靠近基底110的第二锡球131和第二焊盘113焊接。远离基底110的第一锡球121和第三锡球141焊接,远离基底110的第二锡球131和第三锡球141焊接。在靠近基底110一侧的第一焊接结构125处填充保护胶150,保护胶150覆盖焊接结构,起到保护和绝缘的作用,并且有利于提升焊接结构强度。可选地,在远离基底110一侧的第二焊接结构145处也可以填充保护胶。
步骤S500,塑封。在基底110上形成塑封体160,以保护芯片和焊接结构等。塑封后,在基底110远离塑封体160的一侧植金属球115。由于制作过程中为了提高效率,是在一块较大的基底110上进行整板贴装芯片以及塑封。最后切割塑封体160和基底110,分离成单颗封装产品。
本实用新型实施例提供的三维封装结构100,具有以下几个方面的有益效果:
本实用新型实施例提供的三维封装结构100,第一侧装芯片120和第二侧装芯片130采用竖直贴装于基底110上,减小了占用基底110的面积。同时在第一侧装芯片120和第二侧装芯片130上堆叠平装芯片140,提高了芯片集成度,并且有效减小了封装体积。此外,该三维封装结构100采用竖直贴装,散热效果更好。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种三维封装结构,其特征在于,包括:
基底;
第一侧装芯片,所述第一侧装芯片竖直贴装在所述基底上,并与所述基底电连接;
第二侧装芯片,所述第二侧装芯片竖直贴装在所述基底上,并与所述基底电连接;
平装芯片,所述平装芯片的一端贴装于所述第一侧装芯片远离所述基底的一端,并与所述第一侧装芯片电连接;所述平装芯片的另一端贴装于所述第二侧装芯片远离所述基底的一端,并与所述第二侧装芯片电连接。
2.根据权利要求1所述的三维封装结构,其特征在于,所述基底上间隔设有第一焊盘和第二焊盘,所述第一侧装芯片和所述第二侧装芯片背对背贴装,且位于所述第一焊盘和所述第二焊盘之间;
所述第一侧装芯片电连接于所述第一焊盘,所述第二侧装芯片电连接于所述第二焊盘。
3.根据权利要求2所述的三维封装结构,其特征在于,所述第一侧装芯片和所述第二侧装芯片背对背间隔设置,或者,所述第一侧装芯片和所述第二侧装芯片背对背接触贴装。
4.根据权利要求1所述的三维封装结构,其特征在于,所述基底上间隔设有第一焊盘和第二焊盘,所述第一侧装芯片和所述第二侧装芯片面对面贴装,且所述第一焊盘和所述第二焊盘位于所述第一侧装芯片和所述第二侧装芯片之间;
所述第一侧装芯片电连接于所述第一焊盘,所述第二侧装芯片电连接于所述第二焊盘。
5.根据权利要求4所述的三维封装结构,其特征在于,所述第一侧装芯片远离所述第二侧装芯片的一侧与所述第二侧装芯片远离所述第一侧装芯片的一侧之间的距离大于所述平装芯片的宽度。
6.根据权利要求2至5中任一项所述的三维封装结构,其特征在于,所述第一侧装芯片设有第一锡球,所述第二侧装芯片设有第二锡球,所述平装芯片设有第三锡球;
所述第一锡球与所述第一焊盘焊接,所述第二锡球与所述第二焊盘焊接,所述第三锡球分别与所述第一锡球和所述第二锡球焊接。
7.根据权利要求6所述的三维封装结构,其特征在于,所述第一锡球与所述第一焊盘的焊接结构外侧、所述第二锡球与所述第二焊盘的焊接结构外侧分别包覆有保护胶。
8.根据权利要求7所述的三维封装结构,其特征在于,所述第三锡球与所述第一锡球的焊接结构外侧、所述第三锡球与所述第二锡球的焊接结构外侧分别包覆有保护胶。
9.根据权利要求1所述的三维封装结构,其特征在于,所述第一侧装芯片的高度等于所述第二侧装芯片的高度。
10.根据权利要求1所述的三维封装结构,其特征在于,还包括塑封体和金属球,所述塑封体设于所述基底上且覆盖所述第一侧装芯片、所述第二侧装芯片和所述平装芯片;所述金属球设于所述基底远离所述塑封体的一侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222950349.4U CN218730936U (zh) | 2022-11-02 | 2022-11-02 | 三维封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222950349.4U CN218730936U (zh) | 2022-11-02 | 2022-11-02 | 三维封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218730936U true CN218730936U (zh) | 2023-03-24 |
Family
ID=85609656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222950349.4U Active CN218730936U (zh) | 2022-11-02 | 2022-11-02 | 三维封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218730936U (zh) |
-
2022
- 2022-11-02 CN CN202222950349.4U patent/CN218730936U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1989739B1 (en) | Multiple die integrated circuit package and manufacturing method | |
US8026589B1 (en) | Reduced profile stackable semiconductor package | |
JP2967344B2 (ja) | 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法 | |
US6080931A (en) | Semiconductor package | |
TWI360189B (en) | Integrated circuit package system employing device | |
JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
US7488623B2 (en) | Integrated circuit chip packaging assembly | |
US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
US20020189853A1 (en) | BGA substrate with direct heat dissipating structure | |
CN111052366A (zh) | 具有保护机制的半导体装置及其相关系统、装置及方法 | |
WO2022170788A1 (zh) | 电子元件封装体、电子元件组装结构及电子设备 | |
KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
CN111816625B (zh) | 多层芯片堆叠结构和多层芯片堆叠方法 | |
US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
CN111564419B (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
CN218730936U (zh) | 三维封装结构 | |
JP4566799B2 (ja) | 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム | |
US6111309A (en) | Semiconductor device | |
CN110634848A (zh) | 一种多芯片堆叠封装结构及其制作方法 | |
CN114864508A (zh) | 一种陶瓷外壳倒装芯片封装叠层结构及装配方法 | |
KR100393094B1 (ko) | 지지각을 갖는 기판을 이용한 반도체 패키지 | |
JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
CN218414575U (zh) | 三维堆叠结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |