CN218414575U - 三维堆叠结构 - Google Patents
三维堆叠结构 Download PDFInfo
- Publication number
- CN218414575U CN218414575U CN202222946108.2U CN202222946108U CN218414575U CN 218414575 U CN218414575 U CN 218414575U CN 202222946108 U CN202222946108 U CN 202222946108U CN 218414575 U CN218414575 U CN 218414575U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- conductive
- solder ball
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本公开提供的一种三维堆叠结构,涉及半导体封装技术领域。该三维堆叠结构包括基板、第一芯片、第二芯片和第三芯片,第一芯片直立贴装于基板,并与基板电连接;第一芯片设有第一导电柱;第二芯片直立贴装于基板,并与基板电连接;第二芯片设有第二导电柱;第三芯片贴装于第一芯片和第二芯片远离基板的一侧;第三芯片分别与第一导电柱和第二导电柱电连接。该三维堆叠结构比较紧凑,封装体积小,集成度高。
Description
技术领域
本实用新型涉及半导体封装技术领域,具体而言,涉及一种三维堆叠结构。
背景技术
随着半导体行业的快速发展,为了提高封装产品的集成度,需要将不同功能的芯片封装在一起,形成异构集成芯片封装结构。这种封装结构由于芯片数量较多,封装后体积较大,不利于产品小型化设计。
实用新型内容
本实用新型的目的在于提供一种三维堆叠结构,其能够提高封装集成度,减小封装体积。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种三维堆叠结构,包括:
基板;
第一芯片,所述第一芯片直立贴装于所述基板,并与所述基板电连接;所述第一芯片设有第一导电柱;
第二芯片,所述第二芯片直立贴装于所述基板,并与所述基板电连接;所述第二芯片设有第二导电柱;
第三芯片,所述第三芯片贴装于所述第一芯片和所述第二芯片远离所述基板的一侧;所述第三芯片分别与所述第一导电柱和所述第二导电柱电连接。
在可选的实施方式中,所述第一芯片设有第一焊盘,所述第一焊盘设有所述第一导电柱,所述第一导电柱朝所述第一焊盘远离所述第一芯片的方向凸设;
所述第二芯片设有第二焊盘,所述第二焊盘设有所述第二导电柱,所述第二导电柱朝所述第二焊盘远离所述第二芯片的方向凸设;
所述第三芯片设有第一锡球和第二锡球,所述第一锡球设于所述第一导电柱,所述第二锡球设于所述第二导电柱。
在可选的实施方式中,所述第一锡球与所述第一导电柱焊接,所述第二锡球与所述第二导电柱焊接。
在可选的实施方式中,所述第一导电柱的数量包括多个,所述第二导电柱的数量包括多个,所述基板上设有第三焊盘和第四焊盘;
靠近所述基板的所述第一导电柱与所述第三焊盘电连接,远离所述基板的所述第一导电柱与所述第一锡球电连接;
靠近所述基板的所述第二导电柱与所述第四焊盘电连接,远离所述基板的所述第二导电柱与所述第二锡球电连接。
在可选的实施方式中,所述第一导电柱与所述第三焊盘采用导电胶电连接,所述第二导电柱与所述第四焊盘采用导电胶电连接。
在可选的实施方式中,所述第一导电柱和所述第二导电柱分别包括相互连接的第一分段和第二分段,所述第一分段和所述第二分段呈角度连接;所述第一分段与所述第一芯片或所述第二芯片连接,所述第二分段与所述基板或所述第三芯片连接。
在可选的实施方式中,所述第三芯片设有第一锡球和第二锡球,所述第一锡球和所述第二分段焊接,且所述第一锡球包覆所述第二分段;
所述第二锡球和所述第二分段焊接,且所述第二锡球包覆所述第二分段。
在可选的实施方式中,所述第二分段与所述基板焊接。
在可选的实施方式中,所述第一芯片与所述基板之间设有胶层,所述第二芯片与所述基板之间设有胶层。
在可选的实施方式中,还包括塑封体和连接球,所述塑封体设于所述基板上,以覆盖所述第一芯片、所述第二芯片和所述第三芯片;所述连接球电连接于所述基板远离所述塑封体的一侧。
本实用新型实施例的有益效果包括:
本实用新型实施例提供的三维堆叠结构,第一芯片和第二芯片采用直立贴装,可减小占用基板的面积,减小封装体积,并且有利于提高散热性能。其次,在第一芯片和第二芯片上方堆叠第三芯片,有利于提高芯片的集成度。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型第一实施例提供的三维堆叠结构的一种结构示意图;
图2为本实用新型第一实施例提供的三维堆叠结构的第一芯片的结构示意图;
图3为本实用新型第一实施例提供的三维堆叠结构的制程示意图;
图4为本实用新型第二实施例提供的三维堆叠结构的一种结构示意图;
图5为本实用新型第二实施例提供的三维堆叠结构的第一芯片的结构示意图;
图6为本实用新型第二实施例提供的三维堆叠结构中第一导电柱的制程示意图。
图标:100-三维堆叠结构;110-基板;111-第三焊盘;113-第四焊盘;115-导电胶;117-胶层;120-第一芯片;121-底壁;123-侧壁;125-第一焊盘;130-第二芯片;135-第二焊盘;140-第三芯片;141-第一锡球;143-第二锡球;150-第一导电柱;151-第一分段;153-第二分段;155-切割道;160-第二导电柱;170-塑封体;180-连接球。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
第一实施例
请参照图1和图2,本实施例提供一种三维堆叠结构100,包括基板110、第一芯片120、第二芯片130和第三芯片140,第一芯片120直立贴装于基板110,并与基板110电连接;第一芯片120设有第一导电柱150;第二芯片130直立贴装于基板110,并与基板110电连接;第二芯片130设有第二导电柱160;第三芯片140贴装于第一芯片120和第二芯片130远离基板110的一侧;第三芯片140分别与第一导电柱150和第二导电柱160电连接。该三维堆叠结构100比较紧凑,封装体积小,集成度高。
第一芯片120设有第一焊盘125,第一焊盘125设有第一导电柱150,第一导电柱150朝第一焊盘125远离第一芯片120的方向凸设。本实施例中,第一芯片120上间隔设有两个第一焊盘125,每个第一焊盘125上均凸设有第一导电柱150。可选的,第一导电柱150呈长条形,可对第三芯片140上的锡球起到更好的支撑作用。第一导电柱150的截面可以是圆形、矩形、方形、梯形、椭圆形、三角形或其它任意形状。当然,在其它实施方式中,第一焊盘125的数量可以是三个、四个或更多个,这里不作具体限定。
可以理解,第一芯片120包括相互连接的底壁121和侧壁123,底壁121设有第一焊盘125。第一芯片120采用直立贴装,即第一芯片120的侧壁123贴装于基板110上。同理,第二芯片130直立贴装,可以理解为第二芯片130的侧壁123贴装于基板110上。
第二芯片130设有第二焊盘135,第二焊盘135设有第二导电柱160,第二导电柱160朝第二焊盘135远离第二芯片130的方向凸设。第二芯片130上的第二导电柱160,其结构与第一导电柱150的结构相似,数量可以是两个或更多。
第一芯片120和第二芯片130均采用直立贴装,即垂直于基板110贴装。可以理解,第一芯片120和第二芯片130的截面呈矩形,矩形包括长边和宽边,第一导电柱150设于长边上,宽边用于与基板110贴装。
第三芯片140设有第一锡球141和第二锡球143,第一锡球141设于第一导电柱150,第二锡球143设于第二导电柱160。第一导电柱150和第二导电柱160对第一锡球141和第二锡球143起到支撑作用,进而对第三芯片140起到支撑作用。可选的,第一锡球141与第一导电柱150焊接,第二锡球143与第二导电柱160焊接。由于第一导电柱150和第二导电柱160呈长条状,与第三芯片140的锡球焊接的接触面积大,焊接结构更加可靠,有利于提高焊接强度。
可选的,第一导电柱150的数量包括多个,第二导电柱160的数量包括多个,基板110上间隔设有第三焊盘111和第四焊盘113。第三焊盘111与第一芯片120电连接,第四焊盘113和第二芯片130电连接。容易理解,靠近基板110的第一导电柱150与第三焊盘111电连接,以实现基板110和第一芯片120的电连接。远离基板110的第一导电柱150与第一锡球141电连接,以实现第一芯片120和第三芯片140的电连接。相应地,靠近基板110的第二导电柱160与第四焊盘113电连接,以实现基板110和第二芯片130的电连接。远离基板110的第二导电柱160与第二锡球143电连接,以实现第二芯片130和第三芯片140的电连接。这里的电连接可以采用焊接或填充导电胶115的方式实现。
本实施例中,第一芯片120贴装于基板110后,第一导电柱150位于第三焊盘111的上方,第一导电柱150与第三焊盘111采用导电胶115电连接。第二芯片130贴装于基板110后,第二导电柱160位于第四焊盘113的上方,第二导电柱160与第四焊盘113采用导电胶115电连接。导电胶115的填充方式较为灵活,可以仅设于第一导电柱150和第三焊盘111之间、第二导电柱160和第四焊盘113之间;也可以分别包裹第一导电柱150和第三焊盘111,分别包裹第二导电柱160和第四焊盘113,只要起到电性连接即可。可选的,导电胶115沿第一芯片120底部的周圈设置,并包覆第一导电柱150和第三焊盘111;沿第二芯片130底部的周圈设置,并包覆第二导电柱160和第四焊盘113,这样设置,电性连接更加稳定可靠,同时也能对第一芯片120和第二芯片130起到粘接固定作用,结构更加稳固。
可选地,在第一锡球141和第一导电柱150的焊接结构外侧设置绝缘胶(图未示),实现对焊接结构的保护,以及提高焊接强度。同时,还能避免其他导电介质与焊接结构接触而引发桥接或短路等问题。类似地,第二锡球143和第二导电柱160的焊接结构外侧也设有绝缘胶。
进一步地,由于第一芯片120和第二芯片130靠近基板110的一侧填充了导电胶115。为了提升安全性能,也可以在导电胶115的外侧覆盖一层绝缘胶(图未示),起到保护和散热作用,也能避免桥接或短路风险。
需要说明的是,第一芯片120和第二芯片130可以采用面对面贴装,或背对背贴装,这里不作具体限定。图1中示出了背对背贴装的情形。当然,在背对背贴装时,第一芯片120和第二芯片130可以相互接触,也可以间隔设置。第一芯片120和第二芯片130的数量可以分别是一个或多个,这里不作具体限定。可以是一个或多个第一芯片120和第二芯片130共同支撑一个或多个第三芯片140。
第一芯片120、第二芯片130和第三芯片140,既可以采用正装芯片,也可以采用倒装芯片。本实施例中,第一芯片120和第二芯片130采用正装芯片,第三芯片140采用倒装芯片。第一导电柱150和第二导电柱160的形状、数量可以相同,也可以不同。多个第一导电柱150或多个第二导电柱160的形状、长度可以相同,也可以不同。
该三维堆叠结构100还包括塑封体170和连接球180,塑封体170设于基板110上,以覆盖第一芯片120、第二芯片130和第三芯片140;连接球180电连接于基板110远离塑封体170的一侧,连接球180可以是锡球等,用于实现基板110与外部电路连接。
结合图3,本实施例提供的三维堆叠结构100,其封装方法如下:
步骤S100,提供一基板110,基板110上设有第三焊盘111和第四焊盘113。
步骤S200,在基板110上竖直贴装第一芯片120和第二芯片130。其中,第一芯片120和第二芯片130可以背对背贴装,或面对面贴装。贴装后,第一芯片120上的第一导电柱150位于基板110的第三焊盘111的上方,第二导电柱160位于第四焊盘113的上方。再通过点胶方式,在第一芯片120和第二芯片130的底部填充导电胶115,以使第一导电柱150与第三焊盘111电连接,第二导电柱160与第四焊盘113电连接。
烘烤导电胶115,使导电胶115固化,起到固定第一芯片120和第二芯片130的作用。
步骤S300,在第一芯片120和第二芯片130的上方堆叠第三芯片140。其中,第三芯片140的第一锡球141位于第一芯片120的第一导电柱150上,第三芯片140的第二锡球143位于第二芯片130的第二导电柱160上。第一导电柱150和第二导电柱160对第三芯片140起到支撑作用。容易理解,第一芯片120的高度和第二芯片130的高度相等,以使堆叠结构更加稳定。
将第一导电柱150和第一锡球141焊接,第二导电柱160和第二锡球143焊接。比如,可采用回流焊的方式实现电性相连,第一导电柱150和第二导电柱160能起到支撑作用,有利于提高焊接强度。
步骤S400,塑封。在基板110上形成塑封体170,以保护第一芯片120、第二芯片130和第三芯片140。塑封后,在基板110远离塑封体170的一侧设置连接球180。由于制作过程中为了提高效率,是在一块较大的基板110上进行整板贴装芯片以及塑封。最后切割塑封体170和基板110,分离成单颗封装产品。
第二实施例
结合图4至图6,本实施例提供的三维堆叠结构100,和第一实施例的主要区别在于,第一导电柱150和第二导电柱160的结构与第一实施例中的第一导电柱150和第二导电柱160的结构不同。本实施例中的第一导电柱150和第二导电柱160的结构采用弯折结构。
可选的,第一导电柱150和第二导电柱160分别包括相互连接的第一分段151和第二分段153,第一分段151和第二分段153呈角度连接。该角度大约为90度,当然,也可以是50度至150度的任意范围,这里不作具体限定。第一导电柱150和第二导电柱160的截面可以呈折线或任意曲线。
第一分段151与第一芯片120或第二芯片130连接,第二分段153与基板110或第三芯片140连接。可选的,第三芯片140设有第一锡球141和第二锡球143,第一锡球141和第二分段153焊接,且第一锡球141包覆第二分段153;第二锡球143和第二分段153焊接,且第二锡球143包覆第二分段153。可选的,第二分段153与基板110焊接。
本实施例中,第一导电柱150和第二导电柱160的结构和连接方式相似,这里仅以第一导电柱150为例进行说明,第二导电柱160的结构和连接方式不再赘述。
第一芯片120上设有两个第一导电柱150,上方的第一导电柱150与第三芯片140连接,下方的第一导电柱150和基板110连接。上方的第一导电柱150包括呈弯折结构的第一分段151和第二分段153。第一分段151与第一焊盘125连接,第二分段153从第一分段151远离第一焊盘125的一端朝上延伸,指向第三芯片140的第一锡球141。第一锡球141和第二分段153焊接,焊接时锡球熔化包裹住第二分段153,以提高焊接结合力和结构强度。
下方的第一导电柱150,包括呈弯折结构的第一分段151和第二分段153。第一分段151与第一焊盘125连接,第二分段153从第一分段151远离第一焊盘125的一端朝下延伸,指向基板110的第三焊盘111,并与第三焊盘111焊接。
可选的,第一芯片120与基板110之间设有胶层117,第二芯片130与基板110之间设有胶层117,胶层117用于将第一芯片120和第二芯片130固定在基板110上。胶层117还能起到缓冲和散热的作用。
本实施例中的第一导电柱150的形成方式如下:
结合图6,先在相邻两个第一芯片120上打线,将相邻两个第一芯片120上邻近的两个第一焊盘125连接起来。可选地,打线结构呈U形。再沿两个第一芯片120之间的切割道155进行切割,分离成单个的第一芯片120。切割过程中同时切割打线结构,以在第一芯片120上形成具有弯折结构的第一导电柱150。当然,第一导电柱150也可以采用电镀或其它工艺形成,这里不作具体限定。
第二芯片130上的第二导电柱160的形成方式如上,使其具有包括第一分段151和第二分段153的弯折结构,这里不再赘述。
再将第一芯片120和第二芯片130采用直立方式贴装于基板110上,即把第一芯片120和第二芯片130的侧壁123通过胶层117固定在基板110上。第一导电柱150的第二分段153通过研磨焊接或超声焊接等方式与第三焊盘111焊接,第二导电柱160的第二分段153通过研磨焊接或超声焊接等方式与第四焊盘113焊接。
本实施例中采用具有弯折结构的第一导电柱150和第二导电柱160,一方面有利于节约空间,减小封装体积。另一方面,第三芯片140底部的锡球和导电柱焊接时,锡球会熔化包裹第二分段153,从而提高焊接强度,结构更加稳定可靠。
本实施例中未提及的其它部分内容,与第一实施例中描述的内容相似,这里不再赘述。
综上所述,本实用新型实施例提供的三维堆叠结构100,其有益效果包括:
本实用新型实施例提供的三维堆叠结构100,第一芯片120和第二芯片130采用直立贴装,可减小占用基板110的面积,减小封装体积,提高封装集成度。并且有利于提高散热性能。其次,在第一芯片120和第二芯片130上方堆叠第三芯片140,有利于提高芯片的集成度。第三芯片140分别和第一导电柱150、第二导电柱160焊接,有利于提升焊接强度,结构更加稳定可靠。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种三维堆叠结构,其特征在于,包括:
基板;
第一芯片,所述第一芯片直立贴装于所述基板,并与所述基板电连接;所述第一芯片设有第一导电柱;
第二芯片,所述第二芯片直立贴装于所述基板,并与所述基板电连接;所述第二芯片设有第二导电柱;
第三芯片,所述第三芯片贴装于所述第一芯片和所述第二芯片远离所述基板的一侧;所述第三芯片分别与所述第一导电柱和所述第二导电柱电连接。
2.根据权利要求1所述的三维堆叠结构,其特征在于,所述第一芯片设有第一焊盘,所述第一焊盘设有所述第一导电柱,所述第一导电柱朝所述第一焊盘远离所述第一芯片的方向凸设;
所述第二芯片设有第二焊盘,所述第二焊盘设有所述第二导电柱,所述第二导电柱朝所述第二焊盘远离所述第二芯片的方向凸设;
所述第三芯片设有第一锡球和第二锡球,所述第一锡球设于所述第一导电柱,所述第二锡球设于所述第二导电柱。
3.根据权利要求2所述的三维堆叠结构,其特征在于,所述第一锡球与所述第一导电柱焊接,所述第二锡球与所述第二导电柱焊接。
4.根据权利要求2所述的三维堆叠结构,其特征在于,所述第一导电柱的数量包括多个,所述第二导电柱的数量包括多个,所述基板上设有第三焊盘和第四焊盘;
靠近所述基板的所述第一导电柱与所述第三焊盘电连接,远离所述基板的所述第一导电柱与所述第一锡球电连接;
靠近所述基板的所述第二导电柱与所述第四焊盘电连接,远离所述基板的所述第二导电柱与所述第二锡球电连接。
5.根据权利要求4所述的三维堆叠结构,其特征在于,所述第一导电柱与所述第三焊盘采用导电胶电连接,所述第二导电柱与所述第四焊盘采用导电胶电连接。
6.根据权利要求1所述的三维堆叠结构,其特征在于,所述第一导电柱和所述第二导电柱分别包括相互连接的第一分段和第二分段,所述第一分段和所述第二分段呈角度连接;所述第一分段与所述第一芯片或所述第二芯片连接,所述第二分段与所述基板或所述第三芯片连接。
7.根据权利要求6所述的三维堆叠结构,其特征在于,所述第三芯片设有第一锡球和第二锡球,所述第一锡球和所述第二分段焊接,且所述第一锡球包覆所述第二分段;
所述第二锡球和所述第二分段焊接,且所述第二锡球包覆所述第二分段。
8.根据权利要求6所述的三维堆叠结构,其特征在于,所述第二分段与所述基板焊接。
9.根据权利要求1所述的三维堆叠结构,其特征在于,所述第一芯片与所述基板之间设有胶层,所述第二芯片与所述基板之间设有胶层。
10.根据权利要求1至9中任一项所述的三维堆叠结构,其特征在于,还包括塑封体和连接球,所述塑封体设于所述基板上,以覆盖所述第一芯片、所述第二芯片和所述第三芯片;所述连接球电连接于所述基板远离所述塑封体的一侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222946108.2U CN218414575U (zh) | 2022-11-02 | 2022-11-02 | 三维堆叠结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222946108.2U CN218414575U (zh) | 2022-11-02 | 2022-11-02 | 三维堆叠结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218414575U true CN218414575U (zh) | 2023-01-31 |
Family
ID=85006634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222946108.2U Active CN218414575U (zh) | 2022-11-02 | 2022-11-02 | 三维堆叠结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218414575U (zh) |
-
2022
- 2022-11-02 CN CN202222946108.2U patent/CN218414575U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI495082B (zh) | 多層半導體封裝 | |
US20060125070A1 (en) | Semiconductor package, manufacturing method thereof and IC chip | |
CN104956782B (zh) | 集成电路模块 | |
US7488623B2 (en) | Integrated circuit chip packaging assembly | |
US20020038904A1 (en) | Area array type semiconductor package and fabrication method | |
US7981796B2 (en) | Methods for forming packaged products | |
JP2009506571A (ja) | インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法 | |
US7622800B2 (en) | Stacked semiconductor packages and method therefor | |
US20050156294A1 (en) | Microelectronic component assemblies and microelectronic component lead frame structures | |
CN111816625B (zh) | 多层芯片堆叠结构和多层芯片堆叠方法 | |
KR20070048952A (ko) | 내부 접속 단자를 갖는 멀티 칩 패키지 | |
US20090302441A1 (en) | Col (chip-on-lead) multi-chip package | |
CN218414575U (zh) | 三维堆叠结构 | |
CN111739884B (zh) | 一种多层芯片堆叠封装结构和多层芯片堆叠封装方法 | |
CN111564419B (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
CN218730936U (zh) | 三维封装结构 | |
CN220796716U (zh) | 半导体封装结构 | |
CN101840893A (zh) | 直立式芯片的封装结构 | |
KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
CN111739880B (zh) | 半导体封装结构和半导体封装结构制作方法 | |
CN111554672B (zh) | 一种芯片叠装结构和芯片叠装方法 | |
KR20010055041A (ko) | 지지각을 갖는 기판을 이용한 반도체 패키지 | |
CN108807299B (zh) | 引线框架结构、引线框架和封装器件 | |
CN111739873B (zh) | 柔性基板叠层封装结构和柔性基板叠层封装方法 | |
CN214411193U (zh) | 一种封装天线结构及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |