CN114864508A - 一种陶瓷外壳倒装芯片封装叠层结构及装配方法 - Google Patents

一种陶瓷外壳倒装芯片封装叠层结构及装配方法 Download PDF

Info

Publication number
CN114864508A
CN114864508A CN202210298006.6A CN202210298006A CN114864508A CN 114864508 A CN114864508 A CN 114864508A CN 202210298006 A CN202210298006 A CN 202210298006A CN 114864508 A CN114864508 A CN 114864508A
Authority
CN
China
Prior art keywords
substrate
ceramic
metal
flip chip
ceramic shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210298006.6A
Other languages
English (en)
Inventor
汪民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Huatian Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Nanjing Co Ltd filed Critical Huatian Technology Nanjing Co Ltd
Priority to CN202210298006.6A priority Critical patent/CN114864508A/zh
Publication of CN114864508A publication Critical patent/CN114864508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种陶瓷外壳倒装芯片封装叠层结构及装配方法，包括倒装芯片、陶瓷外壳和基板，其中基板设置于封装叠层结构的底部，在基板的底部焊接有若干锡球；陶瓷外壳设置于基板上，陶瓷外壳为一侧面上开设有矩形通槽的矩形板状结构数量至少为两个，基板与陶瓷外壳构成叠层结构；倒装芯片的数量与陶瓷外壳的数量相一致，倒装芯片固定设置于陶瓷外壳的矩形通槽内。本发明的倒装芯片叠层结构通过倒装芯片、陶瓷外壳和基板的结构，并通过在陶瓷外壳底部设置矩形通槽，并将多个陶瓷外壳依固定叠放于基板和底部陶瓷外壳的结构，使得倒装芯片能够叠层设置，提高了倒装芯片的互联使用效果，同时减少了倒装芯片互联的使用空间。

Description

一种陶瓷外壳倒装芯片封装叠层结构及装配方法
技术领域
本发明属于集成电路芯片封装技术领域，具体涉及一种陶瓷外壳倒装芯片封装叠层结构及装配方法。
背景技术
对于如下倒装凸点芯片，芯片凸点与基板上面的焊盘进行互连，外部陶瓷壳粘结到基板上，可以对内部的倒装芯片起到保护的作用，从而形成一个完整的封装体。但是这种结构不能实现多个倒装芯片的叠层结构，使得多个倒装芯片的互联存在障碍，不能发挥多个倒装芯片互联的作用，且传统多个倒装芯片互联的方式占用空间大，且降低了芯片互联的使用效果。
发明内容
本发明的目的在于提供一种陶瓷外壳倒装芯片封装叠层结构及装配方法，以解决现有技术中的问题。
为了实现上述目的，本发明提供如下技术方案：
一种陶瓷外壳倒装芯片封装叠层结构，包括倒装芯片、陶瓷外壳和基板，其中：
所述基板设置于所述封装叠层结构的底部，在所述基板的底部焊接有若干锡球；
所述陶瓷外壳设置于所述基板上，所述陶瓷外壳为一侧面上开设有矩形通槽的矩形板状结构，所述陶瓷外壳的数量至少为两个，包括第一陶瓷外壳和第二陶瓷外壳，所述第一陶瓷外壳开设有矩形通槽的一侧面与设置于所述基板上表面的基板上绝缘层体相连接；所述第二陶瓷外壳设置于所述第一陶瓷外壳的上方，所述第二陶瓷外壳开设有矩形通槽的一侧面与设置于所述第一陶瓷外壳上的陶瓷壳上绝缘层体相连接；
所述基板与所述陶瓷外壳构成叠层结构；
所述倒装芯片的数量与所述陶瓷外壳的数量相一致，所述每一个陶瓷外壳的矩形通槽内均设置有一个倒装芯片。
进一步地，所述基板的上下表面和所述陶瓷外壳上表面上均设有若干金属线路，所述若干金属线路固定于所述基板的上下表面和与所述基板相接触的陶瓷外壳的上表面上。
进一步地，所述金属线路包括金属焊盘和金属焊盘连接线，其中：
所述金属焊盘连接线设置于所述金属焊盘之间，所述金属焊盘与所述金属焊盘连接线一体成形；
所述金属线路在所述基板和所述陶瓷外壳上表面设置有多行，呈阵列式分布。
进一步地，所述基板上绝缘层和所述陶瓷壳上绝缘层内部设置有若干金属凸点，所述金属凸点在所述基板上表面的一侧与所述金属焊盘连接点相连接。
进一步地，所述基板上绝缘层的金属凸点与所述陶瓷壳上的金属凸点通过陶瓷壳中柱状金属相固定连接。
进一步地，所述倒装芯片上表面通过粘结胶粘结于所述陶瓷外壳矩形通槽的底部。
进一步地，所述倒装芯片的下表面设置有若干倒装芯片凸点，所述若干倒装芯片凸点焊接于所述基板和所述陶瓷外壳的若干金属焊盘上。
进一步地，所述倒装芯片下表面与所述基板之间填充有保护胶体。
进一步地，所述基板上下表面之间设置有连接基板上下表面线路连接点的竖直连接线路，所述竖直连接线路与所述基板上表面与所述基板下表面的金属焊盘接触连接。
一种陶瓷外壳倒装芯片封装叠层结构的装配方法，包括：
S1：在所述基板上下表面设置金属线路连接点；
S2：在所述基板的上表面左右两侧设置基板上绝缘层体，并在设置好的绝缘层体上设置金属凸点和柱状金属；
S3：将倒装芯片底面的锡球焊接于基板上表面的金属焊盘上，并在芯片下表面与基板上表面之间填充保护胶体；
S4：在设置好的基板上绝缘层体上方设置第一陶瓷外壳；
S5：在所述第一陶瓷外壳上设置金属焊盘，并在设置好的金属焊盘上设置陶瓷壳上绝缘层体、倒装芯片和金属凸点，在金属凸点上设置柱状金属；
S6：在芯片上表面和第二陶瓷外壳矩形通槽底部填充粘性胶，在基板底部焊接若干锡球，完成陶瓷外壳倒装芯片封装叠层结构的装配。
相较于现有技术，本发明的优点在于:
1、通过倒装芯片、陶瓷外壳和基板的结构，并通过在陶瓷外壳底部设置矩形通槽，并将多个陶瓷外壳依固定叠放于基板和底部陶瓷外壳的结构，使得倒装芯片能够叠层设置，提高了倒装芯片的互联使用效果，同时减少了倒装芯片互联的使用空间；
2、通过在基上下表面设置金属线路的结构，使得通过金属线路将位于基板上下的芯片和和凸点连接起来，使得倒装芯片的叠层结构能够与外部结构进行互联，拓宽了叠层倒装芯片的使用范围；
3、通过金属焊盘和金属焊盘连接线的金属线路，并将金属焊盘和金属连接线的金属线路呈矩阵式分布，使得倒装芯片和与倒装芯片互联的结构能够通过焊接在金属焊盘上实现互联，保障了倒装叠层芯片的叠层连接；
4、通过金属凸点和柱状金属的结构，将叠层而设的多层芯片连接起来，进一步保障了叠层芯片的互联；
5、通过在基板和倒装芯片之间填充保护交替的结构，一方面避免了倒装芯片与基板接触，散热不足，过热导致烧毁芯片的现象发生，另一方面能够更好的固定芯片，避免芯片发生晃动，保障了叠层倒装芯片使用的安全性。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明一种陶瓷外壳倒装芯片封装叠层结构的整体结构示意图；
图2为本发明一种陶瓷外壳倒装芯片封装叠层结构基板与金属焊盘的结构示意图；
图3为本发明一种陶瓷外壳倒装芯片封装叠层结构在基板上设置绝缘层体的结构示意图；
图4为本发明一种陶瓷外壳倒装芯片封装叠层结构在绝缘层体上设置金属凸点金属填充孔的结构示意图；
图5为本发明一种陶瓷外壳倒装芯片封装叠层结构在绝缘层体上设置金属凸点的结构示意图；
图6为本发明一种陶瓷外壳倒装芯片封装叠层结构设置第一层倒装芯片的结构示意图；
图7为本发明一种陶瓷外壳倒装芯片封装叠层结构陶瓷外壳中设置柱状金属的结构示意图；
图8为本发明一种陶瓷外壳倒装芯片封装叠层结构进行陶瓷外壳封装倒装第一层倒装芯片的结构示意图；
图9为本发明一种陶瓷外壳倒装芯片封装叠层结构在第一陶瓷外壳上设置金属焊盘的结构示意图；
图10为本发明一种陶瓷外壳倒装芯片封装叠层结构金属焊盘分布结构示意图；
图11为本发明一种陶瓷外壳倒装芯片封装叠层结构陶瓷外壳上设置绝缘层体和金属凸点的结构示意图；
图12为本发明一种陶瓷外壳倒装芯片封装叠层结构中设置第二层倒装芯片的结构示意图；
图13为本发明一种陶瓷外壳倒装芯片封装叠层结构中用陶瓷外壳封装第二层倒装芯片的结构示意图；
图14为本发明一种陶瓷外壳倒装芯片封装叠层结构在底层基板上设置锡球的结构示意图；
图15为本发明一种陶瓷外壳倒装芯片封装叠层结构装配方法的流程图。
其中：1、基板；2、倒装芯片；3、保护胶体；4、金属凸点；5、柱状金属；6、陶瓷外壳；7、基板上绝缘层体；8、粘结胶；9、陶瓷壳上绝缘层体；10、金属焊盘；11-金属填充孔；12-倒装芯片凸点；13-锡球；14-金属焊盘连接线。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
以下详细说明均是示例性的说明，旨在对本发明提供进一步的详细说明。除非另有指明，本发明所采用的所有技术术语与本发明所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本发明的示例性实施方式。
实施例1：
如图1所示，本发明的一种陶瓷外壳6倒装芯片2封装叠层结构包括基板1和至少两个陶瓷外壳6，其中基板1设置于本发明一种陶瓷外壳倒装芯片封装叠层结构的底部，基板1的上面分别依次设置有两个陶瓷外壳6，陶瓷外壳6为矩形结构，其中矩形结构的一端端面中心位置上设置有贯通水平方向的通槽，两个陶瓷外壳6包括第一陶瓷外壳和第二陶瓷外壳，第一陶瓷外壳与第二陶瓷外壳结构、和形状均相同，其中，第一陶瓷外壳设置于基板1上，与基板1之间固定连接，第二陶瓷外壳设置于第一陶瓷外壳的上表面上，与第一陶瓷外壳的上表面固定连接；其中：在基板1和第一陶瓷外壳相接触的位置处设置有基板上绝缘层体7，在第一陶瓷外壳和第二陶瓷外壳相接触的位置设置有陶瓷壳上绝缘层体9。也即，第一陶瓷外壳开设有矩形通槽的一侧面与设置于基板1上表面的基板上绝缘层体7连接；第二陶瓷外壳设置于第一陶瓷外壳的上方，第二陶瓷外壳开设有矩形通槽的一侧面与设置于第一陶瓷外壳上的陶瓷壳上绝缘层体9相连接。
进一步具体地，如图10所示，基板的上下表面和陶瓷外壳上表面上均设有若干金属线路，若干金属线路固定于基板的上下表面和与基板相接触的陶瓷外壳的上表面上；其中，金属线路包括金属焊盘10金属焊盘连接线，金属含片和金属焊盘连接线一体成形。
进一步具体地，基板1上下表面和固定于基板的上下表面和与基板相接触的陶瓷外壳的上表面上均设置有若干金属焊盘10，若干金属焊盘10与基板1上下表面固定连接，若干金属焊盘10通过金属焊盘连接线14连接，形成依次连接的互连模式，且若干金属焊盘10呈多行均匀分布方式分布，每行的金属焊盘10均匀排列，呈阵列式分布方式分布；具体地，基板1上表面和基板1下表面的金属焊盘10通过金属焊盘连接线14相连接，使得位于基板1上的金属焊盘10和基板1下方的金属焊盘10能够互相连通。
优选地，金属焊盘形状为正方形结构或矩形结构；可选为圆形或椭圆形结构。
进一步具体地，陶瓷外壳为一侧面上开设有矩形通槽的矩形板状结构，也即将陶瓷外壳6沿竖直方向全剖后为一个端面沿水平方向开设有矩形通槽的扁平n字形结构，其中第一陶瓷外壳6设置开设有矩形通槽的一面设置于基板1上，也即n字形开口的方向与第一陶瓷外壳6的上表面相接触，在基板1与第一陶瓷外壳6相接触的部位设置有基板1上绝缘层体，并在基板1上绝缘层体内间隔设置有若干个金属凸点4。其中：金属凸点4的制作方法，以基板上的金属凸点为例，：先在基板1上通过涂敷的方式制备绝缘层体,再通过显影刻蚀方式在绝缘层体中得到金属孔,也即金属填充孔11，最后在金属填充孔11中通过电镀方式得到金属凸点4，金属凸点4的材料可选为锡。
进一步地，第一陶瓷外壳上的金属凸点4制作方法与基板上金属凸点的制作方法相同。
进一步具体地，基板上绝缘层体7在基板1和第一陶瓷外壳上均分为两段结构，两段基板上绝缘层体7分别设置于基板1的上表面，每段基板上绝缘层体7的的长度优选与陶瓷外壳6底部水平通槽两端的陶瓷外壳长度相同，且基板上绝缘层体7的外端面与基板1的外端面齐平，内端面与基板1的内端面齐平。
进一步具体地，第二陶瓷外壳底部开设有矩形通槽的一面设置于第一陶瓷外壳6的上表面，并在第二陶瓷外壳和第一陶瓷外壳的上表面之间设置有陶瓷壳上绝缘层体9，陶瓷壳上绝缘层体9的尺寸与基板上绝缘层体7的尺寸一致；在陶瓷壳上绝缘层体9内设置有若干与基板1上绝缘层体相同的金属凸点4；每个金属凸点4均与设置于其自身的金属焊盘10相连接，并在每个陶瓷外壳6的金属凸点4上设置有竖直的陶瓷壳中柱状金属5，每个与陶瓷外壳6相对应的陶瓷中柱状金属5的另一侧均与另一金属凸点4或另一金属焊盘10相连接；如此设置，使得叠层结构的陶瓷外壳6中的倒装芯片2能够通过陶瓷中柱状金属5和金属凸点4将倒装芯片2实现互联。
进一步具体地，倒装芯片2的下表面设置有若干倒装芯片凸点12，若干倒装芯片凸点12焊接于基板1和陶瓷外壳6的若干金属焊盘10上。倒装芯片2的数量与陶瓷外壳6的数量相一致，所述每一个陶瓷外壳6的矩形通槽内均设置有一个倒装芯片2。也即倒装芯片2设置于开设有矩形通槽的n字形陶瓷外壳6中，倒装芯片2的上表面通过粘结胶8粘结于陶瓷外壳6矩形通槽的底部中心，倒装芯片2的下表面通过锡球13连接在位于基板1或陶瓷外壳6的金属焊盘10上；使得倒装芯片2能够形成叠层结构并通过金属焊盘10，金属凸点4和陶瓷中柱状金属5将芯片形成互联。进一步地，芯片的下表面于金属焊盘10之间还填充有保护胶体3，一方面避免了芯片凸点之间发生不必要的接触，造成芯片损坏；另一方面使得芯片能够更加稳定。
进一步地，基板1底部设置有若干个锡球13，若干个锡球13分别焊接于基板1底部的金属焊盘10上。
优选地，基板1的长度尺寸与第一陶瓷外壳6和第二陶瓷外壳6的尺寸相同，使得第一陶瓷外壳6的边缘、第二陶瓷外壳6的边缘以及基板1的边缘为一个平面。
进一步具体地，本发明的一种陶瓷外壳倒装芯片封装结构包括但不限于在基板1上叠层设置第一陶瓷外壳和第二陶瓷外壳，多层封装叠层结构都属于本发明保护的范围。
实施例2：
一种陶瓷外壳倒装芯片封装叠层结构的装配方法，如图15所示，包括：
S1：在基板1上下表面设置金属线路连接点；
S2：在基板1的上表面左右两侧设置基板1上绝缘层体，并在设置好的绝缘层体上设置金属凸点4和柱状金属5；
S3：将倒装芯片2底面的锡球13焊接于基板1上表面的金属焊盘10上，并在芯片下表面与基板1上表面之间填充保护胶体3；
S4：在设置好的基板1上绝缘层体上方设置第一陶瓷外壳6；
S5：在第一陶瓷外壳6上设置金属焊盘10，并在设置好的金属焊盘10上设置陶瓷壳上绝缘层体9、凸点芯片和金属凸点4，在金属凸点4上设置柱状金属5；
S6：在芯片上表面和第二陶瓷外壳6矩形通槽底部填充粘性胶，完成陶瓷外壳6倒装芯片2封装叠层结构的装配。
进一步具体地，如图2所示，为在基板1上设置金属焊盘的结构，基板1上的金属焊盘优选为铜材金属焊盘；图3，图4，图5为在基板1载体上制备金属凸点4过程，制作的具体过程为：先在基板1载体上通过涂敷方式制备绝缘层体，如图3所示,再通过显影刻蚀的方式在绝缘层体中得到金属孔，如图4所示,最后在孔中通过电镀方式得到金属凸点4，如图5所示；进一步地，金属凸点4的可由材料锡制作而成。
将凸点倒装芯片2通过倒装回流焊接方式焊接到基板1载体对应的金属焊盘10上，并在凸点芯片下方通过点胶方式填充树脂胶体，结果如图6所示。
图7为在陶瓷外壳倒装芯片封装叠层结构陶瓷外壳中设置柱状金属的结构示意图，陶瓷外壳6中包含有柱状金属5，柱状金属的可由材质锡制作而成，将图7的陶瓷外壳6通过热压焊接方式与基板1载体上的锡凸点互连，从而得到图8所示的包含单个芯片的封装体结构，如此设置，此陶瓷外壳6可以保护整个封装体的内部部件。
图9，图11为在陶瓷外壳6上制备金属焊盘10及金属凸点4过程，金属焊盘10为铜材质，金属凸点4为金属锡，具体制作过程为：先在陶瓷外壳6表面通过金属溅射制备铜层，再通过曝光显影和刻蚀的方式等到金属焊盘10，如11所示，最后在陶瓷外壳6上采用图5中同样的工艺制备金属锡凸点,得到图11所示的结构。
进一步地，如图10所示，为本发明一种陶瓷外壳倒装芯片封装叠层结构金属焊盘和金属焊盘连接线呈多行阵列式分布的结构示意图；金属焊盘的排列方式包括但不限于阵列式分布的结构，按照一定的规律，如成行或成列的方式排列都属于本发明保护的范围。
进一步具体地，将凸点倒装芯片2通过倒装回流焊接方式焊接到陶瓷外壳6对应的金属焊盘10上，并在凸点芯片下方通过点胶方式填充树脂胶体，结果如图12所示。
进一步具体地，将与图7所示结构相同的第二陶瓷外壳通过热压焊接方式与陶瓷外壳6上的锡凸点互连，从而得到图13所示的叠层封装体结构，此叠层封装体中包含2个凸点芯片，凸点芯片通过陶瓷外壳6上的金属焊盘10和陶瓷外壳6中的柱状金属5可以实现功能的互连，在上层陶瓷外壳6表面还可以通过制备金属焊盘10及凸点方式，进一步实现多个倒装芯片2凸点的互连。图14为在封装体基板1载体背面制备锡球13的过程，如此设置，其目的在于此锡球13用于封装体与外部电路的互连。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (10)

1.一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，包括倒装芯片(2)、陶瓷外壳(6)和基板(1)，其中：
所述基板(1)设置于所述封装叠层结构的底部，在所述基板(1)的底部焊接有若干锡球(13)；
所述陶瓷外壳(6)设置于所述基板(1)上，所述陶瓷外壳(6)为一侧面上开设有矩形通槽的矩形板状结构，所述陶瓷外壳(6)的数量至少为两个，包括第一陶瓷外壳和第二陶瓷外壳，所述第一陶瓷外壳开设有矩形通槽的一侧面与设置于所述基板(1)上表面的基板上绝缘层体(7)相连接；所述第二陶瓷外壳设置于所述第一陶瓷外壳的上方，所述第二陶瓷外壳开设有矩形通槽的一侧面与设置于所述第一陶瓷外壳上的陶瓷壳上绝缘层体(9)相连接；
所述基板(1)与所述陶瓷外壳(6)构成叠层结构；
所述倒装芯片(2)的数量与所述陶瓷外壳(6)的数量相一致，所述每一个陶瓷外壳(6)的矩形通槽内均设置有一个倒装芯片(2)。
2.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述基板(1)的上下表面和所述陶瓷外壳(6)上表面上均设有若干金属线路，所述若干金属线路固定于所述基板(1)的上下表面和与所述基板(1)相接触的陶瓷外壳(6)的上表面上。
3.根据权利要求2所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述金属线路包括金属焊盘(10)和金属焊盘连接线(14)，其中：
所述金属焊盘连接线(14)设置于所述金属焊盘(10)之间，所述金属焊盘(10)与所述金属焊盘连接线(14)一体成形；
所述金属线路在所述基板(1)和所述陶瓷外壳(6)上表面设置有多行，呈阵列式分布。
4.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述基板上绝缘层体(7)和所述陶瓷壳上绝缘层体(9)内部设置有若干金属凸点(4)，所述金属凸点(4)在所述基板(1)上表面的一侧与所述金属焊盘(10)连接点相连接。
5.根据权利要求4所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述基板(1)上绝缘层的金属凸点(4)与所述陶瓷壳上的金属凸点(4)通过陶瓷壳中柱状金属(5)固定连接。
6.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述倒装芯片(2)上表面通过粘结胶(8)粘结于所述陶瓷外壳(6)矩形通槽的底部。
7.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述倒装芯片(2)的下表面设置有若干倒装芯片凸点(12)，所述若干倒装芯片凸点(12)焊接于所述基板(1)和所述陶瓷外壳(6)的若干金属焊盘(10)上。
8.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述倒装芯片(2)下表面与所述基板(1)之间填充有保护胶体(3)。
9.根据权利要求1所述的一种陶瓷外壳倒装芯片封装叠层结构，其特征在于，所述基板(1)上下表面之间设置有连接基板(1)上下表面线路连接点的竖直连接线路，所述竖直连接线路与所述基板(1)上表面与所述基板(1)下表面的金属焊盘(10)接触连接。
10.基于权利要求1-9中任一项所述的一种陶瓷外壳倒装芯片封装叠层结构的装配方法，其特征在于，包括：
S1：在所述基板(1)上下表面设置金属线路连接点；
S2：在所述基板(1)的上表面左右两侧设置基板上绝缘层体(7)，并在设置好的绝缘层体上设置金属凸点(4)和柱状金属(5)；
S3：将倒装芯片(2)底面的锡球(13)焊接于基板(1)上表面的金属焊盘(10)上，并在芯片下表面与基板(1)上表面之间填充保护胶体(3)；
S4：在设置好的基板上绝缘层体(7)上方设置第一陶瓷外壳(6)；
S5：在所述第一陶瓷外壳(6)上设置金属焊盘(10)，并在设置好的金属焊盘(10)上设置陶瓷壳上绝缘层体(9)、倒装芯片(2)和金属凸点(4)，在金属凸点(4)上设置柱状金属(5)；
S6：在芯片上表面和第二陶瓷外壳(6)矩形通槽底部填充粘性胶，在基板(1)底部焊接若干锡球(13)，完成陶瓷外壳倒装芯片封装叠层结构的装配。
CN202210298006.6A 2022-03-24 2022-03-24 一种陶瓷外壳倒装芯片封装叠层结构及装配方法 Pending CN114864508A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210298006.6A CN114864508A (zh) 2022-03-24 2022-03-24 一种陶瓷外壳倒装芯片封装叠层结构及装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210298006.6A CN114864508A (zh) 2022-03-24 2022-03-24 一种陶瓷外壳倒装芯片封装叠层结构及装配方法

Publications (1)

Publication Number Publication Date
CN114864508A true CN114864508A (zh) 2022-08-05

Family

ID=82628777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210298006.6A Pending CN114864508A (zh) 2022-03-24 2022-03-24 一种陶瓷外壳倒装芯片封装叠层结构及装配方法

Country Status (1)

Country Link
CN (1) CN114864508A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332226A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 基于陶瓷中介层的封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332226A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 基于陶瓷中介层的封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US10468380B2 (en) Stackable microelectronic package structures
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8338963B2 (en) Multiple die face-down stacking for two or more die
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100868419B1 (ko) 반도체장치 및 그 제조방법
EP0531724B1 (en) Stepped electronic device package
JP2966300B2 (ja) 半導体装置及びその製造方法
JP4790157B2 (ja) 半導体装置
JPH08250653A (ja) マルチチップモジュールパッケージ
EP2700100A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8164189B2 (en) Multi-chip semiconductor device
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
JP4449258B2 (ja) 電子回路装置およびその製造方法
CN114864508A (zh) 一种陶瓷外壳倒装芯片封装叠层结构及装配方法
CN114334857A (zh) 一种芯片封装结构和方法
CN218730936U (zh) 三维封装结构
JPS6267828A (ja) 半導体デバイスの実装構造
KR20060058376A (ko) 적층 패키지 및 그 제조 방법
CN117976653A (zh) 一种封装结构
JPH11265959A (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination