JPS6267828A - 半導体デバイスの実装構造 - Google Patents
半導体デバイスの実装構造Info
- Publication number
- JPS6267828A JPS6267828A JP20908585A JP20908585A JPS6267828A JP S6267828 A JPS6267828 A JP S6267828A JP 20908585 A JP20908585 A JP 20908585A JP 20908585 A JP20908585 A JP 20908585A JP S6267828 A JPS6267828 A JP S6267828A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- tape carrier
- carrier film
- film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、テープキャリアフィルムを用いて半導体デバ
イスを回路基板に電気的に接続して取り付ける半導体デ
バイスの実装構造に関するものである。
イスを回路基板に電気的に接続して取り付ける半導体デ
バイスの実装構造に関するものである。
〈従来の技術〉
従来、複数個のＩＣやＬＳＩを組合わせてシステムとし
て駆動する場合、各々のＩＣＪＰＬＳＩのチップが個別
にパッケージされ、これらのパッケージを回路基板上に
電気的接続して実装されていたため、近年の電子機器の
小型化および性能向上の傾向を阻害していた。即ち、デ
バイスが個別にパッケージされるためにデバイスの実装
密度が低く、小型化に自ずから限界があり、又、実装密
度が低いために各デバイス間の回路配線長が長くなり、
デバイスの有する特性を低下させる。
て駆動する場合、各々のＩＣＪＰＬＳＩのチップが個別
にパッケージされ、これらのパッケージを回路基板上に
電気的接続して実装されていたため、近年の電子機器の
小型化および性能向上の傾向を阻害していた。即ち、デ
バイスが個別にパッケージされるためにデバイスの実装
密度が低く、小型化に自ずから限界があり、又、実装密
度が低いために各デバイス間の回路配線長が長くなり、
デバイスの有する特性を低下させる。
そこで、近年では複数のデバイスを単一のパッケージ内
に実装する所謂マルチチップパッケージが前述の問題点
を解決する有効な方法として採用されている。このマル
チチップパッケージ内への複数個のデバイスの実装法と
しては、ワイヤボンディング方式、フリップチップ方式
およびフィルムキャリア方式が一般的であるが、このう
ち、複数の電極を一度にボンディングするギヤングボン
ディング法の一種であるフィルムキャリア方式が量産化
に最も通していることから多用されている。
に実装する所謂マルチチップパッケージが前述の問題点
を解決する有効な方法として採用されている。このマル
チチップパッケージ内への複数個のデバイスの実装法と
しては、ワイヤボンディング方式、フリップチップ方式
およびフィルムキャリア方式が一般的であるが、このう
ち、複数の電極を一度にボンディングするギヤングボン
ディング法の一種であるフィルムキャリア方式が量産化
に最も通していることから多用されている。
このフィルムキャリア方式を説明すると、第４図に示す
ように、テープキャリアフィルム１上に、ＬＳ Ｉ−’
ＰＩ Ｃのパッドに対応してデザインされたアウターリ
ード２がデバイス孔３に延出するように予め形成されて
おり、ウェハーから切り取られた半導体デバイス４に、
前述の各アウターリード２がインナーリードボンディン
グされて電気的に接続される。次に、第５図に示すよう
にアウターリード２が切断されて半導体デバイス４がテ
ープキャリアフィルム１から取り出され、各アウターリ
ード２は、第６図に示すように必要に応じて所定形状に
屈曲形成され、然る後に、第７図に示すように、各アウ
ターリード２が回路基板５上に形成された配線パターン
６に電気的に接続される。
ように、テープキャリアフィルム１上に、ＬＳ Ｉ−’
ＰＩ Ｃのパッドに対応してデザインされたアウターリ
ード２がデバイス孔３に延出するように予め形成されて
おり、ウェハーから切り取られた半導体デバイス４に、
前述の各アウターリード２がインナーリードボンディン
グされて電気的に接続される。次に、第５図に示すよう
にアウターリード２が切断されて半導体デバイス４がテ
ープキャリアフィルム１から取り出され、各アウターリ
ード２は、第６図に示すように必要に応じて所定形状に
屈曲形成され、然る後に、第７図に示すように、各アウ
ターリード２が回路基板５上に形成された配線パターン
６に電気的に接続される。
〈発明が解決しようとする問題点〉
しかしながら、前述のフィルムキャリア方式により複数
個の半導体デバイス４をマルチチップパッケージ内の回
路基板５に接続して実装する場合、第８図に示すように
、各半導体デバイス４が二次元的つまり平面的に配置さ
れて各アウターリード２の端部が回路基板５の配線パタ
ーン６の端子電極７に接続される。従って、実装する半
導体デバイス４の個数に応じた面積を必要とし、半導体
デバイス４を個々にパッケージした後に実装する場合よ
りは小型化されるものの、パッケージサイズの小型化に
は自ずから限界がある。しかも、各半導体デバイス４間
の接続回路を形成する配線パターン６がパフケージ内の
各半導体デバイス４の配列により制約されるため、特に
高速応答形の半導体デバイスの場合には配線パターン６
の回路長。
個の半導体デバイス４をマルチチップパッケージ内の回
路基板５に接続して実装する場合、第８図に示すように
、各半導体デバイス４が二次元的つまり平面的に配置さ
れて各アウターリード２の端部が回路基板５の配線パタ
ーン６の端子電極７に接続される。従って、実装する半
導体デバイス４の個数に応じた面積を必要とし、半導体
デバイス４を個々にパッケージした後に実装する場合よ
りは小型化されるものの、パッケージサイズの小型化に
は自ずから限界がある。しかも、各半導体デバイス４間
の接続回路を形成する配線パターン６がパフケージ内の
各半導体デバイス４の配列により制約されるため、特に
高速応答形の半導体デバイスの場合には配線パターン６
の回路長。
形状等により特性上悪影響を受け、伝播遅延、クロスト
ーク等の問題が生じる。
ーク等の問題が生じる。
本発明は、前記従来の問題点に鑑みこれを解消するため
になされたもので、テープキャリアフィルムを用いる実
装構造であって高密度でしかも半導体デバイスが本来有
する特性を損なうことのない半導体デバイスの実装構造
を提供することを目的とするものである。
になされたもので、テープキャリアフィルムを用いる実
装構造であって高密度でしかも半導体デバイスが本来有
する特性を損なうことのない半導体デバイスの実装構造
を提供することを目的とするものである。
〈問題点を解決する為の手段〉
本発明は、前記目的を達成するために、テープキャリア
フィルムの両面にそれぞれ配設されたデバイス接続用電
極に、それぞれ個別の半導体デバイスの各突起電極が接
続され、このテープキャリアフィルムを介してその両面
にそれぞれ取り付けられた半導体デバイスが、前記デバ
イス接続用電極から導出された複数本の基板接続用リー
ドを回路基板の端子電極にそれぞれ電気的に接続するこ
とにより、前記回路基板に取り付けられて成る構成とし
たことを要旨とするものである。
フィルムの両面にそれぞれ配設されたデバイス接続用電
極に、それぞれ個別の半導体デバイスの各突起電極が接
続され、このテープキャリアフィルムを介してその両面
にそれぞれ取り付けられた半導体デバイスが、前記デバ
イス接続用電極から導出された複数本の基板接続用リー
ドを回路基板の端子電極にそれぞれ電気的に接続するこ
とにより、前記回路基板に取り付けられて成る構成とし
たことを要旨とするものである。
く作用〉
前記構成としたことにより、複数個の半導体デバイスが
テープキャリアフィルムの両面に取り付けられることに
よって三次元的に実装されるから、半導体デバイ゛スの
実装面積が従来に比し約半分となり、これに伴って回路
基板の配線パターンにおける半導体デバイス間の回路配
線長を最短距離に設定できるため、各半導体デバイスの
特性を損なうこともない。
テープキャリアフィルムの両面に取り付けられることに
よって三次元的に実装されるから、半導体デバイ゛スの
実装面積が従来に比し約半分となり、これに伴って回路
基板の配線パターンにおける半導体デバイス間の回路配
線長を最短距離に設定できるため、各半導体デバイスの
特性を損なうこともない。
〈実施例〉
以下、本発明の実施例を詳細に説明する。一実施例の切
断正面を示した第１図において、テープキャリアフィル
ム８には表裏の両面にそれぞれポンディングパッドより
成るデバイス接続用電極９が配設されており、この各デ
バイス接続用電極９に、既存のフリフプ≠ツブデバイス
と同様の半導体デバイス１０ａ、１０ｂに半田で形成さ
れた突起電極（一般にバンブと称される） １１がボン
ディングにより電気的に接続され、テープキャリアフィ
ルム８を介在してその両面にそれぞれ個別の半導体デバ
イスｉｏａ、１０ｂが接続されている。
断正面を示した第１図において、テープキャリアフィル
ム８には表裏の両面にそれぞれポンディングパッドより
成るデバイス接続用電極９が配設されており、この各デ
バイス接続用電極９に、既存のフリフプ≠ツブデバイス
と同様の半導体デバイス１０ａ、１０ｂに半田で形成さ
れた突起電極（一般にバンブと称される） １１がボン
ディングにより電気的に接続され、テープキャリアフィ
ルム８を介在してその両面にそれぞれ個別の半導体デバ
イスｉｏａ、１０ｂが接続されている。
この半導体デバイス１０ａ、１０ｂをフィルム８上にボ
ンディングする際の両デバイス１０ａ、１０ｂおよびフ
ィルム８が受けるストレスが最小となるように、突起電
極１１が半田で形成されている。
ンディングする際の両デバイス１０ａ、１０ｂおよびフ
ィルム８が受けるストレスが最小となるように、突起電
極１１が半田で形成されている。
そして、フィルム８の両面のデバイス接続用電極９から
それぞれ電気的接続状態で導出された複数本の基板接続
用リード１２が下方に屈曲されてそれぞれの端部が突起
電極１１より融点の低い半田１３付げにより回路基板１
４の端子電極１５に電気的に接続されている。ここで基
板接続用リード１２および前述のデバイス接続用電極９
は、銅により何れも１０〜３５μｍ９の厚みに形成され
るとともに、接続時の半田１３への溶着性を向上させる
ために表面に錫や金等の渡合が施されている。
それぞれ電気的接続状態で導出された複数本の基板接続
用リード１２が下方に屈曲されてそれぞれの端部が突起
電極１１より融点の低い半田１３付げにより回路基板１
４の端子電極１５に電気的に接続されている。ここで基
板接続用リード１２および前述のデバイス接続用電極９
は、銅により何れも１０〜３５μｍ９の厚みに形成され
るとともに、接続時の半田１３への溶着性を向上させる
ために表面に錫や金等の渡合が施されている。
下方の半導体デバイス１０ｂと回路基板１４との間には
、両デバイスｔｏａ、１０ｂの発熱量に応じて放熱用の
グイボンド剤１６が設けられているが、このダイボンド
剤１６は必要に応じて設けられるもので、両デバイス１
０ａ、１０ｂの発熱量が小さい場合には必要のないもの
である。又、テープキャリアフィルム８の所定箇所に形
成されたスルーホール導体１７によりフィルム８の対応
する両面のデバイス接続用電極９が相互に電気的接続さ
れており、フィルム８の両側のデバイス１０ａ。
、両デバイスｔｏａ、１０ｂの発熱量に応じて放熱用の
グイボンド剤１６が設けられているが、このダイボンド
剤１６は必要に応じて設けられるもので、両デバイス１
０ａ、１０ｂの発熱量が小さい場合には必要のないもの
である。又、テープキャリアフィルム８の所定箇所に形
成されたスルーホール導体１７によりフィルム８の対応
する両面のデバイス接続用電極９が相互に電気的接続さ
れており、フィルム８の両側のデバイス１０ａ。
１０ｂの各突起電極１１を相互に接続する必要のある箇
所に設けられている。
所に設けられている。
次に、前記実施例のテープキャリアフィルム８に付いて
、第２図により詳説する。このフィルム８には、既存の
テープキャリアフィルムのような正方形のデバイス孔を
設けず、切断用の４つの長孔１８が非連続に四角状に配
設され、この各長孔１８に囲まれた部分内にデバイス接
続用電極９が配設され、この各デバイス接続用電極９か
らそれぞれ基板接続用リード１２が長孔１８を横切って
テスト用電極１９まで放射状に配設されている。
、第２図により詳説する。このフィルム８には、既存の
テープキャリアフィルムのような正方形のデバイス孔を
設けず、切断用の４つの長孔１８が非連続に四角状に配
設され、この各長孔１８に囲まれた部分内にデバイス接
続用電極９が配設され、この各デバイス接続用電極９か
らそれぞれ基板接続用リード１２が長孔１８を横切って
テスト用電極１９まで放射状に配設されている。
従って、デバイス孔を設けていないから各デバイス接続
用電極９をフィルム８の任意の位置にボンディングによ
り形成することが可能となり、これに応じて半導体デバ
イス１０ａ、１０ｂの各突起電極１１も任意の位置に形
成することができる。
用電極９をフィルム８の任意の位置にボンディングによ
り形成することが可能となり、これに応じて半導体デバ
イス１０ａ、１０ｂの各突起電極１１も任意の位置に形
成することができる。
そして、各デバイス１０ａ、１０ｂの突起電極１１をボ
ンディングによりデバイス接続用電極９に接続して各デ
バイス１０ａ、１０ｂを取り付けた後、各長孔１８に沿
って基板接続用リード１２が切断され、各デバイス１０
ａ、１０ｂがフィルム８の一部とともに切り取られる。
ンディングによりデバイス接続用電極９に接続して各デ
バイス１０ａ、１０ｂを取り付けた後、各長孔１８に沿
って基板接続用リード１２が切断され、各デバイス１０
ａ、１０ｂがフィルム８の一部とともに切り取られる。
前記構成とした実施例の実装構造によると、デバイス１
０ａ、１０ｂがテープキャリアフィルム８を介在して恰
も積層される三次元的な形態で実装されるため、従来の
実装構造に比し実装面積が１／２以下となる。更に、デ
バイス１０ａ、１０ｂの実装面積が小さくなるに伴って
回路基板１４における各デバイス１０ａ、１０ｂ間の回
路配線長を最短にできるため、複数個のデバイス１０ａ
。
０ａ、１０ｂがテープキャリアフィルム８を介在して恰
も積層される三次元的な形態で実装されるため、従来の
実装構造に比し実装面積が１／２以下となる。更に、デ
バイス１０ａ、１０ｂの実装面積が小さくなるに伴って
回路基板１４における各デバイス１０ａ、１０ｂ間の回
路配線長を最短にできるため、複数個のデバイス１０ａ
。
１０ｂを組合わせて実装する場合において、各デバイス
１０ａ、１０ｂの有する特性を損なうことがない。
１０ａ、１０ｂの有する特性を損なうことがない。
更に、前記実施例では、テープキャリアフィルム８の両
面にそれぞれ半導体デバイス１０ａ、１０ｂを取り付け
たためにフィルム８の基板接続用り一部１２と回路基板
１４の端子電極１５との高さ位置に差が生じるので、基
板接続用リード１２を下方に屈曲したが、第３図に示す
ように、回路基板１４′に下部の半導体デバイス１０ｂ
の掃入する凹部２０を形成すれば、基板接続用リード１
２と回路基板１４′の端子電極１５とを略゛々同一の高
さ位置に位置させることができるので、基板接続用リー
ド１２を屈曲する必要がない。尚、同図において第１図
と同−若しくは同等のものには同一の符号が付しである
。
面にそれぞれ半導体デバイス１０ａ、１０ｂを取り付け
たためにフィルム８の基板接続用り一部１２と回路基板
１４の端子電極１５との高さ位置に差が生じるので、基
板接続用リード１２を下方に屈曲したが、第３図に示す
ように、回路基板１４′に下部の半導体デバイス１０ｂ
の掃入する凹部２０を形成すれば、基板接続用リード１
２と回路基板１４′の端子電極１５とを略゛々同一の高
さ位置に位置させることができるので、基板接続用リー
ド１２を屈曲する必要がない。尚、同図において第１図
と同−若しくは同等のものには同一の符号が付しである
。
〈発明の効果〉
以上のように本発明の半導体デバイスの実装構造による
と、テープキャリアフィルムの両面にそれぞれ半導体デ
バイスを接続して取り付ける構成としたので、半導体デ
バイスの実装面積を従来に比し１／２以下に縮小して実
装密度を向上することができ、電子機器の小型化に対応
することができる。
と、テープキャリアフィルムの両面にそれぞれ半導体デ
バイスを接続して取り付ける構成としたので、半導体デ
バイスの実装面積を従来に比し１／２以下に縮小して実
装密度を向上することができ、電子機器の小型化に対応
することができる。
しかも、実装面積の縮小に伴って回路基板における各半
導体デバイス間の回路配線長を最短にすることができ、
複数の半導体デバイスを組合わせて接続する場合におい
ても半導体デバイスの特性を損なうことなく実装するこ
とができ、特に本発明は異種の半導体デバイスによる複
合モジュールの構成に有効である。又、フィルムキャリ
ア方式の優れた量産性と高い信頼性の特長をそのまま有
効に活性できる利点がある。
導体デバイス間の回路配線長を最短にすることができ、
複数の半導体デバイスを組合わせて接続する場合におい
ても半導体デバイスの特性を損なうことなく実装するこ
とができ、特に本発明は異種の半導体デバイスによる複
合モジュールの構成に有効である。又、フィルムキャリ
ア方式の優れた量産性と高い信頼性の特長をそのまま有
効に活性できる利点がある。
第１図は本発明の半導体デバイスの実装構造の一実施例
の一部切断正面図、第２図は第１図に用いるテープキャ
リアフィルムの斜視図、第３図は本発明の他の実施例の
一部切断正面図、第４図乃至第７図は何れも従来のフィ
ルムキャリア方式による半導体デバイスの実装過程を示
す斜視図、第８図は従来のフィルムキャリア方式による
実装構造の平面図である。 ８・−テープキャリアフィルム ９−デバイス接続用電極 １０ａ、１０ｂ−・−半導体デバイス １１−突起電極 １２−・基板接続用電極 １４．１４’・−・回路基板 １５一端子電極 １７−・スルーホール導体
の一部切断正面図、第２図は第１図に用いるテープキャ
リアフィルムの斜視図、第３図は本発明の他の実施例の
一部切断正面図、第４図乃至第７図は何れも従来のフィ
ルムキャリア方式による半導体デバイスの実装過程を示
す斜視図、第８図は従来のフィルムキャリア方式による
実装構造の平面図である。 ８・−テープキャリアフィルム ９−デバイス接続用電極 １０ａ、１０ｂ−・−半導体デバイス １１−突起電極 １２−・基板接続用電極 １４．１４’・−・回路基板 １５一端子電極 １７−・スルーホール導体
Claims (2)
- （１）テープキャリアフィルムの両面にそれぞれ配設さ
れたデバイス接続用電極に、それぞれ個別の半導体デバ
イスの各突起電極が接続され、このテープキャリアフィ
ルムを介在してその両面にそれぞれ取り付けられた半導
体デバイスが、前記デバイス接続用電極から導出された
複数本の基板接続用リードを回路基板の端子電極にそれ
ぞれ電気的に接続することにより、前記回路基板に取り
付けられて成ることを特徴とする半導体デバイスの実装
構造。 - （２）前記テープキャリアフィルムに形成されたスルホ
ール導体により、前記テープキャリアフィルムの両面の
対応する各デバイス接続用電極の少なくとも一部が相互
に電気的接続されて成ることを特徴とする特許請求の範
囲第１項記載の半導体デバイスの実装構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20908585A JPS6267828A (ja) | 1985-09-20 | 1985-09-20 | 半導体デバイスの実装構造 |
| US07/233,843 US4949224A (en) | 1985-09-20 | 1988-08-16 | Structure for mounting a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20908585A JPS6267828A (ja) | 1985-09-20 | 1985-09-20 | 半導体デバイスの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6267828A true JPS6267828A (ja) | 1987-03-27 |
Family
ID=16567021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20908585A Pending JPS6267828A (ja) | 1985-09-20 | 1985-09-20 | 半導体デバイスの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6267828A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165647A (ja) * | 1988-10-28 | 1990-06-26 | Internatl Business Mach Corp <Ibm> | 集積回路実装構造体 |
| WO1992000603A1 (en) * | 1990-06-26 | 1992-01-09 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| JPH06232327A (ja) * | 1993-02-01 | 1994-08-19 | Nec Corp | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ |
| KR100650049B1 (ko) * | 2000-01-06 | 2006-11-27 | 삼성전자주식회사 | 멀티 칩 패키지를 이용하는 적층 패키지 |
| JPWO2012086107A1 (ja) * | 2010-12-24 | 2014-05-22 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935461A (ja) * | 1982-08-23 | 1984-02-27 | Sharp Corp | Ｌｓｉの実装方式 |
-
1985
- 1985-09-20 JP JP20908585A patent/JPS6267828A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935461A (ja) * | 1982-08-23 | 1984-02-27 | Sharp Corp | Ｌｓｉの実装方式 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165647A (ja) * | 1988-10-28 | 1990-06-26 | Internatl Business Mach Corp <Ibm> | 集積回路実装構造体 |
| WO1992000603A1 (en) * | 1990-06-26 | 1992-01-09 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US5313367A (en) * | 1990-06-26 | 1994-05-17 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection structure |
| JPH06232327A (ja) * | 1993-02-01 | 1994-08-19 | Nec Corp | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ |
| KR100650049B1 (ko) * | 2000-01-06 | 2006-11-27 | 삼성전자주식회사 | 멀티 칩 패키지를 이용하는 적층 패키지 |
| JPWO2012086107A1 (ja) * | 2010-12-24 | 2014-05-22 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
| US9041221B2 (en) | 2010-12-24 | 2015-05-26 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component implementing structure intermediate body, electronic component implementing structure body and manufacturing method of electronic component implementing structure body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
| KR100333388B1 (ko) | 칩 사이즈 스택 패키지 및 그의 제조 방법 | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US5483024A (en) | High density semiconductor package | |
| US6869827B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
| US7119427B2 (en) | Stacked BGA packages | |
| US5602420A (en) | Stacked high mounting density semiconductor devices | |
| US20040173889A1 (en) | Multiple die package | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US5243497A (en) | Chip on board assembly | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| JP2001156251A (ja) | 半導体装置 | |
| US7265441B2 (en) | Stackable single package and stacked multi-chip assembly | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPS6267828A (ja) | 半導体デバイスの実装構造 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| KR100675729B1 (ko) | 플랙서블 기판을 이용한 적층 패키지 |