KR20060058376A - 적층 패키지 및 그 제조 방법 - Google Patents

적층 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20060058376A
KR20060058376A KR1020040097389A KR20040097389A KR20060058376A KR 20060058376 A KR20060058376 A KR 20060058376A KR 1020040097389 A KR1020040097389 A KR 1020040097389A KR 20040097389 A KR20040097389 A KR 20040097389A KR 20060058376 A KR20060058376 A KR 20060058376A
Authority
KR
South Korea
Prior art keywords
package
unit package
bump
wiring structure
chip
Prior art date
Application number
KR1020040097389A
Other languages
English (en)
Inventor
한만희
고준영
전종근
신화수
김군우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040097389A priority Critical patent/KR20060058376A/ko
Publication of KR20060058376A publication Critical patent/KR20060058376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 플립 칩 또는 웨이퍼 레벨 패키지와 같은 베어 칩 패키지를 단위 패키지로 사용하는 적층 패키지와 그 제조 방법에 관한 것이다. 각각의 단위 패키지는 캐버티가 형성된 배선 구조물과 캐버티 안에 부착되는 집적회로 칩을 포함한다. 상부 단위 패키지의 집적회로 칩에 형성된 칩 범프와 배선 구조물에 형성된 접속 범프는 하부 단위 패키지의 배선 구조물에 형성된 범프 랜드에 접합된다. 범프 랜드는 회로 배선에 의하여 서로 연결되며 배선 구조물의 가장자리부에 형성된 금속 기둥을 통하여 다시 아래쪽 접속 범프에 연결된다. 배선 구조물에는 관통 홈이 형성되며, 단위 패키지의 적층 후 관통 홈을 통하여 일괄적으로 언더필 공정을 수행할 수 있다.
적층 패키지, 베어 칩 패키지, 배선 구조물, 캐버티, 언더필 물질

Description

적층 패키지 및 그 제조 방법 {Stack package and manufacturing method thereof}
도 1은 본 발명의 제1 실시예에 따른 적층 패키지용 단위 패키지의 구조를 나타내는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이다.
도 3은 도 1의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이다.
도 4a 내지 도 4e는 본 발명의 제1 실시예에 따른 적층 패키지 및 그 제조 방법을 나타내는 단면도들이다.
도 5는 본 발명의 제2 실시예에 따른 적층 패키지용 단위 패키지의 구조를 나타내는 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ 선을 따라 절단한 단면도이다.
도 7은 도 5의 Ⅶ-Ⅶ 선을 따라 절단한 단면도이다.
<도면에 사용된 참조 번호의 설명>
10, 10a, 10b, 60: 단위 패키지(unit package)
20, 70: 배선 구조물(circuit interposer)
21a, 71a: 중앙부(central region)
21b, 71b: 가장자리부(peripheral region)
22, 72: 평탄면(flat surface)
23, 73: 캐버티(cavity)
24a, 24b, 74a, 74b: 범프 랜드(bump land)
25, 75: 회로 배선(circuit trace)
26, 76: 금속 기둥(metal post)
27, 77: 관통 홈(open groove)
28, 78: 접속 범프(connection bump)
30, 80: 집적회로 칩(IC chip)
31, 81: 활성면(active surface)
32, 82: 칩 범프(chip bump)
33, 83: 접착제(adhesive)
40: 배선 기판(circuit substrate)
41: 언더필 물질(underfill material)
42: 솔더 볼(solder ball)
50: 적층 패키지(stack package)
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 구체적으로는 여러 개의 단위 패키지들이 3차원적으로 적층되는 적층 패키지 및 그 제조 방법에 관한 것 이다.
근래에 들어, 패키지 조립 단계에서 집적도를 향상시킬 수 있는 방안으로 적층 기술(stacking technology)이 활발히 연구되고 있다. 적층 기술은 배선 기판의 제한된 면적에 여러 개의 집적회로 칩을 직접 적층하거나 단위 패키지의 형태로 조립하여 적층하는 기술이다.
한편, 최근에는 플립 칩(flip chip) 또는 웨이퍼 레벨 패키지(wafer level package)와 같이 집적회로 칩 위에 전도성 범프를 형성하여 외부 접속 구조를 구현한 베어 칩 패키지(bare chip package)가 주목을 받고 있다. 베어 칩 패키지를 사용하여 적층 패키지를 구현하는 종래 기술은 매우 다양하다. 예를 들어, 연성(flexible) 회로기판에 베어 칩을 플립 본딩한 후 연성 회로기판을 구부려 수직 적층 구조를 구현하는 기술, 베어 칩을 관통하는 비아(via)를 만들고 상하층 칩의 배선을 연결하는 기술, 베어 칩들을 기판에 실장하고 기판 외곽에 패키지 적층을 위해 솔더 볼로 연결하는 기술 등이 알려져 있다.
그러나, 이러한 종래 기술들은 전반적으로 적층 구조의 구현 방법이 어렵고, 적층 패키지의 높이가 크며, 반복 공정에 따른 비효율적 방식의 단점을 안고 있다. 또한, 솔더 볼이 패키지 적층시 접속 단자로 사용되는 경우에 솔더 볼의 열 피로 환경 또는 외부의 기계적 하중에 대하여 취약성을 드러내고 있다.
또한, 종래 기술의 적층 패키지들은 일반적으로 배선 기판의 휨(warpage) 현상에 따른 문제를 안고 있다. 적층 패키지의 구성요소들은 서로 열팽창계수가 다르기 때문에 리플로우 공정과 같은 고온 공정을 여러 번 거치다 보면 열팽창계수 차 이로 인하여 배선 기판이 휘어지는 현상이 생긴다. 특히, 배선 기판의 양쪽 끝 부분에서는 휨 현상이 더욱 심하게 발생하며 이로 인하여 솔더 볼의 접속 불량을 초래할 수 있다. 이러한 휨 현상을 방지하기 위하여 배선 기판은 일정 두께 이하로 얇게 만들 수가 없기 때문에 적층 패키지의 박형화에 제약이 되고 있다.
본 발명의 목적은 플립 칩 또는 웨이퍼 레벨 패키지와 같은 베어 칩 패키지를 단위 패키지로 사용하여 구현한 새로운 구조의 적층 패키지와 그 제조 방법을 제공하고자 하는 것이다.
본 발명의 다른 목적은 적층 패키지의 신뢰성을 향상시키고 제조 공정을 단순화하기 위한 것이다.
본 발명의 또 다른 목적은 휨 현상을 효과적으로 방지하면서 적층 패키지의 박형화를 실현하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 다음의 구성을 가지는 적층 패키지를 제공한다.
본 발명에 따른 적층 패키지는 배선 기판 위에 하부 단위 패키지가 적층되고 상기 하부 단위 패키지 위에 상부 단위 패키지가 적층되며, 각각의 상기 단위 패키지는 배선 구조물과 집적회로 칩을 포함한다.
상기 배선 구조물은 중앙부와 가장자리부로 이루어지고, 상단 쪽에 형성된 평탄면과 하단 쪽의 상기 중앙부에 형성된 캐버티를 포함하며, 상기 평탄면의 상기 중앙부와 상기 가장자리부에 각각 형성된 다수의 제1 범프 랜드와 제2 범프 랜드, 상기 제2 범프 랜드의 밑으로 상기 가장자리부의 내부를 관통하는 금속 기둥, 상기 금속 기둥의 밑면에 형성된 접속 범프를 포함한다.
상기 집적회로 칩은 상기 캐버티에 수용되어 상기 배선 구조물의 상기 중앙부에 부착되고, 활성면에 형성된 다수의 칩 범프를 포함한다.
상기 상부 단위 패키지의 상기 칩 범프는 상기 하부 단위 패키지의 상기 제1 범프 랜드에 접합되며, 상기 상부 단위 패키지의 상기 접속 범프는 상기 하부 단위 패키지의 상기 제2 범프 랜드에 접합된다.
본 발명에 따른 적층 패키지에 있어서, 상기 하부 단위 패키지와 상기 상부 단위 패키지의 배선 구조물은 각각 상기 중앙부에 형성되어 상기 캐버티와 통하는 관통 홈을 더 포함하는 것이 바람직하다.
본 발명에 따른 적층 패키지는 상기 하부 단위 패키지와 상기 상부 단위 패키지의 내부 공간을 채우는 언더필 물질을 더 포함하는 것이 바람직하다.
또한, 본 발명은 다음의 구성을 가지는 적층 패키지의 제조 방법을 제공한다.
본 발명에 따른 적층 패키지의 제조 방법은 먼저 배선 구조물을 준비하는 단계를 포함한다. 배선 구조물은 중앙부와 가장자리부로 이루어지고, 상단 쪽에 형성된 평탄면과 하단 쪽의 상기 중앙부에 형성된 캐버티를 포함하며, 상기 평탄면의 상기 중앙부와 상기 가장자리부에 각각 형성된 다수의 제1 범프 랜드와 제2 범프 랜드, 상기 제2 범프 랜드의 밑으로 상기 가장자리부의 내부를 관통하는 금속 기 둥, 상기 금속 기둥의 밑면에 형성된 접속 범프, 상기 중앙부에 형성되어 상기 캐버티와 통하는 관통 홈을 포함한다.
또한, 본 발명에 따른 적층 패키지의 제조 방법은, 활성면에 형성된 다수의 칩 범프를 포함하는 집적회로 칩을 상기 배선 구조물의 상기 캐버티 안에 부착하여, 각각 상기 배선 구조물과 상기 집적회로 칩으로 이루어지는 하부 단위 패키지와 상부 단위 패키지를 제조하는 단계를 포함한다.
또한, 본 발명에 따른 적층 패키지의 제조 방법은, 배선 기판 위에 상기 하부 단위 패키지를 직접 접합하고, 상기 하부 단위 패키지 위에 상기 상부 단위 패키지를 적층하여 상기 상부 단위 패키지의 상기 칩 범프를 상기 하부 단위 패키지의 상기 제1 범프 랜드에 접합하며, 상기 상부 단위 패키지의 상기 접속 범프를 상기 하부 단위 패키지의 상기 제2 범프 랜드에 접합하는 단계를 포함한다.
또한, 본 발명에 따른 적층 패키지의 제조 방법은, 상기 하부 단위 패키지와 상기 상부 단위 패키지의 내부 공간을 채우도록 상기 상부 단위 패키지의 상기 관통 홈을 통하여 언더필 물질을 공급하는 단계를 포함한다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하 기 위함이다.
마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 1은 본 발명의 제1 실시예에 따른 적층 패키지용 단위 패키지(10)의 구조를 나타내는 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이며, 도 3은 도 1의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 단위 패키지(10)는 배선 구조물(20)과 집적회로 칩(30)을 포함하여 구성된다. 배선 구조물(20)은 상단 쪽에 평탄면(22)이 형성되고 하단 쪽에 캐버티(23)가 형성된다. 편의상, 캐버티(23)가 형성되는 배선 구조물(20)의 가운데 영역을 중앙부(21a)로, 캐버티(23)를 둘러싸는 나머지 영역을 가장자리부(21b)로 지칭한다. 캐버티(23)는 배선 구조물(20)의 하단으로부터 상단 쪽으로 움푹 파여진 형태를 가진다. 따라서 배선 구조물(20)의 중앙부(21a)는 가장자리부(21b)에 비하여 훨씬 얇은 두께를 가진다.
배선 구조물(20)의 평탄면(22)에는 다수의 범프 랜드(24a, 24b)들이 형성된다. 중앙부(21a)에 형성된 범프 랜드(24a)들을 제1 범프 랜드, 가장자리부(21b)에 형성된 범프 랜드(24b)들을 제2 범프 랜드로 지칭한다. 제1 범프 랜드(24a)와 제2 범프 랜드(24b)는 회로 배선(25)에 의하여 서로 연결된다. 배선 구조물(20)의 가장자리부(21b)에는 제2 범프 랜드(24b)의 바로 밑으로 내부를 관통하여 금속 기둥 (26)이 형성된다. 금속 기둥(26)은 배선 구조물(20)의 하단 쪽으로 노출되며, 노출된 금속 기둥(26)의 밑면에는 접속 범프(28)가 형성된다. 한편, 배선 구조물(20)의 중앙부(21a)에는 캐버티(23)와 통하는 관통 홈(27)이 형성된다.
배선 구조물(20)의 캐버티(23)에는 집적회로 칩(30)이 수용된다. 집적회로 칩(30)은 활성면(31) 위에 형성된 다수의 칩 범프(32)들을 포함한다. 칩 범프(32)들은 집적회로 칩(30) 내부의 회로와 연결된 입출력 패드(도시되지 않음) 위에 형성된다. 집적회로 칩(30)의 활성면(31) 반대쪽인 칩 뒷면은 접착제(33)를 통하여 배선 구조물(20)에 부착된다.
이러한 구조를 가지는 단위 패키지(10)를 적어도 두 개 이상 사용하여 적층 패키지를 구현한다. 도 4a 내지 도 4e는 본 발명의 제1 실시예에 따른 적층 패키지(50) 및 그 제조 방법을 나타내는 단면도들이다. 이하, 도 4a 내지 도 4e를 참조하여 적층 패키지(50)의 제조 방법과 구조를 설명한다. 이하의 설명으로부터 적층 패키지(50)를 이루는 단위 패키지(10)의 구성 또한 보다 명확해 질 것이다.
도 4a를 참조하면, 먼저 단위 패키지(10)를 제조하기 위하여 배선 구조물(20)을 준비한다. 배선 구조물(20)의 구성은 전술한 바와 같으며, 배선 구조물(20)의 모재 성분은 유리 전이 온도(Tg)가 높고 단단한 고분자 물질로서 예컨대, 폴리이미드(polyimide), 에폭시(epoxy), FR4(Flame Retardant)와 같은 물질이 가능하다. 범프 랜드(24a, 24b), 회로 배선(25), 금속 기둥(26)은 구리와 같은 일반적인 배선용 물질이 사용되며, 범프 랜드(24a, 24b)와 금속 기둥(26)의 밑면에는 니켈, 금과 같은 금속이 도금될 수 있다. 접속 범프(28)는 예컨대 솔더, 무연 솔더로 이 루어지지만, 금과 같은 다른 금속도 가능하다. 캐버티(23)의 깊이는 그 안에 수용될 집적회로 칩의 두께를 감안하여 결정되며, 관통 홈(27)은 집적회로 칩에 의하여 가려지지 않는 위치에 형성된다.
배선 구조물(20)이 준비되면, 도 4b에 도시된 바와 같이 배선 구조물(20)의 캐버티(23) 안에 집적회로 칩(30)을 부착시킨다. 이 때 사용되는 접착제(33)는 칩 부착 공정에 일반적으로 사용되는 에폭시 접착제이다. 집적회로 칩(30)의 활성면(31)에 형성된 칩 범프(32)는 예컨대 솔더, 무연솔더, 또는 금과 같은 전도성 물질로 이루어진다. 칩 부착 후, 집적회로 칩(30)의 칩 범프(32)와 배선 구조물(20)의 접속 범프(28)는 동일한 평면에 위치한다.
이상과 같이 단위 패키지(10)의 제조가 완료되면, 도 4c에 도시된 바와 같이 배선 기판(40) 위에 단위 패키지(10a, 10b)들을 적층한다. 도면에는 편의상 두 개의 단위 패키지(10a, 10b)가 적층되는 예를 도시하고 있지만, 그 이상의 단위 패키지들이 적층될 수 있음은 물론이다. 하부의 단위 패키지(10a)는 접속 범프(28)와 칩 범프(32)를 통하여 배선 기판(40) 위에 직접 접합된다. 배선 기판(40)은 예컨대 인쇄회로기판이지만 반드시 그에 한정되지는 않는다. 물론 배선 기판(40)의 표면에는 하부 단위 패키지(10a)의 범프(28, 32)들이 접합될 수 있도록 범프 랜드들이 형성되어 있다.
하부 단위 패키지(10a) 위에는 상부 단위 패키지(10b)가 적층된다. 이 때, 상부 단위 패키지(10b)의 칩 범프(32)는 하부 단위 패키지(10a)의 제1 범프 랜드(24a)에 접합되며, 상부 단위 패키지(10b)의 접속 범프(28)는 하부 단위 패키지 (10a)의 제2 범프 랜드(24b)에 접합된다. 이러한 접합 공정은 공지의 리플로우 공정을 통하여 수행할 수 있다.
배선 기판(40) 위에 단위 패키지(10a, 10b)들의 적층이 완료되면, 도 4d에 도시된 바와 같이 언더필 물질(41)을 공급한다. 먼저, 단위 패키지(10a, 10b)들이 적층된 배선 기판(40)을 스테이지(43, stage) 위에 배치한 후, 배선 기판(40)과 단위 패키지(10a, 10b)들의 측면을 차단벽(44)으로 막는다. 이어서, 상부 단위 패키지(10b)의 한쪽 관통 홈(27) 쪽으로 공급 장치(45)를 통하여 언더필 물질(41)을 공급한다.
하부 단위 패키지(10a) 역시 관통 홈(27)을 가지고 있으므로 언더필 물질(41)은 상부 단위 패키지(10b)의 내부 공간뿐만 아니라 하부 단위 패키지(10a)의 내부 공간도 동시에 채우게 된다. 이 때, 반대쪽 관통 홈(27) 쪽에는 진공흡입 장치(46)를 가동하여 언더필 공정이 효율적으로 진행되도록 할 수 있다. 언더필 물질(41)은 예컨대 점도가 낮은 액상의 에폭시 물질에 실리카(silica)와 같은 필러(filler) 물질이 함유된 것이다.
언더필 공정이 완료되면, 도 4e에 도시된 바와 같이 배선 기판(40)의 하부에 다수의 솔더 볼(42)들을 형성하여 적층 패키지(50)의 제조 공정을 완료한다. 솔더 볼(42)들은 배선 기판(40)에 형성된 소정의 배선 패턴(도시되지 않음)을 통하여 하부 단위 패키지(10a)와 전기적으로 연결되며, 적층 패키지(50)의 외부접속 단자로서 작용한다.
이상 설명한 실시예는 본 발명에 따른 적층 패키지의 대표적인 예에 불과하 다. 본 발명에 따른 적층 패키지는 여러 가지 형태 및 구조로 변형될 수 있다. 이어서 설명하는 제2 실시예는 그러한 예들 중의 하나이다.
도 5는 본 발명의 제2 실시예에 따른 적층 패키지용 단위 패키지(60)의 구조를 나타내는 평면도이다. 도 6은 도 5의 Ⅵ-Ⅵ 선을 따라 절단한 단면도이며, 도 7은 도 5의 Ⅶ-Ⅶ 선을 따라 절단한 단면도이다.
도 5 내지 도 7을 참조하면, 본 실시예의 단위 패키지(60) 역시 배선 구조물(70)과 집적회로 칩(80)을 포함하여 구성된다. 배선 구조물(70)은 상단 쪽에 평탄면(72)이 형성되고 하단 쪽에 캐버티(73)가 형성된다. 평탄면(72)의 중앙부(71a)에는 제1 범프 랜드(74a)들이 격자형으로 분포되어 형성되며, 평탄면(72)의 가장자리부(71b)에는 제2 범프 랜드(74b)들이 2열로 분포되어 형성된다. 제1 범프 랜드(74a)와 제2 범프 랜드(74b)는 회로 배선(75)에 의하여 서로 연결된다.
제2 범프 랜드(74b)의 바로 밑에는 배선 구조물(70)의 가장자리부(71b) 내부를 관통하여 각각 금속 기둥(76)이 형성된다. 금속 기둥(76)은 배선 구조물(70)의 하단 쪽으로 노출되며, 노출된 금속 기둥(76)의 밑면에는 접속 범프(78)가 형성된다. 배선 구조물(70)의 중앙부(71a)에는 캐버티(73)와 통하는 관통 홈(77)이 형성된다.
배선 구조물(70)의 캐버티(73)에는 집적회로 칩(80)이 수용된다. 집적회로 칩(80)은 활성면(81) 위에 형성된 다수의 칩 범프(82)들을 포함한다. 칩 범프(82)들은 활성면(81) 위에 격자형으로 골고루 분포되며 집적회로 칩(80)의 입출력 패드(도시되지 않음)와 재배선(도시되지 않음)을 통하여 연결된다. 집적회로 칩(80)의 뒷면은 접착제(83)를 통하여 배선 구조물(80)에 부착된다.
이러한 구조를 가지는 단위 패키지(60)들은 전술한 실시예의 제조 방법을 이용하여 적층 패키지를 구현하는데 사용된다.
이상 설명한 바와 같이, 본 발명에 따른 적층 패키지는 단단한 재질의 배선 구조물을 사용하므로 외부 하중에 대항하여 집적회로 칩을 보호하는 기능을 강화할 수 있다.
아울러, 배선 구조물에는 캐버티가 형성되어 있기 때문에 집적회로 칩을 부착하기 용이할 뿐만 아니라, 적층 패키지의 박형화를 실현하기에 유리하다. 즉, 휨 현상에 취약한 배선 구조물의 가장자리부는 두꺼운 형태를 그대로 유지하되 집적회로 칩이 부착되는 중앙부는 캐버티를 형성하여 두께를 줄이기 때문에, 휨 현상을 효과적으로 방지하면서 적층 패키지의 박형화를 실현할 수 있다.
또한, 배선 구조물에는 관통 홈이 형성되어 있기 때문에 단위 패키지의 적층 후 일괄적으로 언더필 물질을 공급할 수 있다. 따라서 언더필 공정이 효율적으로 수행될 뿐만 아니라, 언더필 물질을 통하여 상하부의 단위 패키지들을 일체형으로 만들 수 있기 때문에 외부 충격에 잘 견디고 신뢰성이 좋은 적층 패키지를 구현할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

  1. 배선 기판 위에 하부 단위 패키지가 적층되고 상기 하부 단위 패키지 위에 상부 단위 패키지가 적층되는 적층 패키지에 있어서,
    각각의 상기 단위 패키지는 배선 구조물과 집적회로 칩을 포함하며,
    상기 배선 구조물은 중앙부와 가장자리부로 이루어지고, 상단 쪽에 형성된 평탄면과 하단 쪽의 상기 중앙부에 형성된 캐버티를 포함하며, 상기 평탄면의 상기 중앙부와 상기 가장자리부에 각각 형성된 다수의 제1 범프 랜드와 제2 범프 랜드, 상기 제2 범프 랜드의 밑으로 상기 가장자리부의 내부를 관통하는 금속 기둥, 상기 금속 기둥의 밑면에 형성된 접속 범프를 포함하며,
    상기 집적회로 칩은 상기 캐버티에 수용되어 상기 배선 구조물의 상기 중앙부에 부착되고, 활성면에 형성된 다수의 칩 범프를 포함하며,
    상기 상부 단위 패키지의 상기 칩 범프는 상기 하부 단위 패키지의 상기 제1 범프 랜드에 접합되며, 상기 상부 단위 패키지의 상기 접속 범프는 상기 하부 단위 패키지의 상기 제2 범프 랜드에 접합되는 것을 특징으로 하는 적층 패키지.
  2. 제1 항에 있어서,
    상기 하부 단위 패키지와 상기 상부 단위 패키지의 배선 구조물은 각각 상기 중앙부에 형성되어 상기 캐버티와 통하는 관통 홈을 더 포함하는 것을 특징으로 하는 적층 패키지.
  3. 제1 항 또는 제2 항에 있어서,
    상기 하부 단위 패키지와 상기 상부 단위 패키지의 내부 공간을 채우는 언더필 물질을 더 포함하는 것을 특징으로 하는 적층 패키지.
  4. 중앙부와 가장자리부로 이루어지고, 상단 쪽에 형성된 평탄면과 하단 쪽의 상기 중앙부에 형성된 캐버티를 포함하며, 상기 평탄면의 상기 중앙부와 상기 가장자리부에 각각 형성된 다수의 제1 범프 랜드와 제2 범프 랜드, 상기 제2 범프 랜드의 밑으로 상기 가장자리부의 내부를 관통하는 금속 기둥, 상기 금속 기둥의 밑면에 형성된 접속 범프, 상기 중앙부에 형성되어 상기 캐버티와 통하는 관통 홈을 포함하는 배선 구조물을 준비하는 단계;
    활성면에 형성된 다수의 칩 범프를 포함하는 집적회로 칩을 상기 배선 구조물의 상기 캐버티 안에 부착하여, 각각 상기 배선 구조물과 상기 집적회로 칩으로 이루어지는 하부 단위 패키지와 상부 단위 패키지를 제조하는 단계;
    배선 기판 위에 상기 하부 단위 패키지를 직접 접합하고, 상기 하부 단위 패키지 위에 상기 상부 단위 패키지를 적층하여 상기 상부 단위 패키지의 상기 칩 범프를 상기 하부 단위 패키지의 상기 제1 범프 랜드에 접합하며, 상기 상부 단위 패키지의 상기 접속 범프를 상기 하부 단위 패키지의 상기 제2 범프 랜드에 접합하는 단계; 및
    상기 하부 단위 패키지와 상기 상부 단위 패키지의 내부 공간을 채우도록 상 기 상부 단위 패키지의 상기 관통 홈을 통하여 언더필 물질을 공급하는 단계를 포함하는 적층 패키지의 제조 방법.
KR1020040097389A 2004-11-25 2004-11-25 적층 패키지 및 그 제조 방법 KR20060058376A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097389A KR20060058376A (ko) 2004-11-25 2004-11-25 적층 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097389A KR20060058376A (ko) 2004-11-25 2004-11-25 적층 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060058376A true KR20060058376A (ko) 2006-05-30

Family

ID=37153458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097389A KR20060058376A (ko) 2004-11-25 2004-11-25 적층 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20060058376A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
US8952517B2 (en) 2012-06-28 2015-02-10 Samsung Electronics Co., Ltd. Package-on-package device and method of fabricating the same
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101212794B1 (ko) * 2010-10-19 2013-01-21 전자부품연구원 반도체 패키지 및 이의 제조 방법
US8952517B2 (en) 2012-06-28 2015-02-10 Samsung Electronics Co., Ltd. Package-on-package device and method of fabricating the same
US9252095B2 (en) 2012-07-09 2016-02-02 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
US8022555B2 (en) Semiconductor package and method of forming the same
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
US6558978B1 (en) Chip-over-chip integrated circuit package
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
KR20140130395A (ko) 반도체 디바이스 제조 방법
KR20140028015A (ko) 플립-칩, 페이스-업 및 페이스-다운 와이어본드 조합 패키지
JP2009239256A (ja) 半導体装置及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
TW201351579A (zh) 高密度立體封裝
KR20070076084A (ko) 스택 패키지와 그 제조 방법
KR20140029268A (ko) 반도체 장치의 제조 방법
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
JP2003086733A (ja) 半導体装置とその製造方法およびそれを用いた電子機器
KR20150131130A (ko) 반도체 장치 및 그 제조 방법
JP4494249B2 (ja) 半導体装置
WO2011021364A1 (ja) 半導体装置およびその製造方法
KR100839075B1 (ko) 아이씨 패키지 및 그 제조방법
KR101070022B1 (ko) 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
TWI797701B (zh) 半導體裝置及其製造方法
KR20060058376A (ko) 적층 패키지 및 그 제조 방법
JP2005197538A (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination