KR20070076084A - 스택 패키지와 그 제조 방법 - Google Patents

스택 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20070076084A
KR20070076084A KR1020060005055A KR20060005055A KR20070076084A KR 20070076084 A KR20070076084 A KR 20070076084A KR 1020060005055 A KR1020060005055 A KR 1020060005055A KR 20060005055 A KR20060005055 A KR 20060005055A KR 20070076084 A KR20070076084 A KR 20070076084A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
metal frame
package
land
ball
Prior art date
Application number
KR1020060005055A
Other languages
English (en)
Inventor
권흥규
김태훈
하정오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060005055A priority Critical patent/KR20070076084A/ko
Publication of KR20070076084A publication Critical patent/KR20070076084A/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
    • E03D9/08—Devices in the bowl producing upwardly-directed sprays; Modifications of the bowl for use with such devices ; Bidets; Combinations of bowls with urinals or bidets; Hot-air or other devices mounted in or on the bowl, urinal or bidet for cleaning or disinfecting
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D9/00—Sanitary or other accessories for lavatories ; Devices for cleaning or disinfecting the toilet room or the toilet bowl; Devices for eliminating smells
    • E03D9/04—Special arrangement or operation of ventilating devices
    • E03D9/05—Special arrangement or operation of ventilating devices ventilating the bowl
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Molecular Biology (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 스택 패키지와 그 제조 방법에 관한 것이다. 하부 패키지가 플립 칩 본딩 구조인 종래의 스택 패키지는 동작 중에 발생되는 열의 방출에 한계가 있고, 하부 반도체 칩에 영향을 미치거나 그 칩에서 발생되는 EMI의 특성 향상에 한계가 있으며, 더욱이 낙하 시험과 같은 물리적 충격으로 인해 하부 패키지의 반도체 칩에 발생될 수 있는 크랙을 방지하기가 어려운 구조이다. 이와 같은 문제점을 해결하기 위하여 본 발명은 플립 칩 본딩 구조인 하부 패키지에 메탈 프레임이 설치되고, 그 위에 상부 패키지가 적층되는 스택 패키지와 그 제조 방법을 제공한다. 본 발명에 따르면, 메탈 프레임에 의해 스택 패키지의 열 방출 및 EMI 특성이 향상될 수 있고, 메탈 프레임이 패키지들 사이의 공간에서 설치되어 스택 패키지의 두께 증가가 없으며, 메탈 프레임이 반도체 칩을 덮도록 설치되어 외부의 물리적 충격으로 발생될 수 있는 반도체 칩의 크랙이 방지될 수 있다.
스택 패키지, 플립 칩 본딩(flip chip bonding), 메탈 프레임(metal frame), 박형화, EMI(Electro Magnetic Interference)

Description

스택 패키지와 그 제조 방법{STACK PACKAGE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 기술에 따른 스택 패키지를 나타낸 단면도.
도 2는 본 발명에 따른 스택 패키지를 나타낸 단면도.
도 3은 본 발명에 따른 스택 패키지의 일부를 나타낸 확대 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100,200; 스택 패키지 10,210; 하부 반도체 칩 패키지
11,211; 하부 배선 기판 13,213; 상면 볼 랜드
14,214; 하면 볼 랜드 15; 메탈 프레임 랜드
16,216; 하부 솔더 볼 20,220; 하부 반도체 칩
21; 범프 22; 언더필 물질
30; 메탈 프레임 31; 열 매개 물질
50; 상부 반도체 칩 패키지 51; 상부 배선 기판
53; 기판 패드 54; 볼 랜드
56; 상부 솔더 볼 60; 상부 반도체 칩
61; 본딩 패드 62; 본딩 와이어
63; 접착제 64; 수지 봉지부
본 발명은 복수 개의 반도체 칩 패키지를 적층하여 제조되는 스택 패키지와 그 제조 방법에 관한 것으로서, 더욱 상세하게는 하부 반도체 칩 패키지가 플립 칩 본딩 구조인 스택 패키지와 그 제조 방법에 관한 것이다.
휴대용 전자기기의 수요 증가에 대응하기 위한 기술로서 실장 부품인 반도체 칩 패키지 크기를 줄이는 기술, 복수 개의 개별 반도체 칩들을 원 칩(one chip)화 하는 시스템 온 칩(system on chip; SOC) 기술, 복수 개의 개별 반도체 칩들을 하나의 패키지로 집적하는 시스템 인 패키지(system in package; SIP) 기술 등이 알려져 있다.
그 중에서 SIP 기술은 멀티 칩 모듈(multi-chip module; MCM) 기술의 연장선상에 있는 기술이다. 칩 실장 구조 측면에서 MCM 기술이 수평적 실장 구조가 주를 이루는 것과 달리, SIP 기술은 수직적 실장 구조가 주를 이룬다. 그런데 SIP 기술의 경우 복수 개의 반도체 칩을 하나의 패키지 내에 적층 실장함에 따른 테스트 수율 저하, 서로 다른 기능을 하는 반도체 칩들에 대한 적합한 테스트 환경 구축 및 반도체 칩의 버전 변화에 따른 SIP 기술 개발 등이 어렵다는 문제가 있다.
이러한 문제를 해결하기 위하여, 반도체 칩들을 각각 패키지로 제조하여 테스트를 실시한 후, 그 반도체 칩 패키지들을 적층하는 기술이 개발되어 상용화되고 있다. 그러나, 패키지 적층 기술은 반도체 칩 패키지들을 적층하기 때문에 스택 패 키지의 실장 높이를 줄이는 데에 한계가 있다. 이에 따라 스택 패키지의 실장 높이를 줄이기 위해 플립 칩 본딩(flip chip bonding) 구조의 반도체 칩 패키지를 포함하는 스택 패키지가 주목을 받고 있다.
도 1은 종래 기술에 따른 스택 패키지를 나타낸 단면도이다.
도 1에 도시된 종래의 스택 패키지(200)는 플립 칩 본딩 구조의 반도체 칩 패키지(210)를 포함하는 스택 패키지의 예이다. 이 스택 패키지(200)는 반도체 칩(220)이 배선 기판(211)에 플립 칩 본딩된 하부 반도체 칩 패키지(210)와 두 개의 반도체 칩(60)이 배선 기판(51)에 본딩 와이어(62)로 연결된 상부 반도체 칩 패키지(50)가 적층된 구조이다. 상부 반도체 칩 패키지(50)의 솔더 볼(56)이 하부 반도체 칩 패키지(210)의 상면 볼 랜드(213)에 접합되어 적층이 이루어진다. 하부 반도체 칩 패키지(210)가 수지 봉지부(64)를 갖지 않기 때문에 패키지 두께의 감소에 유리하여 실장 높이를 낮출 수 있다.
그런데, 이와 같은 스택 패키지 구조로서는 구동 중에 발생되는 열로 인한 패키지 성능 저하의 문제를 해결하는 데에 한계가 있다. 그리고 하부 반도체 칩 패키지의 반도체 칩이 차폐(shielding)되지 않아 외부에서의 전자파 간섭(이하에는 EMI라 칭함) 또는 반도체 칩에서 외부로의 EMI가 발생될 수 있어, 전기적 성능이 저하될 수 있다는 문제점도 있다. 또한, 하부 반도체 칩 패키지의 경우 상부 반도체 칩 패키지와 달리 하부 반도체 칩을 보호하는 역할을 하는 부분이 없기 때문에 외부의 물리적인 충격에 의하여 반도체 칩의 손상, 예컨대 낙하 시험시 하부 반도체 칩에 크랙이 발생될 수 있다는 문제점이 있다.
따라서 본 발명의 목적은 열적 특성 및 EMI 특성을 향상시킬 수 있는 스택 패키지와 그 제조 방법을 제공하는 데에 있다.
본 발명의 다른 목적은 외부의 물리적 충격으로 인한 반도체 칩의 손상을 방지할 수 있는 스택 패키지와 그 제조 방법을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 메탈 프레임을 갖는 플립 칩 구조의 하부 반도체 칩 패키지를 포함하는 스택 패키지와 그 제조 방법을 제공하고자 한다.
본 발명에 따른 스택 패키지는,
하면에 형성되는 복수 개의 하면 볼 랜드와 상면의 칩 실장 영역 주변에 형성되는 복수 개의 상면 볼 랜드 및 칩 실장 영역과 상면 볼 랜드 사이에 형성된 메탈 프레임 랜드를 갖는 배선 기판, 그 배선 기판의 칩 실장 영역에 플립 칩 본딩된 반도체 칩, 하면 볼 랜드에 부착된 솔더 볼, 및 반도체 칩을 덮도록 메탈 프레임 랜드에 접합되어 설치되는 메탈 프레임을 갖는 하부 반도체 칩 패키지와;
적어도 한 개 이상의 반도체 칩이 실장되는 배선 기판과 배선 기판 하면에 부착된 솔더 볼을 갖는 상부 반도체 칩 패키지; 를 포함하고,
상부 반도체 칩 패키지의 솔더 볼이 하부 반도체 칩 패키지의 상면 볼 랜드에 접합되어 패키지들이 수직으로 적층되고, 전기적 및 물리적으로 접속된다.
본 발명에 따른 스택 패키지에 있어서, 메탈 프레임은 표면에 형성된 솔더링 용 도금층을 포함하는 것이 바람직하다. 그리고 메탈 프레임 랜드는 상면에 형성된 솔더링용 도금층을 포함하는 것이 바람직하다. 또한 메탈 프레임과 메탈 프레임 랜드는 솔더 접합되는 것이 바람직하다.
본 발명에 따른 스택 패키지에 있어서, 메탈 프레임 랜드가 하부 반도체 칩 패키지의 배선 기판의 접지층 또는 하부 반도체 칩 패키지의 볼 랜드 중의 어느 하나와 연결될 수 있다.
본 발명에 따른 스택 패키지에 있어서, 스택 패키지는 하부 반도체 칩 패키지의 반도체 칩 상면과 메탈 프레임 사이에 개재되는 열 매개 물질을 포함할 수 있다.
본 발명에 따른 스택 패키지 제조 방법은, ⒜하면에 형성되는 복수 개의 하면 볼 랜드와 상면의 칩 실장 영역 주변에 형성되는 복수 개의 상면 볼 랜드 및 칩 실장 영역과 상면 볼 랜드 사이에 형성된 메탈 프레임 랜드를 갖는 배선 기판, 그 배선 기판의 칩 실장 영역에 플립 칩 본딩된 반도체 칩, 및 하면 볼 랜드에 부착된 솔더 볼을 갖는 하부 반도체 칩 패키지와 메탈 프레임을 준비하는 단계; ⒝메탈 프레임을 하부 반도체 칩 패키지의 반도체 칩을 덮도록 메탈 프레임 랜드에 부착하는 단계; ⒞적어도 한 개 이상의 반도체 칩이 실장되는 배선 기판과 그 배선 기판 하면에 부착된 솔더 볼을 갖는 상부 반도체 칩 패키지를 하부 반도체 칩 패키지 위에 수직으로 적층하고, 상부 반도체 칩 패키지의 솔더 볼과 하부 반도체 칩 패키지의 상면 볼 랜드를 접합하는 단계;를 포함한다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, ⒝단계 전에 상부 반도체 칩 패키지의 솔더 볼과 메탈 프레임의 받침 부분에 플럭스를 도포하는 단계를 포함할 수 있다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, ⒜단계는 배선 기판의 상면 볼 랜드와 메탈 프레임 랜드 중 어느 하나에 솔더층이 형성되는 단계를 포함하고, ⒝단계와 ⒞단계는 리플로우 공정에 의해 동시에 진행되는 것이 바람직하다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, ⒜단계는 메탈 프레임 랜드와 메탈 프레임 중 적어도 어느 하나에 솔더링용 도금층을 형성하는 단계를 포함하는 것이 바람직하다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, 솔더층이 형성되는 단계 전에 메탈 프레임 랜드와 메탈 프레임 중 적어도 어느 하나에 솔더링용 도금층을 형성하는 단계가 진행되는 것이 바람직하다.
본 발명에 따른 스택 패키지 제조 방법에 있어서, ⒝단계 전에, 하부 반도체 칩 패키지의 반도체 칩 상면에 열 매개 물질을 개재하는 단계를 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다.
실시예
도 2는 본 발명에 따른 스택 패키지를 나타낸 단면도이고, 도 3은 본 발명에 따른 스택 패키지의 일부를 나타낸 확대 단면도이다.
도 2 및 도 3을 참조하면, 본 발명에 따른 스택 패키지(100)는 두 개의 반도체 칩 패키지(10,50)가 적층된 형태로서, 하부 반도체 칩 패키지(100)가 플립 칩 본딩 구조이고, 반도체 칩 패키지(10,50)들 사이에 메탈 프레임(30)이 설치되는 것이 특징이다.
하부 반도체 칩 패키지(10)는 배선 기판(11), 반도체 칩(20), 솔더 볼(16) 및 메탈 프레임(30)을 포함한다. 반도체 칩(20)의 일면에는 복수개의 범프(21)들이 구비되어 있다. 반도체 칩(20)은 범프(21)에 의해 배선 기판(11)에 전기적으로 연결되며, 동시에 기계적으로 고정된다.
배선 기판(11)은 소정의 두께를 가지는 기판 베이스에 회로 배선 패턴(도시 안됨)이 인쇄된 기판이다. 배선 기판(11) 상면의 반도체 칩(20) 실장 영역 주변에는 패키지 적층을 위하여 복수 개의 상면 볼 랜드(13)가 형성된다. 배선 기판(11)의 하면에는 복수 개의 하면 볼 랜드(14)가 형성된다. 하면 볼 랜드(14)에는 복수 개의 외부접속단자의 기능을 수행하는 솔더 볼(16)이 접합된다. 여기서, 상면 볼 랜드(13)에는 패키지 적층이 솔더링에 의한 접합에 의해 이루어질 경우 솔더 증착(solder deposition)에 의해 미리 형성된 솔더층(33)을 가질 수 있다.
반도체 칩(20) 실장 영역과 상면 볼 랜드(13) 사이에는 메탈 프레임 랜드(15)가 형성된다. 메탈 프레임 랜드(15)는 배선 기판(11)의 접지층 또는 볼 랜드(13,14) 중의 어느 하나와 연결될 수 있다. 여기서, 메탈 프레임 랜드(15)는 볼 랜 드(13,14)와 마찬가지로 배선 패턴과 같은 재질, 예를 들어 구리 재질로 구성되어 열을 쉽게 전달받을 수 있도록 구성된다. 물론, 메탈 프레임 랜드(15)는 배선 패턴과 절연되어 형성되는 것도 가능하다.
반도체 칩(20)과 배선 기판(11)사이에는 언더필(underfill) 물질(22)이 주입되어, 반도체 칩(20)과 배선 기판(11) 간의 상호 결합 강도를 강화시키고, 범프(21)의 구조적/기계적 안정성을 향상시키며, 범프 접합 상태를 외부환경으로부터 보호한다.
메탈 프레임(30)은 배선 기판(11)에 실장된 반도체 칩(20) 위에서 반도체 칩(20)을 덮도록 메탈 프레임 랜드(15)에 부착된다. 메탈 프레임(30)의 부착은 솔더링에 의하거나 그 밖에 다른 열전도성이 우수한 접착 부재에 의할 수 있다. 메탈 프레임(30)의 재질은 열 전도도가 높은 금속, 예컨대 구리(Cu), 알루미늄(Al) 등으로 형성된다. 메탈 프레임(30)이 스택 패키지(100) 구동시 반도체 칩(20)에서 발생되는 열을 전달받아 외부로 방출시키는 기능을 수행한다. 또한 메탈 프레임(30)이 반도체 칩(20)을 차폐하여 외부로부터 들어오는 EMI를 차단하여 EMI로 인한 반도체 칩(20)의 특성 저하를 방지한다. 더욱이, 메탈 프레임(30)이 접합되는 메탈 프레임 랜드(15)가 배선 기판(11)의 접지층이나 볼 랜드(13,14)와 연결되도록 함으로써 스택 패키지(100)의 전기적 특성을 향상시킬 수 있다.
메탈 프레임(30)의 표면에는 도금에 의해 도 3에 도시된 바와 같이, 메탈 프레임 랜드(15)와의 접합이 용이하도록 표면에 니켈(Ni), 니켈/금(Ni/Au), 니켈/은(Ni/Ag), 니켈/팔라듐(Ni/Pd) 등의 금속으로 솔더링용 도금층(32)이 형성되는 것이 좋다. 그리고 메탈 프레임 랜드(15)와 접합되는 받침 부분(pedestal part)에는 솔더 증착 처리에 의해 솔더층을 가짐으로써 패키지 조립 과정에서 리플로우 과정에 의해 패키지 적층과 함께 메탈 프레임(30)의 솔더링에 의한 접합을 가능하게 할 수 있다.
반도체 칩(20)과 메탈 프레임(30) 사이에는 열 매개 물질(thermal interface material;31)이 개재될 수 있다. 열 전도도가 높은 열 매개 물질(31)이 개재됨으로써, 반도체 칩(20)에서 발생된 열이 메탈 프레임(30)으로 신속하게 전달되어 열 방출 효과가 향상된다. 열 매개 물질(31)로서는 액상 형태나 시트 형태 등 다양한 형태의 것이 적용될 수 있다.
상부 반도체 칩 패키지(50)는 배선 기판(51)의 상면에 두 개의 반도체 칩(60)이 적층된 적층 칩 패키지이다. 반도체 칩(60)들이 접착제(63)에 의해 적층된다. 반도체 칩(60)들의 전극 패드(61)와 배선 기판(51)의 기판 패드(53)가 본딩 와이어(62)에 의해 전기적으로 연결된다. 배선 기판(51)의 상면에 실장된 반도체 칩(60)들과 본딩 와이어(62)가 수지 봉지부(64)에 의해 봉지된다. 배선 기판(51)의 볼 랜드(54)에 솔더 볼(56)이 형성된다.
상부 반도체 칩 패키지(50)와 하부 반도체 칩 패키지(10)는 상부 반도체 칩 패키지(50)의 솔더 볼(56)이 하부 반도체 칩 패키지(10)의 상면 볼 랜드(13)에 접합되어 수직으로 적층된다. 메탈 프레임(30)은 상부 반도체 칩 패키지(50)와 하부 반도체 칩 패키지(10)의 사이에 제공된다. 따라서, 스택 패키지(100)의 두께에 영향을 미치지 않는다.
한편, 본 실시예의 상부 반도체 칩 패키지(50)는 두 개의 반도체 칩(60)이 적층되고 외부접속단자로서 솔더 볼(56)이 형성된 적층 칩 패키지를 개시하고 있지만 이에 한정되는 것은 아니고, 다양한 종류의 반도체 칩 패키지가 적용될 수 있다.
전술한 실시예에서와 같이 본 실시예에 따른 스택 패키지는 메탈 프레임이 반도체 칩을 덮는 차폐 구조를 갖는다. 따라서, 열 방출 특성 및 EMI 특성이 향상될 수 있다. 더욱이 메탈 프레임이 플립 칩 본딩으로 실장된 반도체 칩을 외부의 물리적 충격으로 보호한다.
이와 같은 본 실시예에 따른 스택 패키지의 제조 방법에 대해 이하에서 설명한다.
먼저, 반도체 칩(20)의 활성면이 배선 기판(11)을 향하게 실장된 플립 칩 본딩 구조의 하부 반도체 칩 패키지(10)와 그 하부 반도체 칩 패키지(10)의 반도체 칩(20)을 덮을 수 있는 캡(cap) 형태의 메탈 프레임(30)을 준비한다. 여기서, 하부 반도체 칩 패키지(10)의 배선 기판(11)은 상면에 반도체 칩(20) 실장 영역의 주변에 메탈 프레임(30)의 부착을 위한 메탈 프레임 랜드(15)와 그 외측으로 상부 반도체 칩 패키지(50)의 적층을 위한 복수의 상면 볼 랜드(13)를 갖는다.
여기서, 상부 반도체 칩 패키지(10)의 솔더 볼(55)이 접합되는 상면 볼 랜드(13) 외에 메탈 프레임(30)과 메탈 프레임 랜드(15) 중 적어도 어느 하나에 솔더층(33)이 형성되도록 한다. 이는 미리 메탈 프레임(30) 또는 프레임 랜드(15)에 솔더층(33)을 형성함으로써 후술되는 리플로우 과정에서 하부 반도체 칩 패키지(10) 상 에 상부 반도체 칩 패키지(50)의 적층할 때 메탈 프레임(30)의 부착이 동시에 이루어질 수 있도록 하기 위해서이다.
배선 기판(11)의 제조 단계에서 솔더층(33)을 프레임 랜드(15)에 형성하는 경우, 플립 칩 본딩되는 반도체 칩(20)의 범프 본딩을 위한 칩 범프 랜드(도시 안됨)와 상부 반도체 칩 패키지(10)의 솔더 볼(55)이 접합되는 상면 볼 랜드(13)에 솔더층(33)을 형성할 때 함께 이루어진다. 배선 기판(11)의 제조 단계에서 솔더층(33)을 프레임 랜드(15)에 형성하지 않는 경우, 메탈 프레임(30)의 받침 부분에 솔더층을 형성한다.
한편, 이 준비 단계에서 메탈 프레임(30)의 표면이나 메탈 프레임 랜드(15)에 솔더링용 도금층(32)을 형성할 수 있다. 솔더링용 도금층(32)은 후술되는 솔더링을 위한 리플로우(reflow) 공정에서 메탈 프레임(30)과 메탈 프레임 랜드(15)의 접합력을 향상시키는 역할을 한다.
다음으로, 메탈 프레임(30)과 상부 반도체 칩 패키지(50)를 적층하기 전에 상부 반도체 칩 패키지(50)의 솔더 볼(56)과 메탈 프레임(30)의 받침 부분에 플럭스(flux)를 도포한다. 플럭스의 도포에 의해 솔더 볼(56)과 메탈 프레임(30)이 하부 반도체 칩 패키지(10)와 접합되기 전에 자연 상태에 노출되어 형성되는 산화막이나 오염막이 제거된다. 플럭스 도포는 디스펜싱(dispensing) 방식 또는 디핑(dipping) 방식으로 진행된다.
이어서, 리플로우 공정을 진행하여 메탈 프레임 랜드(15)에 하부 반도체 칩 패키지(10)의 반도체 칩(20)을 덮도록 메탈 프레임(30)을 부착함과 동시에 상부 반 도체 칩 패키지(50)를 하부 반도체 칩 패키지(10) 위에 수직으로 적층한다. 리플로우 공정을 진행함으로써 상부 반도체 칩 패키지(50)의 솔더 볼(56)과 하부 반도체 칩 패키지(10)의 상면 볼 랜드(13)가 접합되어 전기적 및 물리적으로 결합된다. 동시에, 메탈 프레임(30)이 메탈 프레임 랜드(15)에 접합된다. 배선 기판(11)의 제조 단계에서 프레임 랜드(15)에 솔더층(33)이 형성된 경우나 배선 기판(11)의 제조 단계에서 솔더층(33)이 프레임 랜드(15)에 형성하지 않고 메탈 프레임(30)의 받침 부분에 솔더층(33)을 형성한 경우 모두 상부 반도체 칩 패키지(50)의 적층과 함께 메탈 프레임(30)의 부착이 이루어질 수 있다.
한편, 메탈 프레임(30)을 부착하기 전에, 반도체 칩(20)과 메탈 프레임(30) 사이에 열 매개 물질(31)을 개재할 수 있다. 열 매개 물질(31)은 반도체 칩(20)에서 발생되는 열을 메탈 프레임(30)으로 전달하여 열의 방출 효과를 향상시키는 역할을 한다.
편 본 발명에 따른 스택 패키지와 그 제조 방법은 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 이는 본원발명이 속하는 기술 분야에 종사하는 자라면 쉽게 알 수 있을 것이다.
이상과 같은 본 발명에 따른 하부 반도체 칩 패키지가 플립 칩 본딩 구조이고 메탈 프레임을 갖는 스택 패키지와 그 제조 방법에 의하면, 메탈 프레임에 의해 스택 패키지의 열 방출 특성을 향상시킬 수 있다. 그리고 반도체 칩을 덮는 차폐 형태의 메탈 프레임에 의해 스택 패키지의 EMI 특성이 향상되고 외부의 물리적 충격으로부터 반도체 칩이 보호될 수 있다. 또한, 메탈 프레임이 상부 반도체 칩 패키지와 하부 반도체 칩 패키지 사이의 공간에 설치되기 때문에, 스택 패키지의 두께가 증가되지 않는다.

Claims (12)

  1. 하면에 형성되는 복수 개의 하면 볼 랜드와 상면의 칩 실장 영역 주변에 형성되는 복수 개의 상면 볼 랜드 및 상기 칩 실장 영역과 상면 볼 랜드 사이에 형성된 메탈 프레임 랜드를 갖는 배선 기판, 상기 배선 기판의 상기 칩 실장 영역에 플립 칩 본딩된 반도체 칩, 상기 하면 볼 랜드에 부착된 솔더 볼, 및 상기 반도체 칩을 덮도록 상기 메탈 프레임 랜드에 접합되어 설치되는 메탈 프레임을 갖는 하부 반도체 칩 패키지와;
    적어도 한 개 이상의 반도체 칩이 실장되는 배선 기판과 상기 배선 기판 하면에 부착된 솔더 볼을 갖는 상부 반도체 칩 패키지; 를 포함하고,
    상기 상부 반도체 칩 패키지의 솔더 볼이 상기 하부 반도체 칩 패키지의 상면 볼 랜드에 접합되어 상기 패키지들이 수직으로 적층되고, 전기적 및 물리적으로 접속되는 것을 특징으로 하는 스택 패키지.
  2. 제1 항에 있어서,
    상기 메탈 프레임은 표면에 형성된 솔더링용 도금층을 포함하는 것을 특징으로 하는 스택 패키지.
  3. 제1 항에 있어서,
    상기 메탈 프레임 랜드는 상면에 형성된 솔더링용 도금층을 포함하는 것을 특징으로 하는 스택 패키지.
  4. 제1 항에 있어서,
    상기 메탈 프레임의 받침 부분(pedestal part)은 솔더층을 갖는 것을 특징으로 하는 스택 패키지.
  5. 제1 항에 있어서,
    상기 메탈 프레임 랜드가 상기 하부 반도체 칩 패키지의 배선 기판의 접지층 또는 상기 하부 반도체 칩 패키지의 볼 랜드 중의 어느 하나와 연결되는 것을 특징으로 하는 스택 패키지.
  6. 제1 항에 있어서,
    상기 스택 패키지는 상기 하부 반도체 칩 패키지의 반도체 칩 상면과 상기 메탈 프레임 사이에 개재되는 열 매개 물질을 포함하는 것을 특징으로 하는 스택 패키지.
  7. ⒜하면에 형성되는 복수 개의 하면 볼 랜드와 상면의 칩 실장 영역 주변에 형성되는 복수 개의 상면 볼 랜드 및 상기 칩 실장 영역과 상면 볼 랜드 사이에 형성된 메탈 프레임 랜드를 갖는 배선 기판, 상기 배선 기판의 상기 칩 실장 영역에 플립 칩 본딩된 반도체 칩, 및 상기 하면 볼 랜드에 부착된 솔더 볼을 갖는 하부 반도체 칩 패키지와 메탈 프레임을 준비하는 단계;
    ⒝상기 메탈 프레임을 상기 하부 반도체 칩 패키지의 반도체 칩을 덮도록 상기 메탈 프레임 랜드에 부착하는 단계;
    ⒞적어도 한 개 이상의 반도체 칩이 실장되는 배선 기판과 상기 배선 기판 하면에 부착된 솔더 볼을 갖는 상부 반도체 칩 패키지를 상기 하부 반도체 칩 패키지 위에 수직으로 적층하고, 상기 상부 반도체 칩 패키지의 상기 솔더 볼과 상기 하부 반도체 칩 패키지의 상면 볼 랜드를 접합하는 단계;
    를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
  8. 제7 항에 있어서,
    상기 ⒝단계 전에 상부 반도체 칩 패키지의 상기 솔더 볼과 상기 메탈 프레임의 받침 부분에 플럭스를 도포하는 단계가 진행되는 것을 특징으로 하는 스택 패키지 제조 방법.
  9. 제7 항에 있어서,
    상기 ⒜단계는 상기 배선 기판의 상면 볼 랜드와 메탈 프레임 랜드 중 어느 하나에 솔더층이 형성되는 단계를 포함하고, 상기 ⒝단계와 ⒞단계는 리플로우 공정에 의해 동시에 진행되는 것을 특징으로 하는 스택 패키지 제조 방법.
  10. 제7 항에 있어서,
    상기 ⒜단계는 상기 메탈 프레임 랜드와 상기 메탈 프레임 중 적어도 어느 하나에 솔더링용 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
  11. 제9 항에 있어서,
    상기 솔더층이 형성되는 단계 전에 상기 메탈 프레임 랜드와 상기 메탈 프레임 중 적어도 어느 하나에 솔더링용 도금층을 형성하는 단계가 진행되는 것을 특징으로 하는 스택 패키지 제조 방법.
  12. 제7 항에 있어서,
    상기 ⒝단계 전에, 상기 하부 반도체 칩 패키지의 반도체 칩 상면에 열 매개 물질을 개재하는 단계를 포함하는 것을 특징으로 하는 스택 패키지 제조 방법.
KR1020060005055A 2006-01-17 2006-01-17 스택 패키지와 그 제조 방법 KR20070076084A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060005055A KR20070076084A (ko) 2006-01-17 2006-01-17 스택 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005055A KR20070076084A (ko) 2006-01-17 2006-01-17 스택 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070076084A true KR20070076084A (ko) 2007-07-24

Family

ID=38501079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005055A KR20070076084A (ko) 2006-01-17 2006-01-17 스택 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070076084A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903703A (zh) * 2011-07-28 2013-01-30 复旦大学 一种芯片封装堆叠结构
CN103715152A (zh) * 2012-10-09 2014-04-09 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构
US8766429B2 (en) 2012-02-16 2014-07-01 Samsung Electronics Co., Ltd. Semiconductor packages
KR101425475B1 (ko) * 2007-11-14 2014-07-31 삼성전자주식회사 시스템 인 패키지
US20140374902A1 (en) * 2013-06-19 2014-12-25 Jang-Woo Lee Stack type semiconductor package
US8981554B2 (en) 2013-05-16 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and method of forming the same
US9013031B2 (en) 2013-06-18 2015-04-21 Samsung Electronics Co., Ltd. Semiconductor packages including heat diffusion vias and interconnection vias
US9029998B2 (en) 2013-05-16 2015-05-12 Samsung Electronics Co., Ltd. Semiconductor package device
US9391009B2 (en) 2013-08-21 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including heat exhaust part
US10211190B2 (en) 2016-03-24 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor packages having reduced stress

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425475B1 (ko) * 2007-11-14 2014-07-31 삼성전자주식회사 시스템 인 패키지
CN102903703A (zh) * 2011-07-28 2013-01-30 复旦大学 一种芯片封装堆叠结构
US8766429B2 (en) 2012-02-16 2014-07-01 Samsung Electronics Co., Ltd. Semiconductor packages
CN103715152A (zh) * 2012-10-09 2014-04-09 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构
US8981554B2 (en) 2013-05-16 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package having heat spreader and method of forming the same
US9029998B2 (en) 2013-05-16 2015-05-12 Samsung Electronics Co., Ltd. Semiconductor package device
US9013031B2 (en) 2013-06-18 2015-04-21 Samsung Electronics Co., Ltd. Semiconductor packages including heat diffusion vias and interconnection vias
US20140374902A1 (en) * 2013-06-19 2014-12-25 Jang-Woo Lee Stack type semiconductor package
US9230876B2 (en) 2013-06-19 2016-01-05 Samsung Electronics Co., Ltd. Stack type semiconductor package
US9391009B2 (en) 2013-08-21 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including heat exhaust part
US10211190B2 (en) 2016-03-24 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor packages having reduced stress

Similar Documents

Publication Publication Date Title
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US9449941B2 (en) Connecting function chips to a package to form package-on-package
JP5383024B2 (ja) 多層半導体パッケージ
JP5420505B2 (ja) 半導体装置の製造方法
KR20070076084A (ko) 스택 패키지와 그 제조 방법
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
WO2006132151A1 (ja) インタポーザおよび半導体装置
KR960015868A (ko) 적층형 패키지 및 그 제조방법
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
CN101582395B (zh) 布线基板
KR20100108305A (ko) 포스트 타입의 인터커넥터를 구비한 집적회로 패키징 시스템 및 이를 제조하는 방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP4228457B2 (ja) 電子モジュール及び電子機器
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
KR101425475B1 (ko) 시스템 인 패키지
WO2022134439A1 (zh) 具有电感器件的封装结构及其制造方法
KR20020028473A (ko) 적층 패키지
KR20060058376A (ko) 적층 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid