CN114334857A - 一种芯片封装结构和方法 - Google Patents

一种芯片封装结构和方法 Download PDF

Info

Publication number
CN114334857A
CN114334857A CN202111364409.8A CN202111364409A CN114334857A CN 114334857 A CN114334857 A CN 114334857A CN 202111364409 A CN202111364409 A CN 202111364409A CN 114334857 A CN114334857 A CN 114334857A
Authority
CN
China
Prior art keywords
chip
heat dissipation
packaging
dissipation cover
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111364409.8A
Other languages
English (en)
Inventor
韩顺枫
李德建
王于波
关媛
李博夫
李大猛
何慧敏
刘丰满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, State Grid Jiangsu Electric Power Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202111364409.8A priority Critical patent/CN114334857A/zh
Publication of CN114334857A publication Critical patent/CN114334857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明实施例提供一种芯片封装结构及芯片封装方法，所述芯片封装结构包括堆叠的封装基板和一个或多个芯片单元；每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；芯片单元的芯片与所述封装基板电连接。本发明实现了多芯片堆叠封装，提高了芯片的散热性能。

Description

一种芯片封装结构和方法
技术领域
本发明涉及芯片封装领域，具体地涉及一种芯片封装结构和方法。
背景技术
针对基板类芯片堆叠封装，目前有以下几种方案：下芯片正装+上芯片正装、下芯片倒装+上芯片正装、下芯片倒装+上芯片倒装。主要的散热通道为芯片-基板-焊球-PCB板，基板大多为有机基板，其导热系数很低，导致封装散热性能有限，一定程度上限制了芯片的发展；且现有封装方案很难实现下芯片正装+上芯片倒装的堆叠封装。下芯片正装+上芯片倒装、下芯片倒装+上芯片倒装都需要在下芯片上使用TSV工艺，TSV工艺难度大，成本高，很难适应产品发展速度；且针对下芯片正装+上芯片倒装封装，由于下芯片键合线的存在，导致很难在下芯片上堆叠倒装上芯片；目前的单芯片和多芯片堆叠封装中，通常使用添加顶部金属散热盖、热沉或者散热器等方式增强芯片散热能力。但是此方式只能打通芯片顶部散热通道，其余方向散热通道依然保持低效散热，导致散热能力相对低下。
发明内容
本发明实施例的目的是提供一种芯片封装结构和方法，以提高芯片封装结构的散热性能。
为了解决上述问题，本发明提供了一种芯片封装结构，包括堆叠的封装基板和一个或多个芯片单元；每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；芯片单元的芯片与所述封装基板电连接。
可选的，在所有芯片单元中，所述散热盖包裹所述芯片的周边。
可选的，相邻的所述芯片单元之间贴合，其中一个芯片单元的芯片与另一个芯片单元的散热盖贴合。
可选的，所述贴合的方式为焊接和/或胶接，所述焊接为焊锡。
可选的，所述散热盖由导热金属制成，所述导热金属为铜、铝或其合金。
可选的，所述散热盖设有导电通孔，用于芯片与所述封装基板电连接。
可选的，所述导电通孔内依次包括绝缘层和导电金属，所述导电金属为铜、铝、银、金或其合金。
可选的，所述封装基板的底部设有焊球，用于芯片封装结构与电路板的电连接。
可选的，如果所述芯片封装结构为单芯片封装，芯片则通过设置凸点与封装基板电连接；如果所述芯片封装结构为多芯片堆叠封装，则与封装基板相邻的芯片单元的芯片通过引线键合与封装基板电连接，或与封装基板相邻的芯片单元的芯片通过设置凸点与封装基板电连接。
可选的，所述封装基板为有机基板、陶瓷基板、引线框架中的一种；所述引线框架为单排引脚或多排引脚构成的基板。
相应的，本发明实施例还提供一种芯片封装方法，包括制作封装基板和一个或多个散热盖，每个散热盖用于对应芯片的散热；将散热盖的一个表面与对应芯片的一个表面贴合，将至少一个散热盖包裹其对应芯片的周边；将所述芯片与所述封装基板电连接。
可选的，将所有散热盖包裹其对应芯片的周边。
可选的，将一个散热盖对应的芯片与相邻的另一个散热盖贴合。
可选的，所述贴合的方式为焊接和/或胶接，所述焊接为焊锡。
可选的，所述散热盖由导热金属制成，所述导热金属为铜、铝或其合金。
可选的，在所述散热盖中设置通孔，在通孔内壁形成绝缘层，然后在通孔中加入导电金属，以将芯片与所述封装基板电连接。
在本发明提供的芯片封装结构中，散热盖的一个表面与芯片的一个表面贴合，并且所述散热盖包裹所述芯片的周边，散热盖与芯片四周紧密接触，提高热传导率，有效提高芯片散热效率，从而至少部分地解决了多芯片堆叠封装的结构的散热问题。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1、2是表示现有单芯片和多芯片封装结构的示意图；
图3是表示本发明的芯片封装结构的一种实施方式的示意图；
图4是表示本发明的芯片封装结构的另一种实施方式的示意图；
图5是表示本发明的一种芯片封装方法的流程示意图；
图6a-6h是表示本发明的一种芯片封装结构的工艺示意图。
附图标记说明
1010第一裸芯片 1020第一凸点
1030第一底部填充胶 1040第一基板
1050第一焊球
2010第二裸芯片 2020第二凸点
2030第二底部填充胶 2040第二基板
2050第二焊球 2060散热片
5010倒装芯片 5020第三凸点
5030第三底部填充胶 5040第三基板
5050第三焊球 5060第一散热盖
6010堆叠芯片 6020第四凸点
6030第四底部填充胶 6040第四基板
6050第四焊球 6060焊锡
6070通孔 6080第二散热盖
6090焊片
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1、2是表示现有单芯片和多芯片封装结构的示意图，其中图1为未添加散热盖的倒装单芯片封装结构示意图，如图1所示，上图为未添加散热盖，下图是添加了散热盖的。其主要散热通道为第一裸芯片1010-第一凸点1020-第一底部填充胶1030-第一基板1040-第一焊球1050-PCB板，而基板大多为有机基板，其导热系数很低，导致封装散热性能有限，一定程度上限制了芯片的发展。图2为多芯片封装结构，图2打通第二裸芯片2010-散热片2060-空气的散热通道，提升芯片封装散热性能，但是无法实现从芯片纵切面向外部散热。现有技术适用于单颗芯片的封装，以及昂贵的3D封装，但是无法实现低成本、高散热的多芯片堆叠倒装封装。
图3是本发明的一种芯片封装结构的单个芯片封装结构示意图。芯片封装结构包括堆叠的封装基板和一个或多个芯片单元；每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；芯片单元的芯片与所述封装基板电连接。如图3所示，倒装芯片5010置于第三基板5040上，倒装芯片5010下设有第三凸点5020，用于与封装基板电连接。倒装芯片5010下还设有第三底部填充胶5030，用于固定上述结构。倒装芯片5010上设有第一散热盖5060，散热盖的一个表面与芯片的一个表面贴合，且散热盖包裹所述芯片的周边。所述第三基板5040的底部设有第三焊球5050，用于倒装芯片5010与电路板的电连接。
图4是本发明的一种芯片封装结构的下芯片正装的封装结构示意图，如图4所示为下芯片正装+上芯片倒装的封装结构。在现有的封装技术中，无法实现下芯片正装+上芯片倒装的封装方法，本发明借助带有导电通孔的散热盖，能实现此类型封装。
芯片封装方法包括制作封装基板和一个或多个散热盖，每个散热盖用于对应芯片的散热；将散热盖的一个表面与对应芯片的一个表面贴合，将至少一个散热盖包裹其对应芯片的周边；将所述芯片与所述封装基板电连接。
图5是本发明的一种芯片封装方法流程示意图，如图5所示，步骤S501为制作封装基板。封装基板可以是有机基板、陶瓷基板，也可以是引线框架，引线框架可以是单排和多排引脚的。如图6a所示，第四基板6040的底部设有第四焊球6050，用于芯片与电路板的电连接。
步骤S502为将下芯片贴装于装置基板上，并实现下芯片与封装基板电连接。下芯片贴装到封装基板上的方式可以是倒装和正装，芯片与封装载板的电气互连方式可以是倒装焊凸点焊接和引线键合；其中下芯片倒装焊接于凸点焊接同时应用，下芯片正装和引线键合同时应用。对于单芯片封装：芯片通过设置凸点与封装基板电连接；对于多芯片堆叠封装：下芯片正装+上芯片正装/倒装，封装基板相邻的芯片单元的芯片通过引线键合与封装基板电连接；下芯片倒装+上芯片正装/倒装，与封装基板相邻的芯片单元的芯片通过设置凸点与封装基板电连接。倒装芯片相对于正装芯片来说，是电极芯片的布局和实现电气功能的方式不同。倒装芯片的电极是朝下的，而且不需要正装芯片的键合焊接工艺，这样可以大大提高生产效率。引线键合是一种使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。在理想控制条件下，引线和基板间会发生电子共享或原子的相互扩散，从而使两种金属间实现原子量级上的键合。引线键合的作用是从核心元件中引入和导出电连接。在工业上通常有三种引线键合定位平台技术被采用：热压引线键合，锲-锲超声引线键合，热声引线键合。
如图6b所示，下芯片为倒装焊接，可提前镀金，增加与焊片的结合性。下芯片6010具有6020凸点，下芯片通过6020第四凸点焊接至第四基板6040上。当下芯片为倒装时，可以根据需求决定是否在下芯片与封装载板之间填充底部填充胶，缓解下芯片的机械应力，提高器件可靠性，在填充时要保证胶体不溢出芯片的位置，避免影响后续工序。
如图6c所示，第四底部填充胶6030填充于堆叠芯片6010下方与第四基板6040连接。
步骤S503为制作下芯片散热盖，并在下芯片散热盖中加工导电通孔。通孔内添加绝缘胶，然后再在通孔内部添加导电金属。加工散热盖通孔的方式可以是蚀刻、机械钻孔、激光钻孔等，具体需要根据散热盖材料和通孔的尺寸等信息确定。
图6d为散热盖示意图，如图6d所示，第二散热盖6080上设有多个通孔6070。按照图6d所示的优选实施方式，散热盖可以为一个长方体，将中间加工出一个下芯片空槽。散热盖可以是铜、铝等导热系数高的材料，散热盖的制造工艺可以是冲压、3D打印，具体需要根据散热盖材料而定。散热盖的形状和结构由下芯片和封装载板的形状决定。绝缘胶材料可根据通孔的尺寸、散热盖和导电金属的材料共同决定，导电金属的材料可以是铜、铝、银、金等导电材料，导电通孔的实现方式可以是离子沉积、电镀等工艺。
如图6e所示，将芯片6010放置于第二散热盖6080的所述空槽中，从而散热盖的一个表面与芯片的一个表面贴合，所述散热盖包裹所述芯片的周边；在芯片6010与第二散热盖6080之间放置金属焊片6090并在基板内圈、外圈与通孔对应位置点焊锡6060，所述金属焊片6090可使用金锡焊片或者锡银焊片，在示意图中为了清楚地表示焊片的位置，因此扩大了焊片所占面积，实际中金属焊片只需100um或稍厚一点，因此第二散热盖6080制作时不需要考虑焊片的尺寸，所述基板内圈与外圈是指第四基板6040上表面最外侧以及芯片边缘下方对应的基板位置，第四基板6040上点锡可以在保证不短路的情况下增加锡点，基板可通过散热盖散热。
步骤S504为把散热盖连接到封装基板上；散热盖与封装载板、下芯片粘结方式可以是焊接、涂胶粘接等方式，所述焊接为焊锡。
如图6f所示，第二散热盖6080下表面内外边缘分别与步骤五中基板表面点焊锡6060的内外圈对应，中间点锡的位置与通孔6070的位置对应，在第二散热盖6080上加热，焊片6090可使散热盖与芯片6010紧密贴合，保证散热效率，内外圈点锡用于固定散热盖与基板，中间点锡用于导电。
步骤S505为将上芯片连接到下芯片散热盖上，并实现上芯片与散热盖的电连接。上芯片贴装到散热盖上的方式可以是倒装和正装，芯片与散热盖的电气互连方式可以是倒装焊凸点焊接和引线键合；其中上芯片倒装焊接与凸点焊接同时应用，下芯片正装和引线键合同时应用。
如图6g所示，将上芯片的通孔对准下芯片第二散热盖6080，实现上芯片与第四基板6040的电连接，具体步骤可参考上述步骤。
步骤S506为制作并添加上芯片散热盖。如图6h所示，上芯片的散热盖与下芯片的散热盖连接。所述散热盖之间可选择钎焊连接。如果还需堆叠芯片，则上芯片散热盖的制造方法同下芯片散热盖，如果不需要再堆叠芯片，则上芯片散热盖上不需要再添加导电通孔。
步骤S507为重复上述过程，实现多芯片堆叠封装。具体堆叠芯片数量可根据具体需求和芯片特性而定。
本发明提供的芯片封装结构，包括堆叠的封装基板和一个或多个芯片单元；每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；芯片单元的芯片与所述封装基板电连接。解决了芯片封装散热性能差、成本高、工艺难度大、良率较低的问题，相较于传统的单芯片封装方式，本发明添加了多方向金属散热通道，实现更优的散热性能；相较于堆叠封装，本发明在可以实现更优的散热性能的基础上，针对上芯片倒装的堆叠封装，可以替代成本高、良率低、研发周期长的TSV工艺，实现低成本高良率的FCBGA堆叠封装。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
此外，本发明实施例的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。

Claims (16)

1.一种芯片封装结构，其特征在于，包括堆叠的封装基板和一个或多个芯片单元；
每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；
在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；
芯片单元的芯片与所述封装基板电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，
在所有芯片单元中，所述散热盖包裹所述芯片的周边。
3.根据权利要求1所述的芯片封装结构，其特征在于，
相邻的所述芯片单元之间贴合，其中一个芯片单元的芯片与另一个芯片单元的散热盖贴合。
4.根据权利要求1或3所述的芯片封装结构，其特征在于，
所述贴合的方式为焊接和/或胶接，所述焊接为焊锡。
5.根据权利要求1所述的芯片封装结构，其特征在于，
所述散热盖由导热金属制成，所述导热金属为铜、铝或其合金。
6.根据权利要求1或5所述的芯片封装结构，其特征在于，
所述散热盖设有导电通孔，用于芯片与所述封装基板电连接。
7.根据权利要求6所述的芯片封装结构，其特征在于，
所述导电通孔内依次包括绝缘层和导电金属，所述导电金属为铜、铝、银、金或其合金。
8.根据权利要求1所述的芯片封装结构，其特征在于，
所述封装基板的底部设有焊球，用于芯片封装结构与电路板的电连接。
9.根据权利要求1所述的芯片封装结构，其特征在于，
如果所述芯片封装结构为单芯片封装，芯片则通过设置凸点与封装基板电连接；
如果所述芯片封装结构为多芯片堆叠封装，则与封装基板相邻的芯片单元的芯片通过引线键合与封装基板电连接，或与封装基板相邻的芯片单元的芯片通过设置凸点与封装基板电连接。
10.根据权利要求1、8或9所述的芯片封装结构，其特征在于，
所述封装基板为有机基板、陶瓷基板、引线框架中的一种；
所述引线框架为单排引脚或多排引脚构成的基板。
11.一种芯片封装方法，其特征在于，包括
制作封装基板和一个或多个散热盖，每个散热盖用于对应芯片的散热；
将散热盖的一个表面与对应芯片的一个表面贴合，将至少一个散热盖包裹其对应芯片的周边；
将所述芯片与所述封装基板电连接。
12.根据权利要求11所述的芯片封装方法，其特征在于，
将所有散热盖包裹其对应芯片的周边。
13.根据权利要求11所述的芯片封装方法，其特征在于，
将一个散热盖对应的芯片与相邻的另一个散热盖贴合。
14.根据权利要求11或13所述的芯片封装方法，其特征在于，
所述贴合的方式为焊接和/或胶接，所述焊接为焊锡。
15.根据权利要求11所述的芯片封装方法，其特征在于，
所述散热盖由导热金属制成，所述导热金属为铜、铝或其合金。
16.根据权利要求11或15所述的芯片封装方法，其特征在于，
在所述散热盖中设置通孔，在通孔内壁形成绝缘层，然后在通孔中加入导电金属，以将芯片与所述封装基板电连接。
CN202111364409.8A 2021-11-17 2021-11-17 一种芯片封装结构和方法 Pending CN114334857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111364409.8A CN114334857A (zh) 2021-11-17 2021-11-17 一种芯片封装结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111364409.8A CN114334857A (zh) 2021-11-17 2021-11-17 一种芯片封装结构和方法

Publications (1)

Publication Number Publication Date
CN114334857A true CN114334857A (zh) 2022-04-12

Family

ID=81047667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111364409.8A Pending CN114334857A (zh) 2021-11-17 2021-11-17 一种芯片封装结构和方法

Country Status (1)

Country Link
CN (1) CN114334857A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093047A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 芯片制备方法及芯片结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093047A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 芯片制备方法及芯片结构

Similar Documents

Publication Publication Date Title
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US7291869B2 (en) Electronic module with stacked semiconductors
US8338963B2 (en) Multiple die face-down stacking for two or more die
US7928590B2 (en) Integrated circuit package with a heat dissipation device
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP4790157B2 (ja) 半導体装置
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN100562999C (zh) 电路模块
US11587905B2 (en) Multi-chip package and manufacturing method thereof
US6242283B1 (en) Wafer level packaging process of semiconductor
US9508677B2 (en) Chip package assembly and manufacturing method thereof
KR20070048952A (ko) 내부 접속 단자를 갖는 멀티 칩 패키지
US7265441B2 (en) Stackable single package and stacked multi-chip assembly
CN114334857A (zh) 一种芯片封装结构和方法
KR20110037169A (ko) 반도체 패키지
CN114864508A (zh) 一种陶瓷外壳倒装芯片封装叠层结构及装配方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
US20090032946A1 (en) Integrated circuit
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
KR20080067891A (ko) 멀티 칩 패키지
KR20040037561A (ko) 반도체패키지
CN218482223U (zh) 半导体封装结构
CN116093044B (zh) 多芯片集成方法及结构
CN211828769U (zh) 一种叠层芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination