CN116093047A - 芯片制备方法及芯片结构 - Google Patents

芯片制备方法及芯片结构 Download PDF

Info

Publication number
CN116093047A
CN116093047A CN202310369320.3A CN202310369320A CN116093047A CN 116093047 A CN116093047 A CN 116093047A CN 202310369320 A CN202310369320 A CN 202310369320A CN 116093047 A CN116093047 A CN 116093047A
Authority
CN
China
Prior art keywords
chip
heat dissipation
bumps
dissipation plate
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310369320.3A
Other languages
English (en)
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202310369320.3A priority Critical patent/CN116093047A/zh
Publication of CN116093047A publication Critical patent/CN116093047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明实施例提供一种芯片制备方法及芯片结构，属于芯片技术领域。所述芯片制备方法包括：提供散热板和至少两组芯片单元，散热板表面通过界面散热材料层形成芯片固定区域，而每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品；以及针对各组芯片单元，将其包括的全部裸芯片背面向下以通过所述界面散热材料层固定在所述散热板表面的所述芯片固定区域，再进行芯片封装，以得到固定于同一散热板且对应于至少两个单颗芯片产品的芯片结构。本发明实施例先提供散热板，再将多组芯片单元中的裸芯片固定于散热板上以进行芯片封装，故而一方面扩大了散热板与裸芯片的界面散热材料范围，另一方面优化了芯片制备工序。

Description

芯片制备方法及芯片结构
技术领域
本发明涉及芯片技术领域，具体地涉及一种芯片制备方法及芯片结构。
背景技术
现有的芯片制作工艺中，通常是在基板上完成芯片基础封装（倒装贴片或扇出）之后，再添加散热片来提供导热。
但是，本申请发明人在实现本发明的过程中发现，这一工艺至少具有如下缺陷：对散热片与芯片之间的界面的散热材料要求比较高，若选用当前热导系数较好的金属铟，其低熔点会使得铟在表面贴装的回流焊工艺中融化而出现空洞或分层，但若选择高熔点散热材料，在散热片贴装工艺中又会融化已倒装的焊球连接，进而导致芯片与基板连接不良。另外，现有芯片的散热界面材料也有使用有机散热胶的，但现有有机散热胶的热导率只有金属界面导热材料的5%左右。
这一缺陷使得现有芯片散热能力有限，不能满足当前高性能、高功耗和高频的芯片的散热要求。
发明内容
本发明实施例的目的是提供一种芯片制备方法及芯片结构，以至少部分地解决上述技术问题。
为了实现上述目的，本发明实施例提供一种芯片制备方法，包括：提供散热板和至少两组芯片单元，其中所述散热板表面通过界面散热材料层形成芯片固定区域，而每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品；以及针对各组芯片单元，将其包括的全部裸芯片背面向下以通过所述界面散热材料层固定在所述散热板表面的所述芯片固定区域，再进行芯片封装，以得到固定于同一散热板且对应于至少两个单颗芯片产品的芯片结构。
可选的，所述界面散热材料层采用以下任意的散热材料：镍、锡、铜、金、铝和银中的任意一者；关于镍、锡、铜、金、铝和银的任意者的合金；以及石墨烯。
可选的，所述散热板是圆形或者方形。
可选的，所述提供散热板包括：提供平面散热板或具有凹槽的散热板；在所述平面散热板的表面或者所述凹槽的表面设置金属镀层；以及在所述金属镀层上针对每一裸芯片设置由所述界面散热材料层形成的芯片固定区域。
可选的，所述提供至少两组芯片单元包括：针对各组芯片单元，在所述裸芯片的正面制备第一组凸点和第二组凸点，其中所述第二组凸点的高度小于所述第一组凸点，且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点的连接芯片。
可选的，所述进行芯片封装包括：针对各组芯片单元，通过连接芯片键合该组芯片单元中的各个裸芯片的第二组凸点；针对键合后的凸点进行底部填充，然后进行压模；对所述压模形成的模层结构进行减薄，以露出各个裸芯片的第一组凸点；以及针对所露出的第一组凸点添加焊球。
可选的，所述进行芯片封装还包括：在所述添加焊球之前，在所述第一组凸点上制备导线再分布层。
可选的，该芯片制备方法还包括：切割所述散热板以得到单颗芯片产品。
另一方面，本发明实施例还提供一种采用上述任意的芯片制备方法制备的芯片结构，包括：散热板，其中所述散热板表面通过界面散热材料层形成芯片固定区域；至少两组芯片单元，每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品，其中每组芯片单元包括的全部裸芯片背面向下以通过所述界面散热材料层固定在所述散热板表面的所述芯片固定区域；以及在所述裸芯片固定于所述散热板之后，针对所述裸芯片形成的芯片封装结构。
可选的，所述界面散热材料层是基于以下任意散热材料形成的材料层：镍、锡、铜、金、铝和银中的任意一者；关于镍、锡、铜、金、铝和银的任意者的合金；以及石墨烯。
可选的，所述散热板是圆形或者方形。
可选的，所述散热板是平面散热板或具有凹槽的散热板，且所述平面散热板的表面或者所述凹槽的表面设置有金属镀层，且所述金属镀层上针对每一裸芯片设置有由所述界面散热材料层形成的芯片固定区域。
可选的，针对各组芯片单元，所述裸芯片的正面具有第一组凸点和第二组凸点，其中所述第二组凸点的高度小于所述第一组凸点，且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点的连接芯片。
可选的，所述芯片封装结构包括：连接芯片，用于键合各组芯片单元中的各个裸芯片的第二组凸点；通过对键合后的凸点依次进行底部填充和压模而形成的模层结构，该模层结构能够暴露出所述第一组凸点；以及添加在所暴露的第一组凸点上的焊球。
可选的，所述芯片封装结构还包括：在添加所述焊球之前，设置在所述第一组凸点上的导线再分布层。
通过上述技术方案，本发明实施例先提供散热板，再将多组芯片单元中的裸芯片固定于散热板上以进行芯片封装，故而一方面扩大了散热板与裸芯片的界面散热材料范围，另一方面优化了芯片制备工序。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。
在附图中：
图1是本发明实施例一的芯片制备方法的流程示意图；
图2（a）-图2（k）是本发明实施例一的示例中涉及的制备芯片的各个工序的示意图，且同时示出了本发明实施例二的芯片结构；
图3（a）-图3（b）是分别示出两个裸芯片和四个裸芯片在散热板上的分布的平面俯视图；以及
图4（a）-图4（c）是示出切割散热板的过程示意图。
附图标记说明：
100、散热板；110、金属镀层；120、界面散热材料层；
210、第一裸芯片；220、第二裸芯片；230、第一组凸点；240、第二组凸点；
300、连接芯片；400、模层结构；500、焊球；600、RDL。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
在介绍本发明实施例的方案之前，先对涉及的部分术语进行介绍，以便于本领域技术人员能够更好地理解本发明实施例方案。
1）芯片封装：是指对裸芯片进行保护，以避免其受外界损坏，不同的封装技术在制备工序和工艺方面差异很大。
2）倒装：即芯片倒装工艺，是指让芯片的连接点朝下以进行操作，例如倒装贴片是指将芯片连接点朝下以与基板、载体、电路板、另一芯片等相连。其中，凸点是一种典型的连接点。
3）压模：即芯片压模工艺，是指将芯片的连接框架放置于模具中，再将固化材料注入模具，以通过压缩形成保护芯片连接框架的模层结构。
4）底部填充：是指将环氧树脂胶水等点涂在倒装芯片框架的边缘，通过“毛细管效应”，胶水被吸往框架的对侧，完成底部充填过程，再通过加热使胶水固化，得到可靠、稳定的芯片工艺。
5）基板和载板：基板具有电学特性，其内部有布线，以使得裸芯片可以通过布线进行横向和纵向的信号传输；载板不具备电学特性，只起机械上的承载作用。
6）单颗芯片：是指将已经切割分离出来（即不需要再进行切割）的单一芯片，在封装后可以独立实现特定的计算，其可以集成有多个裸芯片以实现多项计算，例如运算功能强大的CPU、GPU和AI芯片。
实施例一。
图1是本发明实施例一的芯片制备方法的流程示意图。如图1所示，本发明实施例的芯片制备方法包括以下的步骤S100和步骤S200。
步骤S100，提供散热板和至少两组芯片单元。
其中，所述散热板100是平面散热板（如图2（a）所示）或具有凹槽的散热板（如图2（b）所示），且所述平面散热板的表面或者所述凹槽的表面通过界面散热材料层120形成芯片固定区域。其中，凹槽深度可以由芯片厚度设计决定。每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品。如此，可知本发明实施例旨在制备大板的芯片产品，该大板的芯片产品上具备多个单颗的芯片产品。
在优选的实施例中，界面散热材料层120采用以下任意散热材料制成：镍、锡、铜、金、铝和银中的任意一者；关于镍、锡、铜、金、铝和银的任意者的合金；以及石墨烯。另外，散热板本身也可以采用这些材料制成。但需要说明的是，本发明实施例包括但不限于这些材料，其他的高导热的界面散热金属也是适用的。
在更为优选的实施例中，提供平面散热板或具有凹槽的散热板，在所述平面散热板的表面或者所述凹槽的表面设置金属镀层，并在所述金属镀层上针对每一裸芯片设置由所述界面散热材料层120形成的芯片固定区域。
另外，所述散热板是圆形或者方形，圆形散热板适用用于晶圆级工艺，方形散热板适用于面板级工艺，而散热板的大小则可根据具体的工艺能力进行选择。
步骤S200，针对各组芯片单元，将其包括的全部裸芯片背面向下以通过所述界面散热材料层120固定在所述散热板100表面的所述芯片固定区域，再进行芯片封装，以得到固定于同一散热板且对应于至少两个单颗芯片产品的芯片结构。
针对裸芯片在散热板上的固定，如上，在所述散热板表面设置金属镀层，并在所述金属镀层上针对每一裸芯片划分设置由所述界面散热材料层120形成的芯片固定区域；在所述裸芯片的背面也制备金属镀层，从而裸芯片与散热板各自的金属镀层通过界面散热材料层键合，进而实现将相应裸芯片固定于对应设置的芯片固定区域。
针对芯片封装，在如下的具体描述本发明实施例的芯片制备方法的应用的示例中将有详细描述。
图2（a）-图2（k）是该示例中涉及的各个工序的示意图。该示例以一组芯片单元且该芯片单元包括两个裸芯片为例，如图所示，相应的芯片制备工序依次如下述的工序s1-s6。
工序s1：如图2（a）-图2（c）所示，准备散热板100。
具体地，如图2（a）,该散热板100为平面散热板，或者如图2（b）所示，该散热板100为具有凹槽的散热板，而散热板均例如使用SnAu的薄界面散热材料或高温的散热胶。其中，凹槽旨在容纳裸芯片，其深度由芯片厚度设计来决定。需说明的是，以下工序以图2（a）所示的平面散热板为例。
进一步如图2（c）所示，在散热板100表面设置金属镀层110，例如采用镍、金等不易氧化的金属制成的镀层，以增强抗腐蚀能力，且便于与背面有金属镀层的裸芯片键合；在所述金属镀层110上针对每一裸芯片设置由界面散热材料层120形成的芯片固定区域，例如金属镀层为镍层，可进一步在镍层上设置镀金层来形成芯片固定区域以放置裸芯片。
在此，裸芯片的背面及散热板表面的金属镀层有助于提高界面散热材料层与裸芯片的键合，防止表面的氧化和高温中的界面散热材料层与裸芯片的分层。
工序s2：如图2（d）所示，准备裸芯片，分别为第一裸芯片210和第二裸芯片220。
具体地，在所述裸芯片的正面制备第一组凸点230和第二组凸点240，其中所述第二组凸点240的高度小于所述第一组凸点230，且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点240的连接芯片。其中，所述第二组凸点例如是铜（Cu）凸点，所述第一组凸点例如是更高的Cu柱。
工序s3：如图2（e）所示，将裸芯片分布于散热板100上。
举例而言，例如采用背金工艺（Back Side Metal，BSM）在所述裸芯片的背面可制备金属镀层（图2（d）中未示出），如同样为镍层，以便于与散热板100的金属镀层110粘合，使得相应裸芯片放置于对应设置由所述界面散热材料层120形成的芯片固定区域。
还需说明的是，考虑到第二组凸点240将在后续工艺中用于进行芯片键合，在此可将第一裸芯片210和第二裸芯片220以第二组凸点240相靠近的方式布置在散热板100上。
工序s4：如图2（f）所示，通过连接芯片300键合各个裸芯片的第二组凸点。
具体地，连接芯片300优选为尺寸小于第一裸芯片210和第二裸芯片220，且更为优选采用低功耗芯片的超链芯片，以减少最终形成的芯片结构的整体功耗。另外，该连接芯片300以倒装方式贴片在两个裸芯片的第二组凸点240上，以实现第一裸芯片210和第二裸芯片220之间的键合。
该示例采用的是芯片倒装键合，但可以理解的是，在其他示例中，也可以采用热压键合，激光辅助键合等。
工序s5：如图2（g）所示，在所述键合完成后，针对对应的键合后的凸点进行底部填充，然后进行压模。
具体地，通过底部填充和压模形成模层结构400，该模层结构400类似于对图2（f）示出的芯片连接框架进行了填充或固化，以保护各个裸芯片与散热板100、连接芯片300之间的连接点，且有助于提高芯片表面的平整性。另外，采用模具的压模方案适用于针对大板的大规模压模，例如在一块大的散热板（以下也称为大板）上有500个芯片，但只需要进行一次压模。
工序s6：如图2（h）所示，对所述压模形成的模层结构400进行减薄，以露出各个裸芯片的第一组凸点230，并针对所露出的第一组凸点230添加焊球500。
具体地，模层结构400减薄一方面有助于进一步提高芯片表面的平整性，另一方面便于进行焊球500的植入。
如此，通过上述工序s1至工序s6，得到了本示例的芯片结构，其分布于散热板上的平面俯视图如图3（a）所示。
上述示例以一组芯片单元且该芯片单元包括两个裸芯片为例，但应当清楚的是，一组芯片单元可以包括更多个裸芯片，如图3（b）所示，也可实现四个裸芯片基于一个连接芯片的互连，即通过图3（b）中间的连接芯片（例如记为Die5）来键合其周围的四个裸芯片（例如记为Die1-Die4）。
同样应当清楚的是，一块大的散热板上可以分布多组芯片单元，而每组对应一个单颗芯片产品。举例而言，如图4（a）所示，一组芯片单元包括裸芯片1-裸芯片3，而如图4（b）所示，一块大的散热板上可以具有多组这样的芯片单元。对此，对应于图4（b）中的大板的芯片排布，承接于上述工序s6，在完成焊球添加之后，针对大板，则还可以包括如下的工序s7。
工序s7：如图2（i）所示，基于切割工艺切割出需要的裸芯片以作为单颗芯片产品。承接于图4（b），图4（c）示出了切割工艺的应用，例如沿图中虚线切割散热片得到多个单颗芯片产品。举例而言，单颗芯片产品包括裸芯片1和裸芯片2，两者分别为主机的CPU和GPU。另外，在切割出单颗芯片产品后，还可以基于单颗芯片产品进行裸芯片1和裸芯片2的功能测试。需说明的是，切割后的各个单颗芯片产品的功能是独立的，而这种通过大板大面积制造多个单颗芯片产品的方式，有助于降低芯片制备成本。
在另一示例中，针对工序s6，还可以包括：在所述添加焊球之前，在所述第一组凸点230上制备导线再分布层（Redistribution Layer，RDL）600。具体地，如图2（j）所示，针对所露出的第一组凸点添加RDL 600，再如图2（k）所示，在RDL上植入焊球500。在此，图2（h）中的焊球间距是有芯片凸点限制的，而通过RDL，图2（k）中的焊球间距可以根据需求变化，有助于设置不同的焊球分布，进而实现芯片与其他部件的更多通信方式。此外，RDL也可与主机的主板等连接，以扩大带宽，进而利用与主板的配合实现更多功能。
综上，本发明实施例是先提供散热板，再将多组芯片单元中的裸芯片固定于散热板上以进行芯片封装。这一工序相对于先进行芯片封装、再添加散热片的现有工序，至少具有以下各方面的优势。
1）本发明实施例的散热板与裸芯片之间能采用界面散热材料范围更广。具体地，因散热板在回流焊工艺和散热片贴装工艺之前就被提供，故而相对于只能采用金属铟或者低熔点散热材料的现有工序，本发明实施例的界面散热材料能采用更多类型的材料制成，如上提及的镍、锡、铜、金、铝、银及其合金等。
2）本发明实施例自动集成散热片在芯片上，不需要额外的工艺来加散热片，且所能提供的散热性能比上述现有工序要高至少3倍，更适用于制造满足例如数据中心服务器、大数据服务器、车载服务器等的性能要求及散热要求的高性能、高功耗、高频芯片，如CPU和GPU。
3）散热板在芯片封装之前被提供，可以和现有的晶圆和面板量产工艺结合。如上所述，易于得到大板芯片结构，从而既可以直接售卖该大板芯片结构，也可以售卖基于散热板切割成的单颗芯片产品。
4）本发明实施例在其他工序开始之前先制备散热板，可提前确定采用圆形散热板或者方形散热板，进而考虑使用晶圆级的工艺或者面板级的工艺。
5）本发明实施例实现了多个裸芯片的互连，据此可实现例如小芯片堆叠，以得到更强的芯片性能。
6）本发明实施例先提供散热板，而后可将裸芯片直接焊在散热板上，从而在后道工序中不容易移位，而现有工艺一般需要采用机胶来固定，且精度不及本发明实施例的方案。
7）现有工序在焊球植入以后才贴装散热片，会对焊球的稳定性有影响，而本发明实施例则可以避免这一缺陷。
8）在现有工序中，首先要将芯片置于载板上，这个载板在后道工艺中需要通过高温或激光去掉，这种去载板的工艺不仅引入额外的成本，也会引入额外的应力而造成产品的不良性能。本发明实施例相当于使用散热板作为载板，不需要后续的去载板工艺，不仅提高散热性能，还有助于维护电学连接的可靠性。
实施例二。
本发明实施例二提供了一种芯片结构，如图2（h）和图2（k）所示，该芯片结构是采用上述实施例一的芯片制备方法所形成的，对应于固定于同一散热板上的至少两个单颗芯片产品，且包括：散热板100，其中所述散热板100表面通过界面散热材料层120形成芯片固定区域；至少两组芯片单元，且每组芯片单元对应于一个单颗芯片产品，其中每组芯片单元包括的全部裸芯片背面向下以通过所述界面散热材料层120固定在所述散热板100表面的所述芯片固定区域；以及在所述裸芯片固定于所述散热板之后，针对所述裸芯片形成的芯片封装结构。其中，图2（k）相对于图2（h），在芯片封装结构中多设置了RDL 600，而其他组件的具体结构可参考上述的图2（a）-图2（k）。
在优选的实施例中，述界面散热材料层120是基于以下任意散热材料形成的材料层，且还可以是散热膜或散热胶的形式：镍、锡、铜、金、铝和银中的任意一者；关于镍、锡、铜、金、铝和银的任意者的合金；以及石墨烯。另外，所述散热板可以是圆形或者方形。
进一步地，如图2（c）所示，所述散热板表面设置金属镀层110，且所述金属镀层110上针对每一裸芯片设置有由所述界面散热材料层120形成的芯片固定区域；如图2（e）所示，所述裸芯片的背面也制备金属镀层，使得所述裸芯片和所述散热板各自的金属镀层通过界面散热材料层相键合以将相应裸芯片放置于对应设置的芯片固定区域。
进一步地，如图2（d）所示，针对各组芯片单元，所述裸芯片的正面具有第一组凸点230和第二组凸点240，其中所述第二组凸点240的高度小于所述第一组凸点230，且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点240的连接芯片。
更进一步地，如图2（f）-图2（h）所示，所述芯片封装结构包括：连接芯片300，用于键合各组芯片单元中的各个裸芯片的第二组凸点；通过对所述键合的键合后的凸点依次进行底部填充和压模而形成的模层结构400，该模层结构能够暴露出所述第一组凸点（通过对模层结构进行减薄来实现）；以及添加在所暴露的第一组凸点上的焊球500。
在更为优选的实施例中，如图2（j）和图2（k）所示，所述芯片封装结构还包括：在添加所述焊球500之前，设置在所述第一组凸点230上的RDL 600。
该芯片结构的更多实施细节及效果可参考前述关于芯片制备方法的实施例，在此则不再进行赘述。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (15)

1.一种芯片制备方法，其特征在于，包括：
提供散热板（100）和至少两组芯片单元，其中所述散热板（100）表面通过界面散热材料层（120）形成芯片固定区域，而每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品；以及
针对各组芯片单元，将其包括的全部裸芯片背面向下以通过所述界面散热材料层（120）固定在所述散热板（100）表面的所述芯片固定区域，再进行芯片封装，以得到固定于同一散热板（100）且对应于至少两个单颗芯片产品的芯片结构。
2.根据权利要求1所述的芯片制备方法，其特征在于，所述界面散热材料层（120）采用以下任意的散热材料：
镍、锡、铜、金、铝和银中的任意一者；
关于镍、锡、铜、金、铝和银的任意者的合金；以及
石墨烯。
3.根据权利要求1所述的芯片制备方法，其特征在于，所述散热板（100）是圆形或者方形。
4.根据权利要求1所述的芯片制备方法，其特征在于，所述提供散热板（100）包括：
提供平面散热板或具有凹槽的散热板；
在所述平面散热板的表面或者所述凹槽的表面设置金属镀层；以及
在所述金属镀层上针对每一裸芯片设置由所述界面散热材料层（120）形成的芯片固定区域。
5.根据权利要求1所述的芯片制备方法，其特征在于，提供至少两组芯片单元包括：
针对各组芯片单元，在所述裸芯片的正面制备第一组凸点（230）和第二组凸点（240），其中所述第二组凸点（240）的高度小于所述第一组凸点（230），且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点（240）的连接芯片。
6.根据权利要求5所述的芯片制备方法，其特征在于，进行芯片封装包括：
针对各组芯片单元，通过连接芯片（300）键合该组芯片单元中的各个裸芯片的第二组凸点（240）；
针对键合后的凸点进行底部填充，然后进行压模；
对所述压模形成的模层结构（400）进行减薄，以露出各个裸芯片的第一组凸点（230）；以及
针对所露出的第一组凸点（230）添加焊球（500）。
7.根据权利要求6所述的芯片制备方法，其特征在于，进行芯片封装还包括：
在所述添加焊球（500）之前，在所述第一组凸点（230）上制备导线再分布层RDL（600）。
8.根据权利要求1所述的芯片制备方法，其特征在于，该芯片制备方法还包括：
切割所述散热板（100）以得到单颗芯片产品。
9.一种采用权利要求1至8中任意一项所述的芯片制备方法制备的芯片结构，其特征在于，该芯片结构对应于固定于同一散热板上的至少两个单颗芯片产品，且包括：
散热板（100），其中所述散热板（100）表面通过界面散热材料层（120）形成芯片固定区域；
至少两组芯片单元，每组芯片单元包括至少两个裸芯片，且每组芯片单元对应于一个单颗芯片产品，其中每组芯片单元包括的全部裸芯片背面向下以通过所述界面散热材料层（120）固定在所述散热板（100）表面的所述芯片固定区域；以及
在所述裸芯片固定于所述散热板之后，针对所述裸芯片形成的芯片封装结构。
10.根据权利要求9所述的芯片结构，其特征在于，所述界面散热材料层（120）是基于以下任意散热材料形成的材料层：
镍、锡、铜、金、铝和银中的任意一者；
关于镍、锡、铜、金、铝和银的任意者的合金；以及
石墨烯。
11.根据权利要求9所述的芯片结构，其特征在于，所述散热板（100）是圆形或者方形。
12.根据权利要求9所述的芯片结构，其特征在于，所述散热板（100）是平面散热板或具有凹槽的散热板，且所述平面散热板的表面或者所述凹槽的表面设置有金属镀层（110），且所述金属镀层上针对每一裸芯片设置有由所述界面散热材料层（120）形成的芯片固定区域。
13.根据权利要求9所述的芯片结构，其特征在于，针对各组芯片单元，所述裸芯片的正面具有第一组凸点（230）和第二组凸点（240），其中所述第二组凸点（240）的高度小于所述第一组凸点（230），且两组凸点的高度差能够容纳用于键合不同裸芯片的第二组凸点（240）的连接芯片。
14.根据权利要求13所述的芯片结构，其特征在于，所述芯片封装结构包括：
连接芯片（300），用于键合各组芯片单元中的各个裸芯片的第二组凸点；
通过对键合后的凸点依次进行底部填充和压模而形成的模层结构（400），该模层结构（400）能够暴露出所述第一组凸点（230）；以及
添加在所暴露的第一组凸点（230）上的焊球（500）。
15.根据权利要求14所述的芯片结构，其特征在于，所述芯片封装结构还包括：
在添加所述焊球（500）之前，设置在所述第一组凸点（230）上的导线再分布层RDL（600）。
CN202310369320.3A 2023-04-10 2023-04-10 芯片制备方法及芯片结构 Pending CN116093047A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310369320.3A CN116093047A (zh) 2023-04-10 2023-04-10 芯片制备方法及芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310369320.3A CN116093047A (zh) 2023-04-10 2023-04-10 芯片制备方法及芯片结构

Publications (1)

Publication Number Publication Date
CN116093047A true CN116093047A (zh) 2023-05-09

Family

ID=86210539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310369320.3A Pending CN116093047A (zh) 2023-04-10 2023-04-10 芯片制备方法及芯片结构

Country Status (1)

Country Link
CN (1) CN116093047A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
CN113270325A (zh) * 2021-04-26 2021-08-17 青岛歌尔智能传感器有限公司 一种封装结构的制作方法
CN114334857A (zh) * 2021-11-17 2022-04-12 北京智芯微电子科技有限公司 一种芯片封装结构和方法
WO2022087894A1 (zh) * 2020-10-28 2022-05-05 华为技术有限公司 多芯片封装结构、制造方法以及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
WO2022087894A1 (zh) * 2020-10-28 2022-05-05 华为技术有限公司 多芯片封装结构、制造方法以及电子设备
CN113270325A (zh) * 2021-04-26 2021-08-17 青岛歌尔智能传感器有限公司 一种封装结构的制作方法
CN114334857A (zh) * 2021-11-17 2022-04-12 北京智芯微电子科技有限公司 一种芯片封装结构和方法

Similar Documents

Publication Publication Date Title
US8338945B2 (en) Molded chip interposer structure and methods
JP4343296B2 (ja) 半導体デバイスの製造方法
US20040051168A1 (en) Semiconductor device and method for manufacturing the same
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US11139281B2 (en) Molded underfilling for package on package devices
TW200931628A (en) Stacking die package structure for semiconductor devices and method of the same
US11205636B2 (en) Semiconductor package and method of manufacturing the same
CN112687551A (zh) 三维半导体封装及其制造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US11973058B2 (en) Multiple die assembly
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
TW202316600A (zh) 具有窗式散熱件的封裝件
CN116093047A (zh) 芯片制备方法及芯片结构
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
WO2022077178A1 (zh) 芯片封装结构、电子设备及芯片封装结构的制备方法
CN111883496A (zh) 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法
CN116092956B (zh) 芯片封装方法及芯片封装结构
CN116093044B (zh) 多芯片集成方法及结构
CN116093046A (zh) 单颗芯片的制备方法及芯片结构
CN116487344B (zh) 三维封装结构及封装方法
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
CN216084874U (zh) 一种高密度扇出封装结构
KR100290785B1 (ko) 칩 사이즈 패키지의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination